JPH05127695A - Signal generation device - Google Patents

Signal generation device

Info

Publication number
JPH05127695A
JPH05127695A JP3285004A JP28500491A JPH05127695A JP H05127695 A JPH05127695 A JP H05127695A JP 3285004 A JP3285004 A JP 3285004A JP 28500491 A JP28500491 A JP 28500491A JP H05127695 A JPH05127695 A JP H05127695A
Authority
JP
Japan
Prior art keywords
signal
cycle
converter
signal processor
periodic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3285004A
Other languages
Japanese (ja)
Inventor
Katsuaki Suzuki
克明 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Brother Industries Ltd
Original Assignee
Brother Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Brother Industries Ltd filed Critical Brother Industries Ltd
Priority to JP3285004A priority Critical patent/JPH05127695A/en
Publication of JPH05127695A publication Critical patent/JPH05127695A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrophonic Musical Instruments (AREA)

Abstract

PURPOSE:To enable assignment for other processes without using the processing ability of a signal processor when a repetitive waveform is outputted by the speech signal generation device which digitally composes a speech signal. CONSTITUTION:A signal processor 1 stores a dual-port RAM 3 with a series of sample data of one cycle of the repetitive waveform and sends command to a sampling frequency setting part 9 and a variable cutoff frequency LPF 13. A memory control part 5 performs control so that the sample data series is outputted repeatedly from the dual-port RAM 3. A multiplexer 7 switches the data from the signal processor 1 and dual-port RAM 3 and outputs the data to a D/A converter 11. A speech output part 15 is connected ahead of the D/A converter 11 and the speech signal is outputted.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、信号発生装置に係わ
り、特に周期信号を含む信号を表すディジタル信号を合
成する信号発生装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a signal generator, and more particularly to a signal generator for synthesizing digital signals representing signals including periodic signals.

【0002】[0002]

【従来の技術】従来のこの種の信号発生装置として、音
声信号を発生する音声信号発生装置について説明する。
図7において、発生すべき信号の各サンプルデータ列を
シグナルプロセッサ31が演算によって合成する。合成
された各サンプルデータ列は、サンプリング周期毎に、
D/A変換器33に転送される。D/A変換器33によ
り、ディジタル量であるサンプルデータがアナログ量で
ある電圧、電流などに変換され、音声出力部35によ
り、しかるべきレベルに増幅し、音声として出力され
る。
2. Description of the Related Art As a conventional signal generator of this type, an audio signal generator for generating an audio signal will be described.
In FIG. 7, the signal processor 31 synthesizes each sample data string of a signal to be generated by calculation. Each synthesized sample data string is
It is transferred to the D / A converter 33. The D / A converter 33 converts the sample data, which is a digital amount, into an analog amount, such as voltage and current, which is amplified by the audio output unit 35 to an appropriate level and output as audio.

【0003】[0003]

【発明が解決しようとする課題】音声波形は、特に有音
声部分において周期性を有する。また音声波形以外にお
いても、この様に周期性を有する信号は多数ある。
The speech waveform has periodicity, especially in the speech portion. In addition to the voice waveform, there are many signals having such periodicity.

【0004】しかしながら、このような従来の音声信号
発生装置では、出力すべきサンプルデータ列は、その性
質にかかわらず、すべてシグナルプロセッサが逐一演算
によって合成していた。従って、繰り返し波形の場合に
は、シグナルプロセッサが同一の演算を繰り返し行い、
逐一サンプルデータ列を演算して出力していた。そのた
め、シグナルプロセッサの処理能力を費してしまい、他
の処理に当てられないという欠点を有していた。
However, in such a conventional voice signal generator, the sample data string to be output is all synthesized by the signal processor irrespective of its nature. Therefore, in the case of repetitive waveforms, the signal processor repeatedly performs the same operation,
The sample data string was calculated and output one by one. Therefore, there is a drawback that the processing capacity of the signal processor is consumed and cannot be applied to other processing.

【0005】本発明は、上述した問題点を解決するため
になされたものであり、繰り返し波形を出力する際に
は、シグナルプロセッサの処理能力を費すことなく、他
の処理に割り当てることができるようにすることを目的
としている。
The present invention has been made in order to solve the above-mentioned problems, and when a repetitive waveform is output, it can be assigned to other processing without spending the processing capacity of the signal processor. The purpose is to do so.

【0006】[0006]

【課題を解決するための手段】この目的を達成するため
に本発明の信号発生装置は、周期信号を含む信号を表す
ディジタル信号を合成する信号処理手段と、前記信号処
理手段により合成されたディジタル信号を記憶するため
の記憶手段と、前記記憶手段に記憶されたディジタル信
号をアナログ信号に変換するためのD/A変換器と、前
記信号処理手段と前記記憶手段と前記D/A変換器の動
作を制御する制御手段を備えている。
To achieve this object, a signal generator according to the present invention comprises a signal processing means for synthesizing a digital signal representing a signal including a periodic signal, and a digital signal synthesized by the signal processing means. Storage means for storing signals, a D / A converter for converting a digital signal stored in the storage means into an analog signal, the signal processing means, the storage means and the D / A converter A control means for controlling the operation is provided.

【0007】さらに本発明の信号発生装置は、前記周期
信号を含む信号から周期波形領域を検出する周期波形領
域検出手段と、前記周期波形領域検出手段により検出さ
れた周期波形領域の信号の周期を検出する周期検出手段
とを備えていてもよい。
Further, the signal generator of the present invention determines the period of the periodic waveform region detected by the periodic waveform region detecting means for detecting the periodic waveform region from the signal including the periodic signal and the period of the signal of the periodic waveform region detected by the periodic waveform region detecting means. It may be provided with a cycle detecting means for detecting.

【0008】[0008]

【作用】上記の構成を有する本発明の信号発生装置にお
いては、周期信号に対しては、信号処理手段が周期波形
の一周期分のサンプルデータ列を演算して合成し、記憶
手段に記憶する。制御手段は記憶手段から繰り返し一周
期分のサンプルデータ列をD/A変換器に出力し、音声
信号を発生する。
In the signal generator of the present invention having the above-mentioned structure, for the periodic signal, the signal processing means calculates and synthesizes a sample data string for one cycle of the periodic waveform and stores it in the storage means. .. The control means repeatedly outputs a sample data string for one cycle from the storage means to the D / A converter to generate an audio signal.

【0009】また、本発明の信号発生装置においては、
周期波形領域検出手段は周期信号を含む信号から周期波
形領域を検出し、周期検出手段は周期波形領域の信号の
周期を検出する。制御手段は周期波形領域全体に対応す
る信号に代えて、周期検出手段により検出した一周期分
のみに対応する信号を信号処理手段により演算によって
合成して記憶手段に記憶し、記憶手段から繰り返し一周
期分のサンプルデータ列をD/A変換器に出力し、音声
信号を発生する。
Further, in the signal generator of the present invention,
The periodic waveform region detecting means detects the periodic waveform region from the signal including the periodic signal, and the period detecting means detects the period of the signal in the periodic waveform region. The control means replaces the signal corresponding to the entire periodic waveform region with a signal corresponding to only one cycle detected by the cycle detection means, which is combined by calculation by the signal processing means and stored in the storage means. A sample data string for a period is output to the D / A converter to generate an audio signal.

【0010】[0010]

【実施例】以下、本発明を具体化した一実施例を図面を
参照して説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings.

【0011】図2は、本発明を実施した信号発生装置を
示すブロック図である。本実施例では、信号処理手段は
シグナルプロセッサ1から、記憶手段はデュアルポート
RAM3から、D/A変換器はD/A変換器11から、
制御手段はシグナルプロセッサ1と、メモリ制御部5
と、マルチプレクサ7と、サンプリング周波数設定部9
と、可変しゃ断周波数LPF13から構成され、可変し
ゃ断周波数LPF13の先に音声出力部15が接続され
る。
FIG. 2 is a block diagram showing a signal generator embodying the present invention. In this embodiment, the signal processor is the signal processor 1, the storage is the dual port RAM 3, the D / A converter is the D / A converter 11, and the like.
The control means are the signal processor 1 and the memory control unit 5.
, Multiplexer 7, and sampling frequency setting unit 9
And the variable cutoff frequency LPF 13, and the audio output unit 15 is connected to the end of the variable cutoff frequency LPF 13.

【0012】次に、本実施例の動作を図5に示すフロー
チャートにより説明する。
Next, the operation of this embodiment will be described with reference to the flow chart shown in FIG.

【0013】まず、発生すべき信号波形が繰り返し波形
かどうかを判定する(S1)。非繰り返し波形の場合、
シグナルプロセッサ1はマルチプレクサ7に、シグナル
プロセッサ1からのデータを選択するように指令する
(S2)。従って、シグナルプロセッサ1の合成したデ
ータ列が直接D/A変換器11に出力され(S3)、音
声出力部15により、しかるべきレベルに増幅し、音声
として出力される。すべての信号列が出力されるまでS
3は繰り返される(S4)。この場合は従来技術と同一
である。S1で発生すべき信号波形が繰り返し波形の場
合、シグナルプロセッサ1は、繰り返し波形を出力する
のに先だって、図4(a)に示す一周期分のサンプルデ
ータ列x1,x2,…,xnを演算によって合成する(S
5)。また、メモリ制御部5に、デュアルポートRAM
3に、合成した一周期分のサンプルデータ列を格納する
ように指令を出す(S6)。
First, it is determined whether the signal waveform to be generated is a repetitive waveform (S1). For non-repetitive waveforms,
The signal processor 1 commands the multiplexer 7 to select the data from the signal processor 1 (S2). Therefore, the data string synthesized by the signal processor 1 is directly output to the D / A converter 11 (S3), amplified by the audio output unit 15 to an appropriate level, and output as audio. S until all signal sequences are output
3 is repeated (S4). This case is the same as the prior art. When the signal waveform to be generated in S1 is a repetitive waveform, the signal processor 1 outputs the repetitive waveform before the sample data string x 1 , x 2 , ..., X for one cycle shown in FIG. Compose n by calculation (S
5). In addition, the memory control unit 5 includes a dual port RAM.
A command is issued to 3 to store the combined sample data string for one period (S6).

【0014】その結果、デュアルポートRAM3には図
4(b)で示すように、一周期分のサンプルデータ列が
格納される。このサンプルデータ列を繰り返して出力す
るためには、サンプリング周波数が、繰り返し周波数の
整数倍でなければならない。そのために、シグナルプロ
セッサ1は、サンプリング周波数設定部7に前記条件を
満たすような、サンプリング周波数設定の指令を出す。
また、それに応じて、D/A変換器11のエイリアシン
グを防ぐための可変しゃ断周波数LPF13に適切なし
ゃ断周波数の指令を出す(S7)。
As a result, as shown in FIG. 4B, the sample data string for one cycle is stored in the dual port RAM 3. To repeatedly output this sample data string, the sampling frequency must be an integral multiple of the repetition frequency. Therefore, the signal processor 1 issues a sampling frequency setting command to the sampling frequency setting unit 7 so as to satisfy the above condition.
In response to this, a command for an appropriate cutoff frequency is issued to the variable cutoff frequency LPF 13 for preventing aliasing of the D / A converter 11 (S7).

【0015】さらに、シグナルプロセッサ1は、マルチ
プレクサ7に、デュアルポートRAM3からのデータを
選択するように指令を出す(S8)。以上の設定をした
後、デュアルポートRAM3が、図4(b)で示される
サンプルデータ列を繰り返して出力するように、シグナ
ルプロセッサ1は、メモリ制御部5に指令を出す(S
9)。
Further, the signal processor 1 issues a command to the multiplexer 7 to select the data from the dual port RAM 3 (S8). After the above settings, the signal processor 1 issues a command to the memory control unit 5 so that the dual port RAM 3 repeatedly outputs the sample data string shown in FIG. 4B (S).
9).

【0016】メモリ制御部5は、デュアルポートRAM
3の読み出しアドレスをインクリメントしながら発生
し、一周期毎に読み出しアドレスをリセットすることに
よって、一周期分のサンプルデータ列を繰り返して、D
/A変換器11に出力する。音声出力部15により、し
かるべきレベルに増幅し、音声として出力される。その
間、図4(c)に示すように、シグナルプロセッサ1
は、サンプルデータ列を合成する必要がないので、他の
処理を実行することが可能となる。なお、前記実施例に
おいて、シグナルプロセッサ1は、処理速度が十分速け
れば、マイクロプロセッサでもかまわないし、デュアル
ポートRAM3は通常のRAMにコントロール回路を付
加したものでもかまわない。
The memory controller 5 is a dual port RAM.
3 is generated while incrementing the read address, and the read address is reset every cycle, so that the sample data string for one cycle is repeated and D
Output to the / A converter 11. The sound output unit 15 amplifies the sound to an appropriate level and outputs the sound. Meanwhile, as shown in FIG. 4C, the signal processor 1
Since it is not necessary to combine the sample data strings, it is possible to execute other processing. In the above embodiment, the signal processor 1 may be a microprocessor as long as the processing speed is sufficiently high, and the dual port RAM 3 may be a normal RAM with a control circuit added.

【0017】図3は、本発明の他の実施例を示すブロッ
ク図である。
FIG. 3 is a block diagram showing another embodiment of the present invention.

【0018】本実施例では、周期波形領域検出手段は、
ゼロクロス検出部21と、ゼロクロス間メモリ25と、
周期性判断部27から構成され、周期検出手段はゼロク
ロス検出部21と周期測定部23から構成される。
In this embodiment, the periodic waveform area detecting means is
A zero-cross detection unit 21, a zero-cross memory 25,
It is composed of a periodicity judging section 27, and the cycle detecting means is composed of a zero-cross detecting section 21 and a cycle measuring section 23.

【0019】次にこの実施例の動作を図6に示すフロー
チャートにより説明する。図3において、入力データ列
の値が0を横切る点(ゼロクロス点)の時刻をゼロクロ
ス検出部21にて求める(S20)。あるゼロクロス点
から次のゼロクロス点までの入力データ列をゼロクロス
間メモリ25に格納する(S21)。ゼロクロス間メモ
リ25には、2周期分の入力データ列が蓄えられ、一周
期前のデータ列と現在の周期のデータ列を比較すること
により周期性判断部27において、周期性があるかどう
かを判定する(S22)。S22で周期性がある場合ほ
ど、データ列の差の絶対値の総和(あるいは差の2乗の
総和でもよい)は小さくなる傾向がある。そこで、デー
タ列の差の絶対値の総和が予め定めた基準値以下の場
合、周期性判断部27は周期性があると判定する(S2
3)。
Next, the operation of this embodiment will be described with reference to the flow chart shown in FIG. In FIG. 3, the time of the point (zero cross point) where the value of the input data string crosses 0 is obtained by the zero cross detection unit 21 (S20). The input data string from a certain zero-cross point to the next zero-cross point is stored in the zero-cross memory 25 (S21). An input data string for two cycles is stored in the zero-cross memory 25, and the periodicity judgment unit 27 determines whether or not there is periodicity by comparing the data string of one cycle before and the data string of the current cycle. A determination is made (S22). The greater the periodicity in S22, the smaller the total sum of absolute values of the differences between data strings (or the sum of squared differences). Therefore, if the sum total of the absolute values of the differences in the data strings is equal to or less than the predetermined reference value, the periodicity determination unit 27 determines that there is periodicity (S2
3).

【0020】S23において、データ列の差の絶対値の
総和が予め定めた基準値を上回る場合、周期性判断部2
7が周期性がないと判断し、S20〜S23を繰り返し
て周期波形領域の検出を続行する。さて、S23で周期
性があると判断されると周期測定部23において、ゼロ
クロス点間の時間差をカウントすることによりその周期
を測定する(S24)。周期性判断部27は、その周期
が以前の周期と同じであるかどうかを判断する(S2
5)。周期性判断部27は、以前と同じ周期であると判
断したとき、その周期が何周期続いているかを表す周期
カウンタの値をインクリメントする(S26)。以前と
は異なった周期であると判断すると、周期性判断部27
は以前の周期と周期カウンタの値を出力し、周期カウン
タの値をリセットする(S27)。
In S23, if the sum total of the absolute values of the differences in the data strings exceeds the predetermined reference value, the periodicity determination unit 2
7 determines that there is no periodicity, S20 to S23 are repeated, and the detection of the periodic waveform region is continued. When it is determined in S23 that there is periodicity, the period measuring unit 23 measures the period by counting the time difference between the zero cross points (S24). The periodicity determining unit 27 determines whether the cycle is the same as the previous cycle (S2).
5). When the periodicity determination unit 27 determines that the period is the same as the previous period, the periodicity determination unit 27 increments the value of the period counter that indicates how many periods the period continues (S26). If it is determined that the cycle is different from that before, the periodicity judgment unit 27
Outputs the previous cycle and the value of the cycle counter, and resets the value of the cycle counter (S27).

【0021】以上のように、入力データ列に対して周期
波形領域の検出と周期の検出を行う。また、検出された
周期波形の信号発生は、第一の実施例と全く同じように
行われる。なお、前記第二の実施例において、時間領域
による周期性の判定を示したが、周波数領域で行っても
よい。
As described above, the periodic waveform region and the period are detected for the input data string. Further, the signal generation of the detected periodic waveform is performed in exactly the same way as in the first embodiment. Although the determination of the periodicity in the time domain is shown in the second embodiment, it may be performed in the frequency domain.

【0022】[0022]

【発明の効果】以上説明したことから明かなように、本
発明の信号発生装置により、繰り返し波形を出力する際
には、シグナルプロセッサの処理能力を費すことなく、
他の処理に割り当てることができる。
As is clear from the above description, when the signal generator of the present invention outputs repetitive waveforms, the processing capacity of the signal processor is not consumed,
It can be assigned to another process.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の構成を示すブロック図である。FIG. 1 is a block diagram showing a configuration of the present invention.

【図2】本発明の第一の実施例を示すブロック図であ
る。
FIG. 2 is a block diagram showing a first embodiment of the present invention.

【図3】本発明の第二の実施例を示すブロック図であ
る。
FIG. 3 is a block diagram showing a second embodiment of the present invention.

【図4】(a)は発生すべき繰り返し波形の一周期分の
データ列を示す図である。 (b)は繰り返し波形の一周期分のデータ列がデュアル
ポートRAM3に格納されたことを示す図である。 (c)は繰り返し波形を出力する間に、シグナルプロセ
ッサ1が、他の処理を実行していることを示す図であ
る。
FIG. 4A is a diagram showing a data string for one cycle of a repetitive waveform to be generated. (B) is a diagram showing that a data string for one cycle of the repetitive waveform is stored in the dual port RAM 3. (C) is a figure which shows that the signal processor 1 is performing another process, while outputting a repeating waveform.

【図5】本発明の第一の実施例のフローチャートであ
る。
FIG. 5 is a flowchart of the first embodiment of the present invention.

【図6】本発明の第二の実施例のフローチャートであ
る。
FIG. 6 is a flowchart of a second embodiment of the present invention.

【図7】図7は従来の信号発生装置のブロック図であ
る。
FIG. 7 is a block diagram of a conventional signal generator.

【符号の説明】[Explanation of symbols]

1 シグナルプロセッサ 3 デュアルポートRAM 5 メモリ制御部 7 マルチプレクサ 9 サンプリング周波数設定部 11 D/A変換器 13 可変しゃ断周波数LPF 21 ゼロクロス検出部 23 周期測定部 25 ゼロクロス間メモリ 27 周期性判断部 1 Signal Processor 3 Dual Port RAM 5 Memory Control Section 7 Multiplexer 9 Sampling Frequency Setting Section 11 D / A Converter 13 Variable Cutoff Frequency LPF 21 Zero Cross Detection Section 23 Cycle Measurement Section 25 Zero Cross Memory 27 Periodicity Determination Section

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 周期信号を含む信号を表すディジタル信
号を合成する信号処理手段と、 前記信号処理手段により合成されたディジタル信号を記
憶するための記憶手段と、 前記記憶手段に記憶されたディジタル信号をアナログ信
号に変換するためのD/A変換器と、 前記信号処理手段と前記記憶手段と前記D/A変換器の
動作を制御する制御手段とを有し、 前記制御手段は、発生すべき信号が周期波形の場合に、
前記記憶手段に記憶された一周期分のディジタル信号を
繰り返して前記D/A変換器に出力するように制御する
ことを特徴とする信号発生装置。
1. A signal processing means for synthesizing a digital signal representing a signal including a periodic signal, a storage means for storing the digital signal synthesized by the signal processing means, and a digital signal stored in the storage means. Has a D / A converter for converting the signal into an analog signal, the signal processing means, the storage means, and a control means for controlling the operation of the D / A converter, and the control means should generate the signal. If the signal is a periodic waveform,
A signal generating device, characterized in that the digital signal for one cycle stored in the storage means is repeatedly output to the D / A converter.
【請求項2】 請求項1に記載の信号発生装置におい
て、 前記周期信号を含む信号から周期波形領域を検出する周
期波形領域検出手段と、 前記周期波形領域検出手段により検出された周期波形領
域の信号の周期を検出する周期検出手段とを備え、 前記制御手段は前記周期波形領域全体に対応する信号に
代えて、前記周期検出手段により検出した一周期分のみ
に対応する信号を前記信号処理手段により演算によって
合成し、前記記憶手段に記憶するように制御することを
特徴とする信号発生装置。
2. The signal generator according to claim 1, wherein a periodic waveform area detecting unit that detects a periodic waveform area from a signal including the periodic signal, and a periodic waveform area detected by the periodic waveform area detecting unit. Cycle control means for detecting the cycle of the signal, wherein the control means replaces the signal corresponding to the entire cyclic waveform region with a signal corresponding to only one cycle detected by the cycle detection means. The signal generating device is characterized in that it is controlled to be stored in the storage means.
JP3285004A 1991-10-30 1991-10-30 Signal generation device Pending JPH05127695A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3285004A JPH05127695A (en) 1991-10-30 1991-10-30 Signal generation device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3285004A JPH05127695A (en) 1991-10-30 1991-10-30 Signal generation device

Publications (1)

Publication Number Publication Date
JPH05127695A true JPH05127695A (en) 1993-05-25

Family

ID=17685904

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3285004A Pending JPH05127695A (en) 1991-10-30 1991-10-30 Signal generation device

Country Status (1)

Country Link
JP (1) JPH05127695A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005033771A (en) * 2003-06-16 2005-02-03 Matsushita Electric Ind Co Ltd Echo canceler, echo canceling method, and recording medium

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005033771A (en) * 2003-06-16 2005-02-03 Matsushita Electric Ind Co Ltd Echo canceler, echo canceling method, and recording medium

Similar Documents

Publication Publication Date Title
US5321350A (en) Fundamental frequency and period detector
US5512704A (en) Electronic sound signal generator achieving scratch sound effect using scratch readout from waveform memory
JP2007133035A (en) Digital sound recording device, digital sound recording method, and program and storage medium thereof
JPS6147435B2 (en)
JPH02105628A (en) Muting circuit of digital audio equipmemt
JPH03282498A (en) Musical sound generating device
JPH10200351A (en) Digital audio processor
JPH05127695A (en) Signal generation device
JP2657372B2 (en) Pitch control device
JP3252296B2 (en) Waveform data output device
KR0121172B1 (en) Musical source data generating system
JPH0894731A (en) Method and device for detecting direction of sound source
JPH0155469B2 (en)
JPH0546958B2 (en)
JP3112743B2 (en) Sound source device
JP3268867B2 (en) Digital servo device
JP2626474B2 (en) Tone generator
JPH0337196B2 (en)
JP3504387B2 (en) Electronic musical instrument
JPH0582598B2 (en)
JPH06250662A (en) Generating method and memory for waveform data
JP3182098B2 (en) Electronic musical instrument
JPS6225298B2 (en)
JPH04174498A (en) Musical sound signal generating device
JPH07199938A (en) Acoustic signal generator