JPH05108217A - Electronic equipment - Google Patents

Electronic equipment

Info

Publication number
JPH05108217A
JPH05108217A JP3267800A JP26780091A JPH05108217A JP H05108217 A JPH05108217 A JP H05108217A JP 3267800 A JP3267800 A JP 3267800A JP 26780091 A JP26780091 A JP 26780091A JP H05108217 A JPH05108217 A JP H05108217A
Authority
JP
Japan
Prior art keywords
voltage
battery
resume
electronic device
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3267800A
Other languages
Japanese (ja)
Inventor
Hideyuki Tayama
秀行 田山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3267800A priority Critical patent/JPH05108217A/en
Priority to DE69227139T priority patent/DE69227139T2/en
Priority to EP92400556A priority patent/EP0504007B1/en
Priority to US07/846,952 priority patent/US5311441A/en
Publication of JPH05108217A publication Critical patent/JPH05108217A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To provide an electronic equipment capable of controlling the start or suppression of resume processing corresponding to the state of a battery and surely realizing a resume function as the one capable of surely performing the resume processing to restore the electronic equipment to a state where a power source is disconnected last time when the power source is applied. CONSTITUTION:The electronic equipment driven by the battery is composed of a voltage detecting means 11 which detects the voltage of battery 10, a judging means 12 which judges whether or not the voltage detected by the voltage detecting means 11 is higher than a prescribed value, and a control means 13 which stands by until the voltage of the battery 10 goes to the prescribed value when it is judged that the voltage of the battery 10, goes less than the prescribed value when the power source is applied, and performs the resume processing to restore the electronic equipment to the state where the power source is disconnected last time when it is judged that the voltage of the battery 10 exceeds the prescribed value by the judging means 12.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、バッテリで駆動される
電子機器において、電源投入時に、前回電源を切断した
時の状態に復帰するリジューム処理を確実に行うことの
できる電子機器に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic device which is driven by a battery and which, when the power is turned on, can surely perform a resume process for returning to the state when the power was last turned off.

【0002】近年、例えばハンドヘルドコンピュータ、
ラップトップコンピュータ、パームトップコンピュータ
等のバッテリで駆動される装置(以下、「バッテリ駆動
装置」という)の普及が目覚ましく、日常的に使用され
るようになっている。
In recent years, for example, handheld computers,
BACKGROUND ART Battery-powered devices (hereinafter referred to as “battery-powered devices”) such as laptop computers and palmtop computers have been remarkably spread, and have come to be used on a daily basis.

【0003】かかるバッテリ駆動装置では、バッテリの
放電を極力抑えて長時間の動作可能状態を確保するため
に、電源の投入/遮断が頻繁に繰り返される場合が多
い。したがって、電源投入時に、前回電源を切断した時
点の状態を復元し、継続して使用できる状態にされるこ
とが望まれている。
In such a battery drive device, in order to suppress the discharge of the battery as much as possible and ensure a long-term operable state, turning on / off of the power source is often repeated. Therefore, when the power is turned on, it is desired to restore the state at the time when the power was last turned off so that it can be continuously used.

【0004】[0004]

【従来の技術】従来、バッテリ駆動装置において、リジ
ューム機能を搭載したものが知られている。リジューム
機能は、電源切断時に所定の情報をセーブしておき(こ
れを「サスペンド処理」という)、電源投入時にサスペ
ンド処理によりセーブした所定の情報を元に戻す(これ
を「リジューム処理」という)ことにより、前回の電源
切断前の状態を継続して装置を使用できるようにする機
能である。
2. Description of the Related Art Conventionally, a battery-operated device equipped with a resume function is known. Resume function saves predetermined information when power is turned off (this is called "suspend processing"), and restores the predetermined information saved by suspend processing when power is turned on (this is called "resume processing"). This is a function that allows the device to be used in the state before the last power-off.

【0005】従来のバッテリ駆動装置においては、かか
るリジューム処理を、バッテリの残容量とは無関係に行
っていた。したがって、バッテリの残容量が殆ど無い状
態でリジューム処理が行われる場合もあった。
In the conventional battery-operated device, such resume processing is performed regardless of the remaining capacity of the battery. Therefore, the resume process may be performed in a state where the battery has almost no remaining capacity.

【0006】かかる場合には、リジューム処理を行って
いる途中でバッテリの電圧が装置を駆動できない電圧ま
で低下し、装置内のメモリの内容が破壊されたり、リジ
ューム処理が途中までしか行われないために、次の電源
投入時に正常にリジューム処理ができない事態が発生す
るという欠点があった。
In such a case, the voltage of the battery drops to a voltage at which the device cannot be driven during the resume process, the contents of the memory in the device are destroyed, or the resume process is performed only halfway. In addition, there is a drawback that the resume process cannot be normally performed at the next power-on.

【0007】[0007]

【発明が解決しようとする課題】本発明は、上記事情に
鑑みてなされたもので、バッテリの状態に応じてリジュ
ーム処理の開始又は抑止を制御し、確実なリジューム機
能を実現できる電子機器を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and provides an electronic device capable of controlling the start or inhibition of the resume process according to the state of a battery and realizing a reliable resume function. The purpose is to do.

【0008】[0008]

【課題を解決するための手段】本発明の電子機器は、図
1に原理的に示すように、バッテリ10で駆動される電
子機器において、前記バッテリ10の電圧を検出する電
圧検出手段11と、該電圧検出手段11で検出された電
圧が所定値より大きいか否かを判断する判断手段12
と、当該電子機器の電源が投入された際に、前記判断手
段12でバッテリ10の電圧が所定値以下であることが
判断された場合はバッテリ10の電圧が所定値になるま
で待機し、前記判断手段12でバッテリ10の電圧が所
定値以上になったことが判断されると、当該電子機器を
前回の電源切断前の状態に復帰させるリジューム処理を
行う制御手段13とにより構成される。
As shown in principle in FIG. 1, an electronic apparatus according to the present invention is an electronic apparatus driven by a battery 10, and includes voltage detection means 11 for detecting the voltage of the battery 10. Judgment means 12 for judging whether or not the voltage detected by the voltage detection means 11 is larger than a predetermined value.
When the determination unit 12 determines that the voltage of the battery 10 is equal to or lower than a predetermined value when the electronic device is turned on, the electronic device waits until the voltage of the battery 10 reaches the predetermined value. When the judging means 12 judges that the voltage of the battery 10 has become equal to or higher than a predetermined value, it comprises a control means 13 for performing a resume process for returning the electronic device to the state before the previous power-off.

【0009】[0009]

【作用】本発明は、図2に示すように、電源が投入され
たら、先ずバッテリ10の電圧が所定値以下であるか否
かが調べられ(ステップS1)、所定値以下であること
が判断されると動作中断処理が行われる(ステップS
2)。したがって、この場合はリジューム処理は行われ
ない。その後ステップS1に戻って、以下、ステップS
1、S2を繰り返し実行しながら待機状態に入る。
According to the present invention, as shown in FIG. 2, when the power is turned on, it is first checked whether or not the voltage of the battery 10 is below a predetermined value (step S1), and it is determined that the voltage is below the predetermined value. Then, the operation interruption process is performed (step S
2). Therefore, in this case, the resume process is not performed. After that, the process returns to step S1
While repeatedly executing 1 and S2, a standby state is entered.

【0010】上記待機状態において、バッテリ10の電
圧が例えば充電等により所定値より大きくなり、その旨
が判断されると、リジューム処理が実行される(ステッ
プS3)。即ち、前回の電源切断時にセーブした所定情
報が元に戻され、当該電子機器の状態は、電源切断前の
状態に戻される。
In the standby state, the voltage of the battery 10 becomes higher than a predetermined value due to, for example, charging, and if it is determined that the resume process is executed (step S3). That is, the predetermined information saved at the previous power-off is restored and the state of the electronic device is returned to the state before the power-off.

【0011】これにより、前回電源が切断された続きか
ら動作が開始されることになる。
As a result, the operation is started from the continuation of the previous power-off.

【0012】このように、バッテリ10の電圧が所定値
以下の場合は、リジューム処理を抑止し、バッテリ10
の電圧が所定値以上の場合にのみリジューム処理を行う
ようにしたので、リジューム処理の途中でバッテリの電
圧が装置を駆動できない電圧まで低下するのを防止で
き、メモリの内容の破壊や、リジューム処理が途中まで
しか行われないという事態を回避できるものとなってい
る。
As described above, when the voltage of the battery 10 is equal to or lower than the predetermined value, the resume process is suppressed and the battery 10
Since the resume processing is performed only when the voltage of the above is higher than the predetermined value, it is possible to prevent the voltage of the battery from dropping to a voltage at which the device cannot be driven during the resume processing, destroying the contents of the memory and performing the resume processing. It is possible to avoid the situation where the process is only performed halfway.

【0013】[0013]

【実施例】図3は、本発明の電子機器の一実施例の構成
を示すものである。なお、以下においては、図1と同一
又は相当部には同一符号を付して説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 3 shows the configuration of an embodiment of the electronic equipment of the present invention. In the following description, the same or corresponding parts as those in FIG.

【0014】図において、20はCPU(中央処理装
置)である。このCPU20は、当該電子機器の全体を
制御するものである。このCPU20には、クロックコ
ントローラ21が接続されている。
In the figure, 20 is a CPU (central processing unit). The CPU 20 controls the entire electronic device. A clock controller 21 is connected to the CPU 20.

【0015】クロックコントローラ21は、上記CPU
20に供給するクロックを制御するものである。即ち、
CPU20からの制御信号に応じて、高速又は低速のク
ロックを選択的にCPU20に供給する。これにより、
CPU20は、所定の場合は高速で、他の場合は低速で
動作できるようになっている。
The clock controller 21 is the CPU
It controls the clock supplied to 20. That is,
A high-speed or low-speed clock is selectively supplied to the CPU 20 according to a control signal from the CPU 20. This allows
The CPU 20 can operate at high speed in a predetermined case and at low speed in other cases.

【0016】また、上記CPU20からはシステムバス
22が出力されており、該システムバス22を介して種
々のI/O(メモリ、各種コントローラ等)と接続され
ている。このシステムバス22を介してCPU20とI
/Oとの間でデータの授受を行なうことにより、本電子
機器の動作が制御される。
A system bus 22 is output from the CPU 20 and is connected to various I / Os (memory, various controllers, etc.) via the system bus 22. Through the system bus 22, the CPU 20 and I
The operation of this electronic device is controlled by exchanging data with / O.

【0017】この電子機器には、メモリとしてROMA
23、ROMB24、RAM25及びメモリカード26
が設けられている。これら各メモリのアドレス空間上で
の割り付けを図4に示す。
This electronic device has a ROMA as a memory.
23, ROMB24, RAM25 and memory card 26
Is provided. The allocation of these memories in the address space is shown in FIG.

【0018】ROMA23及びROMB24はリードオ
ンリメモリであり、それぞれ、入出力制御プログラム
(I/O)及びオペレーティングシステム(DOS)が
記憶されている。
ROMA 23 and ROMB 24 are read-only memories, and store an input / output control program (I / O) and an operating system (DOS), respectively.

【0019】RAM25は、ランダムアクセスメモリで
あり、OSのワークエリア、サスペンドセーブエリア、
表示メモリ、その他のワークエリア等として使用され
る。このRAM25は、図示しないバッテリでバックア
ップされている。
The RAM 25 is a random access memory, and has a work area of the OS, a suspend save area,
It is used as a display memory and other work areas. The RAM 25 is backed up by a battery (not shown).

【0020】メモリカード26は、例えば携行可能なI
Cカードとして実現されるものであり、当該電子機器に
挿入してメモリとして使用できるものである。このメモ
リカード26は、種々の記憶容量を有するものが使用可
能となっており、所定のアドレス空間(E0000H
EFFFFH )で交換して使用できるようになってい
る。このアドレス空間はバンク構成となっており、メモ
リカード26が各バンクメモリとして用いられる。
The memory card 26 is, for example, a portable I
It is realized as a C card and can be inserted into the electronic device and used as a memory. The memory card 26 having various memory capacity has become available, a predetermined address space (E0000 H ~
EFFFF H ) can be exchanged for use. This address space has a bank structure, and the memory card 26 is used as each bank memory.

【0021】また、システムバス22には、メモリコン
トローラ27、割り込みコントローラ28、DMA2
9、表示コントローラ30、内蔵モデム31、磁気カー
ドリーダ32、RS232CインタフェースA33、R
S232CインタフェースB34、電源コントローラ3
5及び電圧検出回路11が接続されている。
The system bus 22 has a memory controller 27, an interrupt controller 28, and a DMA2.
9, display controller 30, internal modem 31, magnetic card reader 32, RS232C interface A33, R
S232C interface B34, power supply controller 3
5 and the voltage detection circuit 11 are connected.

【0022】上記各要素の構成及び動作は、本発明の要
旨と直接は関係しないので、以下、簡単に説明する。メ
モリコントローラ27は、ROMA23、ROMB2
4、RAM25及びメモリカード26に対するデータの
書込/読出を制御するものである。割り込みコントロー
ラ28は、CPU20に対する割り込みを制御するもの
である。DMA29は、メモリと他のI/Oとの間のデ
ータ転送を制御するものである。
Since the configuration and operation of each of the above-mentioned elements are not directly related to the gist of the present invention, they will be briefly described below. The memory controller 27 includes ROMA23 and ROMB2.
4, controlling the writing / reading of data to / from the RAM 25 and the memory card 26. The interrupt controller 28 controls an interrupt to the CPU 20. The DMA 29 controls data transfer between the memory and other I / O.

【0023】表示コントローラ30は、図示しない表示
器の表示を制御するものである。内蔵モデム31は、外
部と通信する際に、信号の変復調を行うものである。磁
気カードリーダ32は、例えばカードに設けられた磁気
ストライプからデータを読み込むものである。RS23
2CインタフェースA33及びRS232Cインタフェ
ースB34は、外部装置との間のデータの送受を制御す
るものである。
The display controller 30 controls the display of a display (not shown). The built-in modem 31 performs modulation / demodulation of signals when communicating with the outside. The magnetic card reader 32 reads data from, for example, a magnetic stripe provided on a card. RS23
The 2C interface A33 and the RS232C interface B34 control transmission / reception of data to / from an external device.

【0024】電源コントローラ35は、電源回路36が
有する複数の電圧種類のうち、出力すべきものを指定す
る制御を行うものである。これにより、必要な種類の電
源のみを供給可能にし、バッテリ10が無駄に放電され
るのを防止している。
The power supply controller 35 performs control for designating one of a plurality of voltage types of the power supply circuit 36 to be output. This makes it possible to supply only the necessary type of power and prevent the battery 10 from being unnecessarily discharged.

【0025】電源回路36は、バッテリ10から電力の
供給を受けて、当該電子機器を動作させるのに必要な電
圧を生成し、本電子機器の各回路に供給するものであ
る。
The power supply circuit 36 is supplied with electric power from the battery 10 to generate a voltage necessary for operating the electronic equipment and supplies it to each circuit of the electronic equipment.

【0026】10はバッテリであり、充電可能な例えば
ニッケル−カドミウム電池又はリチウム電池等が使用さ
れる。このバッテリ10の出力は電源回路36及び電圧
検出回路11に供給されるようになっている。
Reference numeral 10 denotes a battery, which is a rechargeable battery such as a nickel-cadmium battery or a lithium battery. The output of the battery 10 is supplied to the power supply circuit 36 and the voltage detection circuit 11.

【0027】電圧検出回路11は、バッテリの電圧を検
出するものであり、検出結果はCPU20に通知される
ようになっている。この電圧検出回路11の詳細につい
ては後述する。
The voltage detection circuit 11 detects the voltage of the battery, and the detection result is notified to the CPU 20. Details of the voltage detection circuit 11 will be described later.

【0028】図4は上述した本電子機器のメモリのアド
レス空間と各メモリの割当状態を示すものであり、この
発明の特徴に直接関係するサスペンドセーブエリア(9
8000H 〜9FFFFH )がRAM25の部分に設け
られている。
FIG. 4 shows the address space of the memory of the present electronic equipment and the allocation state of each memory, and the suspend save area (9) is directly related to the features of the present invention.
8000 H to 9FFFF H ) are provided in the RAM 25.

【0029】このサスペンドエリアは、サスペンド処理
の際に、所定のデータをセーブする領域である。ここ
で、サスペンド処理とは、電源切断時に、OSワークエ
リアの内容、CPU20、表示コントローラ30、メモ
リコントローラ27、割り込みコントローラ28、その
他周辺LSIが内蔵するレジスタ等の内容をバッテリバ
ックアップされたメモリエリアにセーブする処理であ
る。このサスペンド処理の詳細については後述する。
This suspend area is an area for saving predetermined data during the suspend process. Here, the suspend process means that when the power is turned off, the contents of the OS work area, the contents of the CPU 20, the display controller 30, the memory controller 27, the interrupt controller 28, and other registers included in the peripheral LSI are stored in the battery-backed memory area. This is the process of saving. The details of this suspend processing will be described later.

【0030】このサスペンド処理でサスペンドセーブエ
リアにセーブされた各データは、電源投入時に、元のメ
モリエリアやレジスタ等に戻されることになる。これを
リジューム処理という。このリジューム処理の詳細につ
いても後述する。
Each data saved in the suspend save area by this suspend processing is returned to the original memory area, register or the like when the power is turned on. This is called resume processing. The details of this resume processing will also be described later.

【0031】図5は、図3に示した電圧検出回路11の
第1の実施例の構成を示す図である。図において、20
は上述したCPUであり、11は電圧検出回路としての
A/Dコンバータ110である。
FIG. 5 is a diagram showing the configuration of the first embodiment of the voltage detection circuit 11 shown in FIG. In the figure, 20
Is a CPU described above, and 11 is an A / D converter 110 as a voltage detection circuit.

【0032】ここで、A/Dコンバータ110の機能を
簡単に説明する。このA/Dコンバータ110は、複数
のアナログ信号の入力端子を有しており(図では、1つ
の入力端子INのみを示している)、この入力端子IN
には、バッテリ10からの電圧が抵抗R1及びR2によ
り分圧されて供給されるようになっている。
Here, the function of the A / D converter 110 will be briefly described. This A / D converter 110 has a plurality of analog signal input terminals (only one input terminal IN is shown in the figure), and this input terminal IN
The voltage from the battery 10 is divided by resistors R1 and R2 to be supplied to.

【0033】また、このA/Dコンバータ110には、
CPU20からA/DコンバータクロックADCCL
K、A/DコンバータアドレスADCADR、A/Dコ
ンバータチップセレクトADCCSの各信号が供給され
るようになっている。
The A / D converter 110 also includes
CPU20 to A / D converter clock ADCCL
The K, A / D converter address ADCADR, and A / D converter chip select ADCCS signals are supplied.

【0034】A/DコンバータチップセレクトADCC
S信号は、このA/Dコンバータ110をイネーブルに
するための信号である。A/DコンバータアドレスAD
CADR信号は、複数の入力端子の中の何れの端子を選
択するかを指示する信号である。A/Dコンバータクロ
ックADCCLK信号は、A/DコンバータアドレスA
DCADR信号を当該A/Dコンバータ110に取り込
むタイミング、及び出力端子DOからデータを出力させ
るタイミングを与える信号である。
A / D converter chip select ADCC
The S signal is a signal for enabling the A / D converter 110. A / D converter address AD
The CADR signal is a signal instructing which of the plurality of input terminals to select. The A / D converter clock ADCCLK signal is the A / D converter address A
It is a signal that gives the timing of taking the DCADR signal into the A / D converter 110 and the timing of outputting the data from the output terminal DO.

【0035】また、このA/Dコンバータ110には、
図示しないクロック発生回路から、クロック信号SCL
Kが供給されるようになっている。このクロック信号S
CLKは、A/Dコンバータ110内部の回路を動作さ
せるための信号である。
The A / D converter 110 also includes
From a clock generation circuit (not shown), a clock signal SCL
K is supplied. This clock signal S
CLK is a signal for operating the circuit inside the A / D converter 110.

【0036】さらに、このA/Dコンバータ110に
は、図示しない定電圧発生回路から参照電圧REFが供
給されるようになっている。A/Dコンバータ110
は、この参照電圧REFを基準にして入力された電圧を
デジタル値に変換するようになっている。なお、上記定
電圧発生回路は、バッテリ10からの電圧を受けて、上
記バッテリ電圧より低い一定の電圧を生成する周知のも
のである。
Further, a reference voltage REF is supplied to the A / D converter 110 from a constant voltage generating circuit (not shown). A / D converter 110
Is adapted to convert the input voltage into a digital value with reference to this reference voltage REF. The constant voltage generating circuit is a well-known circuit that receives a voltage from the battery 10 and generates a constant voltage lower than the battery voltage.

【0037】このA/Dコンバータ110でデジタル値
に変換された入力電圧値は、クロック信号ADCCLK
に同期して1ビットシリアルで、出力端子DOから出力
され、CPU20に供給されるようになっている。
The input voltage value converted into a digital value by the A / D converter 110 is the clock signal ADCCLK.
The data is output from the output terminal DO and supplied to the CPU 20 in a 1-bit serial manner in synchronism with.

【0038】CPU20は、上記出力端子DOから出力
されたデータを受け取って、バッテリ電圧を認識し、該
電圧が所定値以下であるか否かを調べることになる(図
2のステップS1参照)。
The CPU 20 receives the data output from the output terminal DO, recognizes the battery voltage, and checks whether or not the voltage is below a predetermined value (see step S1 in FIG. 2).

【0039】図6は、図3に示した電圧検出回路11の
第2の実施例の構成を示す図である。図において、20
は上述したCPUであり、11は電圧検出回路としての
コンパレータ111である。
FIG. 6 is a diagram showing the configuration of the second embodiment of the voltage detection circuit 11 shown in FIG. In the figure, 20
Is a CPU described above, and 11 is a comparator 111 as a voltage detection circuit.

【0040】ここで、コンパレータ111の機能を簡単
に説明する。このコンパレータ111は、1つのアナロ
グ信号の入力端子INを有しており、この入力端子IN
には、バッテリ10からの電圧が抵抗R1及びR2によ
り分圧されて供給されるようになっている。
Here, the function of the comparator 111 will be briefly described. The comparator 111 has one analog signal input terminal IN, and this input terminal IN
The voltage from the battery 10 is divided by resistors R1 and R2 to be supplied to.

【0041】また、このコンパレータ111には、基準
電圧発生回路112が内蔵されている。この基準電圧発
生回路112は、電源回路36から供給される電源VC
Cを入力し、入力端子INから入力された信号と比較す
るための電圧を生成するものである。このコンパレータ
111で比較された結果は、「1」又は「0」信号とし
て出力端子OUTから出力され、CPU20に供給され
るようになっている。
The comparator 111 also has a built-in reference voltage generation circuit 112. The reference voltage generation circuit 112 is provided with a power supply VC supplied from the power supply circuit 36.
C is input to generate a voltage for comparison with the signal input from the input terminal IN. The result of comparison by the comparator 111 is output from the output terminal OUT as a “1” or “0” signal and supplied to the CPU 20.

【0042】CPU20は、上記出力端子OUTから出
力された信号を受け取って、バッテリ電圧が所定値(基
準電圧)以下であるか否かを調べることになる(図2の
ステップS1参照)。
The CPU 20 receives the signal output from the output terminal OUT and checks whether or not the battery voltage is equal to or lower than a predetermined value (reference voltage) (see step S1 in FIG. 2).

【0043】次に、上記の構成において、本発明に係る
電子機器の動作を説明する。
Next, the operation of the electronic apparatus according to the present invention having the above structure will be described.

【0044】本電子機器の電源を切断する際は、サスペ
ンド処理が行われる。図7にサスペンド処理の詳細を示
す。
When the power of this electronic device is turned off, a suspend process is performed. FIG. 7 shows details of the suspend process.

【0045】サスペンド処理では、先ず、CPUレジス
タのセーブが行われる(ステップS11)。即ち、CP
U20内部に有する所定のレジスタの内容がRAM25
のサスペンドセーブエリアに記憶される。次いで、スタ
ックポインタのセーブが行われる(ステップS12)。
ここでスタックポインタは、RAM25に設けられるも
のであり、現在使用中のスタックを指し示すものであ
る。
In the suspend process, first, the CPU register is saved (step S11). That is, CP
The contents of a predetermined register in U20 are stored in RAM25.
Stored in the suspend save area of. Next, the stack pointer is saved (step S12).
Here, the stack pointer is provided in the RAM 25 and indicates the stack currently in use.

【0046】次いで、割り込みマスクの設定が行われる
(ステップS13)。この割り込みマスクは、割り込み
を禁止して、以下の処理を迅速に行うために設定される
ものである。
Next, the interrupt mask is set (step S13). This interrupt mask is set to prohibit interrupts and to perform the following processing quickly.

【0047】次いで、メモリコントローラ27の内部の
レジスタのセーブ(ステップS14)、割り込みコント
ローラ28の内部のレジスタのセーブ(ステップS1
5)、DMA29の内部のレジスタのセーブ(ステップ
S16)、表示コントローラ30の内部のレジスタのセ
ーブ(ステップS17)が、順次実行される。
Next, the registers inside the memory controller 27 are saved (step S14), and the registers inside the interrupt controller 28 are saved (step S1).
5), the saving of registers inside the DMA 29 (step S16) and the saving of registers inside the display controller 30 (step S17) are sequentially executed.

【0048】次いで、クロックコントローラ21を制御
して、CPU20のクロックが高速になるように設定す
る(ステップS18)。以下、高速なクロックでCPU
20が動作することになる。
Then, the clock controller 21 is controlled to set the clock of the CPU 20 to be high speed (step S18). Below, CPU with high-speed clock
20 will operate.

【0049】次いで、内蔵モデム31のコントロールス
テータスがセーブされ(ステップS19)、電源コント
ローラ35のステータスがセーブされる(ステップS2
0)。次いで、メモリカード26のバンクがセーブされ
る(ステップS21)。即ち、現在選択されているバン
クの番号がセーブされる。次いで、磁気カードリーダ3
2のコントロールステータスがセーブされる(ステップ
S22)。
Next, the control status of the internal modem 31 is saved (step S19), and the status of the power supply controller 35 is saved (step S2).
0). Next, the bank of the memory card 26 is saved (step S21). That is, the number of the currently selected bank is saved. Next, the magnetic card reader 3
The control status 2 is saved (step S22).

【0050】次いで、RS232CインタフェースA3
3のセットアップのセーブ(ステップS23)、RS2
32CインタフェースB34のセットアップのセーブ
(ステップS23)が行われる。ここで、セットアップ
データとは、例えば速度情報、データ語長、パリティビ
ットの有無当の情報である。
Next, the RS232C interface A3
Save setup for step 3 (step S23), RS2
The setup of the 32C interface B34 is saved (step S23). Here, the setup data is, for example, speed information, data word length, information regarding the presence / absence of a parity bit.

【0051】次いで、周辺LSIの設定値のセーブが行
なわれる(ステップS25)。これは、諸機能を実現す
るための図示しないLSIが内蔵するデータをセーブす
る処理である。
Next, the setting values of the peripheral LSI are saved (step S25). This is a process of saving data contained in an unillustrated LSI for realizing various functions.

【0052】次いで、NMIベクタのセーブが行なわれ
る(ステップS26)。ここで、NMIベクタは、割り
込み禁止不可能割り込み(NMI)の処理ルーチンのエ
ントリアドレスを示す情報である。次いで、RAM25
内のOSのワークエリアの内容をセーブし(ステップS
27)、サスペンドビットをセットする(ステップS2
8)。このサスペンドビットは、サスペンド処理が行な
われたか否かを示すビットであり、リジューム処理時に
参照される。
Next, the NMI vector is saved (step S26). Here, the NMI vector is information indicating the entry address of the processing routine of the interrupt non-interruptible interrupt (NMI). Then RAM25
Save the contents of the OS work area inside (step S
27), set the suspend bit (step S2)
8). This suspend bit is a bit indicating whether or not suspend processing has been performed, and is referred to during resume processing.

【0053】以上の一連の処理が終了した後、電源オフ
処理が行なわれる(ステップS29)。即ち、電源コン
トローラ35を制御することにより、電源回路36の出
力がオフにされ、当該電子機器の各部に供給される電源
が切断されることになる。
After the series of processes described above is completed, a power-off process is performed (step S29). That is, by controlling the power supply controller 35, the output of the power supply circuit 36 is turned off, and the power supplied to each part of the electronic device is cut off.

【0054】次に、本電子機器の電源を投入する際は、
リジューム処理が行われる。図8にリジューム処理の詳
細を示す。
Next, when turning on the power of this electronic apparatus,
Resume processing is performed. FIG. 8 shows details of the resume process.

【0055】リジューム処理では、先ず、サスペンド処
理によりセーブしたデータをリストアする前に、当該電
子機器の正当性を担保するために種々の初期チェックが
行なわれる。
In the resume process, first, before restoring the data saved by the suspend process, various initial checks are performed to ensure the validity of the electronic device.

【0056】先ず、CPU20の動作チェックが行われ
る(ステップS31)。次いで、周辺LSIのイニシャ
ライズが行なわれる(ステップS32)。これは、諸機
能を実現するための図示しないLSIを初期化する処理
である。
First, the operation check of the CPU 20 is performed (step S31). Next, the peripheral LSI is initialized (step S32). This is a process of initializing an LSI (not shown) for realizing various functions.

【0057】次いで、RAM25のチェックが行なわれ
る(ステップS33)。これは、RAM25がリード/
ライト可能であるか否かのチェックである。次いで、メ
モリコントローラ27のイニシャライズ(ステップS3
4)、表示コントローラ30のイニシャライズ(ステッ
プS35)が行なわれる。これにより、RAM25のリ
ード/ライト、表示器への表示動作が行なえるようにな
る。
Next, the RAM 25 is checked (step S33). RAM25 is read /
It is a check whether writing is possible. Then, the memory controller 27 is initialized (step S3).
4) The display controller 30 is initialized (step S35). As a result, the read / write operation of the RAM 25 and the display operation on the display can be performed.

【0058】次いで、ROM23、24のサムチェック
が行なわれる(ステップS36)。これは、ROM2
3、24内のデータを全て加算し、その結果が予め用意
されたデータと同じになるか否かをチェックする処理で
ある。これにより、ROM23、24の正当性が担保さ
れる。
Then, the sum check of the ROMs 23 and 24 is performed (step S36). This is ROM2
This is a process of adding all the data in 3 and 24 and checking whether the result is the same as the data prepared in advance. This ensures the legitimacy of the ROMs 23 and 24.

【0059】次いで、リジューム処理フラグがセットさ
れる(ステップS37)。このフラグは、下記のステッ
プS38、S39の処理中であることを認識するために
使用されるものである。即ち、上記リジューム処理フラ
グがセットされた状態で割り込みが発生すると、特別の
処理(詳細は省略する)が行なわれる。
Then, the resume processing flag is set (step S37). This flag is used for recognizing that the processes of steps S38 and S39 described below are being performed. That is, when an interrupt occurs while the resume processing flag is set, special processing (details are omitted) is performed.

【0060】次いで、各I/Oのテストとイニシャライ
ズが行なわれる(ステップS38)。即ち、上述したI
/O以外のI/Oのテストと初期化が行なわれることに
なる。次いで、リジュームスタックがセットされる(ス
テップS39)。即ち、以下に行なうリジューム処理を
実行するためのスタックが形成される。その後、リジュ
ーム処理フラグがクリアされる(ステップS40)。
Then, each I / O is tested and initialized (step S38). That is, the above-mentioned I
I / O other than / O will be tested and initialized. Then, the resume stack is set (step S39). That is, a stack is formed for executing the resume process described below. Then, the resume processing flag is cleared (step S40).

【0061】以上の処理により初期チェック処理が完了
し、先にサスペンド処理によりセーブしたデータをリス
トアする処理が開始される。なお、図には示していない
が、サスペンドビットがセットされていない場合、つま
り電源切断時にサスペンド処理が行なわれていない場合
は、以下のリストア処理は行なわれず、ステップS55
へ分岐して割り込みマスクを解除してこのリジューム処
理ルーチンからリターンする。
The initial check process is completed by the above process, and the process of restoring the data previously saved by the suspend process is started. Although not shown in the figure, if the suspend bit is not set, that is, if the suspend process is not performed when the power is turned off, the following restore process is not performed and step S55 is performed.
The process branches to and the interrupt mask is released, and the process returns from this resume processing routine.

【0062】以下のリストア処理では、サスペンド処理
でセーブした時と略逆の順序でリストアが行なわれるこ
とになる。即ち、OSワークエリアのリストア(ステッ
プS41)、NMIベクタのリストア(ステップS4
2)、表示コントローラ30のレジスタのリストア(ス
テップS43)が順次行なわれ、その後表示器への所定
データの表示が行なわれる(ステップS44)。
In the following restore process, the restore is performed in the reverse order of the case of saving in the suspend process. That is, the OS work area is restored (step S41) and the NMI vector is restored (step S4).
2) The registers of the display controller 30 are sequentially restored (step S43), and then the predetermined data is displayed on the display (step S44).

【0063】次いで、周辺LSIの設定値のリストア
(ステップS45)、メモリカード26のバンクのリス
トア(ステップS46)、RS232Cインタフェース
A33のセットアップのリストア(ステップS47)、
RS232CインタフェースB34のセットアップのリ
ストア(ステップS48)、DMA29のレジスタのリ
ストア(ステップS49)、割り込みコントローラ28
のレジスタのリストア(ステップS50)、メモリコン
トローラ27のレジスタのリストア(ステップS5
1)、スタックポインタのセットアップ(ステップS5
2)、及びCPU20のレジスタのリストア(ステップ
S53)が順次実行される。
Next, the setting value of the peripheral LSI is restored (step S45), the bank of the memory card 26 is restored (step S46), the setup of the RS232C interface A33 is restored (step S47),
RS232C interface B34 setup restore (step S48), DMA29 register restore (step S49), interrupt controller 28
Of the registers of the memory controller 27 (step S50) and the registers of the memory controller 27 (step S5).
1), setup of stack pointer (step S5)
2) and the restoration of the registers of the CPU 20 (step S53) are sequentially executed.

【0064】そして、リジューム完了フラグをセットし
(ステップS54)、割り込みマスクを解除し(ステッ
プS55)、その後、このリジューム処理ルーチンから
リターンする。
Then, the resume completion flag is set (step S54), the interrupt mask is released (step S55), and then the process returns from this resume processing routine.

【0065】以上のリジューム処理が完了すると、CP
U20の制御を電源切断時に実行されていた位置に渡
し、電源切断時の続きから実行を開始することになる。
When the above resume processing is completed, CP
The control of U20 is passed to the position where it was being executed when the power was cut off, and execution is started from the continuation of when the power was cut off.

【0066】このように、この実施例によれば、バッテ
リ10の電圧が所定値以下の場合は、リジューム処理を
抑止して待機状態に入り、バッテリ10の電圧が所定値
以上になった時点でリジューム処理を行うようにしたの
で、リジューム処理の途中でバッテリの電圧が装置を駆
動できない電圧まで低下するのを防止でき、メモリの内
容の破壊や、リジューム処理が途中までしか行われない
という事態を回避できるものとなっている。
As described above, according to this embodiment, when the voltage of the battery 10 is equal to or lower than the predetermined value, the resume process is suppressed to enter the standby state, and when the voltage of the battery 10 becomes equal to or higher than the predetermined value. Since the resume process is performed, it is possible to prevent the voltage of the battery from dropping to a voltage at which the device cannot be driven during the resume process. It can be avoided.

【0067】[0067]

【発明の効果】以上詳述したように、本発明によれば、
バッテリの状態に応じてリジューム処理の開始又は抑止
を制御し、確実なリジューム機能を実現できる電子機器
を提供することができる。
As described in detail above, according to the present invention,
It is possible to provide an electronic device that can control the start or inhibition of the resume process according to the state of the battery and can realize a reliable resume function.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の電子機器の原理図である。FIG. 1 is a principle diagram of an electronic device of the present invention.

【図2】本発明の電子機器の動作を示すフローチャート
である。
FIG. 2 is a flowchart showing an operation of the electronic device of the invention.

【図3】本発明の実施例の構成を示すブロック図であ
る。
FIG. 3 is a block diagram showing a configuration of an exemplary embodiment of the present invention.

【図4】本発明の実施例で使用する各メモリのアドレス
空間上での割り付けを示す図である。
FIG. 4 is a diagram showing allocation of each memory used in an embodiment of the present invention in an address space.

【図5】本発明の実施例の電圧検出回路の第1の実施例
の構成を示す図である。
FIG. 5 is a diagram showing a configuration of a first embodiment of a voltage detection circuit according to the embodiment of the present invention.

【図6】本発明の実施例の電圧検出回路の第2の実施例
の構成を示す図である。
FIG. 6 is a diagram showing a configuration of a second embodiment of the voltage detection circuit according to the embodiment of the present invention.

【図7】本発明の実施例のサスペンド処理を示すフロー
チャートである。
FIG. 7 is a flowchart showing a suspend process according to the embodiment of this invention.

【図8】本発明の実施例のリジューム処理を示すフロー
チャートである。
FIG. 8 is a flowchart showing a resume process according to the embodiment of this invention.

【符号の説明】[Explanation of symbols]

10 バッテリ 11 電圧検出手段(電圧検出回路) 12 判断手段(CPU) 13 制御手段(CPU) 20 CPU 10 Battery 11 Voltage Detection Means (Voltage Detection Circuit) 12 Judgment Means (CPU) 13 Control Means (CPU) 20 CPU

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 バッテリ(10)で駆動される電子機器にお
いて、 前記バッテリ(10)の電圧を検出する電圧検出手段(11)
と、 該電圧検出手段(11)で検出された電圧が所定値より大き
いか否かを判断する判断手段(12)と、 当該電子機器の電源が投入された際に、前記判断手段(1
2)でバッテリ(10)の電圧が所定値以下であることが判断
された場合はバッテリ(10)の電圧が所定値になるまで待
機し、前記判断手段(12)でバッテリ(10)の電圧が所定値
以上になったことが判断されると、当該電子機器を前回
の電源切断前の状態に復帰させるリジューム処理を行う
制御手段(13)とを具備したことを特徴とする電子機器。
1. In an electronic device driven by a battery (10), voltage detection means (11) for detecting the voltage of the battery (10).
A judging means (12) for judging whether the voltage detected by the voltage detecting means (11) is larger than a predetermined value, and the judging means (1) when the power of the electronic device is turned on.
When it is determined in 2) that the voltage of the battery (10) is less than or equal to a predetermined value, the battery (10) waits until the voltage reaches a predetermined value, and the determination means (12) determines the voltage of the battery (10). The electronic device comprises a control means (13) for performing a resume process for returning the electronic device to the state before the previous power-off when it is determined that is equal to or more than a predetermined value.
【請求項2】 前記電圧検出手段(11)は、アナログデジ
タル変換器であることを特徴とする請求項1記載の電子
機器。
2. The electronic device according to claim 1, wherein the voltage detection means (11) is an analog-digital converter.
【請求項3】 前記電圧検出手段(11)は、コンパレータ
であることを特徴とする請求項1記載の電子機器。
3. The electronic device according to claim 1, wherein the voltage detecting means (11) is a comparator.
【請求項4】 電源が投入された際に、バッテリ(10)の
電圧を検査し、電圧が所定電圧以下の場合は、当該電子
機器を前回の電源切断前の状態に復帰させるリジューム
処理の開始を抑止し、所定電圧になるまで待機すること
を特徴とするリジューム方式。
4. When the power is turned on, the voltage of the battery (10) is inspected, and if the voltage is equal to or lower than a predetermined voltage, a resume process is started to restore the electronic device to the state before the last power-off. The resume system is characterized by suppressing the above and waiting until a predetermined voltage is reached.
JP3267800A 1991-03-08 1991-10-16 Electronic equipment Pending JPH05108217A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP3267800A JPH05108217A (en) 1991-10-16 1991-10-16 Electronic equipment
DE69227139T DE69227139T2 (en) 1991-03-08 1992-03-03 Battery powered unit
EP92400556A EP0504007B1 (en) 1991-03-08 1992-03-03 Battery powered unit
US07/846,952 US5311441A (en) 1991-03-08 1992-03-06 Battery powered unit with battery sensor and resume processing control means

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3267800A JPH05108217A (en) 1991-10-16 1991-10-16 Electronic equipment

Publications (1)

Publication Number Publication Date
JPH05108217A true JPH05108217A (en) 1993-04-30

Family

ID=17449775

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3267800A Pending JPH05108217A (en) 1991-03-08 1991-10-16 Electronic equipment

Country Status (1)

Country Link
JP (1) JPH05108217A (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62169218A (en) * 1986-01-17 1987-07-25 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション Application suspension restarter for information processing system
JPS63288309A (en) * 1987-05-21 1988-11-25 Oki Electric Ind Co Ltd Power source switching control circuit for electronic apparatus
JPH01142911A (en) * 1987-11-30 1989-06-05 Seiko Epson Corp Power source controller
JPH03134572A (en) * 1989-10-19 1991-06-07 Fuji Photo Film Co Ltd Apparatus for monitoring voltage of power supply
JPH03202912A (en) * 1989-12-28 1991-09-04 Toshiba Corp Portable electronic device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62169218A (en) * 1986-01-17 1987-07-25 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション Application suspension restarter for information processing system
JPS63288309A (en) * 1987-05-21 1988-11-25 Oki Electric Ind Co Ltd Power source switching control circuit for electronic apparatus
JPH01142911A (en) * 1987-11-30 1989-06-05 Seiko Epson Corp Power source controller
JPH03134572A (en) * 1989-10-19 1991-06-07 Fuji Photo Film Co Ltd Apparatus for monitoring voltage of power supply
JPH03202912A (en) * 1989-12-28 1991-09-04 Toshiba Corp Portable electronic device

Similar Documents

Publication Publication Date Title
EP0504007B1 (en) Battery powered unit
US5475271A (en) Power source control system for electronic device and expansion unit connected thereto
US7725746B2 (en) Apparatus and method for restoring working context
US5021983A (en) Suspend/resume apparatus and method for reducing power consumption in battery powered computers
US6895515B1 (en) Computer and power control method for executing predetermined process in said computer prior to turning off its power
US6336161B1 (en) Computer configuration system and method with state and restoration from non-volatile semiconductor memory
US5708820A (en) Network hibernation system for suspending and resuming operation of computer system operable in network environment in event of power failure or period of inactivity
US5163153A (en) Low-power, standby mode computer
US5041964A (en) Low-power, standby mode computer
US5241680A (en) Low-power, standby mode computer
US6362980B1 (en) Active filter for computer, filter module, power module and computer
US7539878B2 (en) CPU powerdown method and apparatus therefor
EP0474963A2 (en) Computer system having sleep mode function
EP0752638A2 (en) Resume operations in an information processing system
EP0770952B1 (en) Power management in an information processing system
US5748971A (en) Option card hibernation system
US5515539A (en) Apparatus and method for reducing power consumption by peripheral devices after downloading a program therefrom
JP2001186680A (en) Charge control method and computer
US6154846A (en) System for controlling a power saving mode in a computer system
US6038632A (en) Interrupt control on SMM
US5708816A (en) Method and apparatus for interrupt management for low power PDA
EP0484982A2 (en) Electronic apparatus with controllable power supply
JP2000215112A (en) Electronic equipment and low-voltage detecting method
JPH05108217A (en) Electronic equipment
JP2997584B2 (en) Power control device

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19970902