JPH0493059A - Semiconductor package - Google Patents
Semiconductor packageInfo
- Publication number
- JPH0493059A JPH0493059A JP21084890A JP21084890A JPH0493059A JP H0493059 A JPH0493059 A JP H0493059A JP 21084890 A JP21084890 A JP 21084890A JP 21084890 A JP21084890 A JP 21084890A JP H0493059 A JPH0493059 A JP H0493059A
- Authority
- JP
- Japan
- Prior art keywords
- package
- lead
- tab
- semiconductor
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 51
- 239000003566 sealing material Substances 0.000 claims abstract description 4
- 239000000758 substrate Substances 0.000 claims description 14
- 238000005304 joining Methods 0.000 abstract description 3
- 230000002093 peripheral effect Effects 0.000 abstract 4
- 238000000034 method Methods 0.000 description 13
- 239000000919 ceramic Substances 0.000 description 9
- 239000011347 resin Substances 0.000 description 6
- 229920005989 resin Polymers 0.000 description 6
- 239000010931 gold Substances 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 229910052718 tin Inorganic materials 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 238000001746 injection moulding Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 238000001721 transfer moulding Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は半導体パッケージに関する。[Detailed description of the invention] [Industrial application field] The present invention relates to semiconductor packages.
［従来の技術］
従来、ＩＣ（集積回路）、ＬＳＩ（大規模集積回路）な
どの半導体チップが実装された半導体パッケージとして
は、ＴＡＢ （テープ・オートメチド・ボンディング）
パッケージ、モールドパッケージ、セラミックパッケー
ジ等が知られている。[Prior art] Traditionally, semiconductor packages in which semiconductor chips such as ICs (integrated circuits) and LSIs (large scale integrated circuits) are mounted are manufactured using TAB (tape automated bonding).
Packages, mold packages, ceramic packages, etc. are known.
Ｔ Ａ Ｂ パッケージは、ＴＡＢ方式又はフィルムキ
ャリア方式と称される実装方式を用いて半導体チップを
配線等の施された可撓性テープ基板あるいはフィルム基
板に接合して作成される。A T A B package is created by bonding a semiconductor chip to a flexible tape substrate or a film substrate provided with wiring, etc. using a mounting method called a TAB method or a film carrier method.
モールドパッケージ、セラミックパッケージは、ワイヤ
ボンディング方式、フリップチップ方式、ビームリード
方式などの実装方式を用いて半導体チップを金属性リー
ドフレームに接合すると共にモールド樹脂やセラミック
などの封止用材料により半導体チップを封止して作成さ
れる。Mold packages and ceramic packages bond semiconductor chips to metal lead frames using mounting methods such as wire bonding, flip-chip, and beam lead methods, and also bond the semiconductor chips to metal lead frames using encapsulating materials such as mold resin and ceramics. Created by sealing.
従来のＴＡＢパッケージは、特にパッケージの小型・薄
型化に適したものとされている。The conventional TAB package is considered to be particularly suitable for reducing the size and thickness of the package.
他方、従来のモールドパッケージ、セラミックパッケー
ジ等は、リードフレームの一部がアウタリードを構成し
ているので、アウタリードの強度が高（、しかもパッケ
ージ外形が標準化されているので、パッケージを実装基
板等に実装しゃすいという利点がある。On the other hand, in conventional molded packages, ceramic packages, etc., part of the lead frame constitutes the outer lead, so the strength of the outer lead is high. It has the advantage of being compact.
［発明が解決しようとする課題］
半導体パッケージとしては一般に、小型・薄型化が可能
でしかも容易に実装可能であることが望まれている。[Problems to be Solved by the Invention] It is generally desired that a semiconductor package be able to be made smaller and thinner, and moreover be easily mounted.
しかしながら、従来のＴＡＢパッケージに備えられるア
ウタリードは薄く強度が低いので、ＴＡＢパッケージを
実装基板等に実装する際には、アウタリードの変形、断
線、ショート等が生じ易いため、その実装を容易に行う
ことができながった。However, the outer leads provided in conventional TAB packages are thin and have low strength, so when mounting the TAB package on a mounting board, deformation, disconnection, short-circuiting, etc. of the outer leads are likely to occur. was completed.
このため、例えば、打ち抜き金型によりＴＡＢパッケー
ジのアウタリードの切断及びフォーミング処理を行い、
ボンディングツールによりＴＡＢパッケージの実装基板
への実装を行う方法が提案された。しかしながら、この
方法では、ＴＡＢパッケージの外形が標準化されていな
いため、汎用性がなく、個別に金型やボンディングツー
ルを用意しなければならず、また、パッケージの個々に
ついての実装基板等へのボンディングであるため、例え
ばパッケージの実装に広く用いられている半田リフロー
装置に比べて処理能力は低くなり、実装コストは高く、
容易に実装することはできなかった。For this reason, for example, the outer leads of the TAB package are cut and formed using a punching die.
A method was proposed for mounting a TAB package on a mounting board using a bonding tool. However, with this method, the external shape of the TAB package is not standardized, so it is not versatile, requires the preparation of individual molds and bonding tools, and the bonding of each package to the mounting board, etc. Therefore, compared to, for example, solder reflow equipment widely used for package mounting, the processing capacity is lower, the mounting cost is higher,
It was not easy to implement.
他方、モールドパッケージをＴＡＢパッケージなみに薄
くすることは、モールド樹脂等の流動性と半導体チップ
を含むパッケージ内部の構造を調節する必要があるなど
の理由から、困難であった。On the other hand, it has been difficult to make a molded package as thin as a TAB package because of the need to adjust the fluidity of the molding resin and the internal structure of the package including the semiconductor chip.
本発明の目的は、小型・薄型化が可能であり且つ容易に
実装し得る半導体パッケージを提供することである。An object of the present invention is to provide a semiconductor package that can be made smaller and thinner, and that can be easily mounted.
［課題を解決するための手段］
前述の目的を達成するために、本発明の半導体パッケー
ジは、可撓性テープ基板とテープ基板に接合された半導
体チップとテープ基板の外周部に配列された第１アウタ
リードとを有するＴＡＢパッケージと、ＴＡＢパッケー
ジを囲む形状を有しており絶縁性の封止用材料から構成
されたパッケージ本体と、パッケージ本体の内周部に配
列されたインナリードと、パッケージ本体に封止された
リード部分を介してインナリードと一体的に接続されて
おりパッケージ本体の所定位置に配列された第２アウタ
リードとを備えており、第１アウタリードとインナリー
ドとを電気伝導可能に接合すると共にパッケージ本体が
所定の外形寸法を有するように構成したことを特徴とす
る。[Means for Solving the Problems] In order to achieve the above-mentioned object, the semiconductor package of the present invention includes a flexible tape substrate, a semiconductor chip bonded to the tape substrate, and semiconductor chips arranged on the outer periphery of the tape substrate. a TAB package having one outer lead, a package body having a shape surrounding the TAB package and made of an insulating sealing material, inner leads arranged on the inner periphery of the package body, and a package body. The package includes a second outer lead that is integrally connected to the inner lead through a lead portion sealed in the package body and arranged at a predetermined position in the package body, and allows electrical conduction between the first outer lead and the inner lead. It is characterized in that the package body is configured to have predetermined external dimensions while being joined together.
［作用］
本発明の半導体パッケージにおいては、ＴＡＢパッケー
ジは、テープ基板の外周部に配列された第１アウタリー
ドを有している。パッケージ本体は、ＴＡＢパッケージ
を囲む形状を有しており、インナリードは、パッケージ
本体の内周部に配列されており、第２アウタリードは、
パッケージ本体の所定位置に配列されている。そして、
第１アウタリードとインナリードとを電気伝導可能に接
合するように構成したので、半導体チップをパッケージ
本体内に封止する必要かなく、パッケージ本体を薄くす
ることができる。ここで、半導体チップを含むＴＡＢパ
ッケージ部分は従来同様薄型に構成可能であるので、本
発明の構成によれば、従来の半導体チップをパッケージ
本体内に封止したモールドパッケージ、セラミックパッ
ケージ等と比べて、半導体パッケージ全体を薄型に構成
することが可能になる。しかも、半導体パッケージのア
ウタリードとしての第２アウタリードは、従来のモール
ドパッケージ、セラミックパッケージ等の場合と同様に
十分な強度を持つように例えばリードフレームから作成
することができる。従って、従来のＴＡＢパッケージの
場合のように実装する際に発生するアウタリードの変形
、断線、ショート等を未然に防止することができ、即ち
、半導体パッケージの実装基板等への実装を容易とする
ことができる。更に、パッケージ本体が所定の外形寸法
を有するように構成したので、例えばパッケージ本体の
平面形状における外形寸法を標準化されたモールドパッ
ケージやセラミックパッケジなどの汎用半導体パッケー
ジと同じになるように構成すれば、本発明の半導体パッ
ケージに、これら汎用半導体パッケージと互換性を持た
せることができ、より容易に実装可能にすると共に汎用
性を高めることができる。また、同一のＴＡＢパッケー
ジを用いても、パッケージ本体の外形状を変えれば、様
々な使用ニーズに合った形状に整えることができるので
便利である。[Function] In the semiconductor package of the present invention, the TAB package has first outer leads arranged around the outer periphery of the tape substrate. The package body has a shape that surrounds the TAB package, the inner leads are arranged on the inner periphery of the package body, and the second outer leads are
They are arranged at predetermined positions on the package body. and,
Since the first outer lead and the inner lead are configured to be electrically conductively joined, there is no need to seal the semiconductor chip within the package body, and the package body can be made thinner. Here, since the TAB package portion containing the semiconductor chip can be configured to be thin as in the conventional case, the configuration of the present invention is compared to the conventional mold package, ceramic package, etc. in which the semiconductor chip is sealed in the package body. , it becomes possible to configure the entire semiconductor package to be thin. Furthermore, the second outer lead serving as the outer lead of the semiconductor package can be made from, for example, a lead frame so as to have sufficient strength as in the case of conventional molded packages, ceramic packages, and the like. Therefore, it is possible to prevent deformation of the outer lead, disconnection, short circuit, etc. that occur during mounting as in the case of conventional TAB packages, and in other words, it is possible to easily mount the semiconductor package on the mounting board, etc. I can do it. Furthermore, since the package body is configured to have predetermined external dimensions, for example, if the package body is configured to have the same external dimensions in a planar shape as a general-purpose semiconductor package such as a standardized mold package or a ceramic package, The semiconductor package of the present invention can be made compatible with these general-purpose semiconductor packages, making it easier to mount and increasing versatility. Further, even if the same TAB package is used, by changing the outer shape of the package body, it is convenient because the shape can be tailored to meet various usage needs.
次に示す本発明の実施例から、本発明のこのような作用
がより明らかにされ、更に本発明の他の作用が明らかに
されよう。These effects of the present invention will become clearer from the following examples of the present invention, and other effects of the present invention will become clearer.
［実施例］ 本発明の実施例を図面に基づいて説明する。[Example] Embodiments of the present invention will be described based on the drawings.
本発明の第１実施例である半導体パッケージが、第１図
及び第２図に平面図及び断面図により夫々示されている
。A semiconductor package according to a first embodiment of the present invention is shown in a plan view and a cross-sectional view in FIGS. 1 and 2, respectively.
第１図及び第２図において、半導体パッケージ１０は、
ＴＡＢパッケージ２０と、ＴＡＢパッケジ２０を囲むリ
ードフレームパッケージ３０とを備えている。ＴＡＢパ
ッケージ２０は、第１アウタリド２１を備えている。リ
ードフレームパッケージ３０はインナリード３１を備え
ている。In FIGS. 1 and 2, the semiconductor package 10 is
It includes a TAB package 20 and a lead frame package 30 surrounding the TAB package 20. The TAB package 20 includes a first outer lid 21. The lead frame package 30 includes inner leads 31.
アウタリード２１とインナリード３１とは電気伝導可能
に接合されている。このような接合方法としては、例え
ば、Ａｕ （金） −８ｎ （錫）又は５ｎＳｎ等によ
る熱圧着、半田付け、もしくは導電性接着剤により接合
する方法がある。The outer lead 21 and the inner lead 31 are electrically conductively connected. Examples of such a joining method include thermocompression bonding using Au (gold)-8n (tin) or 5nSn, soldering, or joining using a conductive adhesive.
第４図及び第５図は夫々、ＴＡＢパッケージ２０の平面
図及び断面図である。4 and 5 are a plan view and a cross-sectional view of the TAB package 20, respectively.
第４図及び第５図において、ＴＡＢパッケージ２０は、
可撓性テープ基板２２を備えている。In FIGS. 4 and 5, the TAB package 20 is
A flexible tape substrate 22 is provided.
テープ基板２２は例えばポリイミドテープから構成され
ている。The tape substrate 22 is made of polyimide tape, for example.
テープ基板２２上には、アウタリード２１を含む電気配
線が形成されている。このような配線は、例えば、銅、
錫、金、半田等の導電性材料を用いてのメツキ処理技術
等により形成されている。Electric wiring including outer leads 21 is formed on the tape substrate 22. Such wiring is made of, for example, copper,
It is formed by plating technology using conductive materials such as tin, gold, and solder.
このようにして形成された配線の所定部分が夫々、半導
体チップ２４の図示しない接続用パッドの夫々に電気的
接続されるように、半導体チップ２４は、ＴＡＢ方式に
よりテープ基板２２に接合されている。The semiconductor chip 24 is bonded to the tape substrate 22 by the TAB method so that predetermined portions of the wiring formed in this manner are electrically connected to respective connection pads (not shown) of the semiconductor chip 24. .
尚、ＴＡＢ封止樹脂２５により、配線と半導体チップ２
４との接続部分等は、樹脂封止されている。Note that the wiring and the semiconductor chip 2 are sealed using the TAB sealing resin 25.
4 and the like are sealed with resin.
このように、ＴＡＢパッケージ２０においては、半導体
チップ２４に対して所定の電気的接続が施されたアウタ
リード２１がＴＡＢパッケージ２０の外周部に沿って配
列されている。In this way, in the TAB package 20, the outer leads 21, which are electrically connected to the semiconductor chip 24 in a predetermined manner, are arranged along the outer periphery of the TAB package 20.
第６図及び第７図は夫々、リードフレームパッケージ３
０の平面図及び断面図である。6 and 7 respectively show the lead frame package 3.
0 is a plan view and a sectional view of FIG.
第６図及び第７図において、リードフレームパッケージ
３０は、絶縁性の封止用材料から構成されたパッケージ
本体３２を備えている。パッケージ本体３２は、例えば
、モールド樹脂、セラミック、ガラス等から構成されて
おり、ＴＡＢパッケージ２０の平面図における外形より
も−回り大きい正方形の枠の形状を有している。6 and 7, the lead frame package 30 includes a package body 32 made of an insulating sealing material. The package body 32 is made of, for example, molded resin, ceramic, glass, etc., and has a square frame shape that is larger in circumference than the outer shape of the TAB package 20 in a plan view.
パッケージ本体３２の内周部には、インナリード３Ｉが
配列されている。パッケージ本体３２の外周部には、第
２アウタリード３３が配列されている。インナリード３
１とアウタリード３３とは、リードフレムから一体的に
形成されており、パッケージ本体３２に封止されたリー
ド部分を介して互いに接続されている。Inner leads 3I are arranged on the inner periphery of the package body 32. Second outer leads 33 are arranged on the outer periphery of the package body 32 . inner lead 3
1 and the outer lead 33 are integrally formed from a lead frame and are connected to each other via a lead portion sealed in the package body 32.
リードフレームパッケージ３ｏは、例えば、リドフレー
ムを金型内に配置して樹脂を用いてトランスファモール
ド成型するか又は射出成型した後、リードフレームを所
定の位置で切断し、フォーミング処理を施して作成され
る。The lead frame package 3o is created by, for example, placing a lead frame in a mold and performing transfer molding or injection molding using resin, and then cutting the lead frame at a predetermined position and performing a forming process. Ru.
第８図に、このようなリードフレームパッヶジ３０を複
数含む多連リードフレームパッケージ５゜を示す。FIG. 8 shows a multiple lead frame package 5° including a plurality of such lead frame packages 30.
第８図において、多連リードフレームパッヶジ５０は、
第６図に示したリードフレームパッヶジ３０を４つ含ん
でいる。多連リードフレームパッケージ５０は、４組の
インナリード３１及びアウタリド３３となる部分を含む
リードフレーム４ｏを備えている。リードフレーム４０
は、錫、金、半田等の導電性材料を用いてのメツキ処理
技術等により形成されている。In FIG. 8, the multiple lead frame package 50 is
It includes four lead frame packages 30 shown in FIG. The multiple lead frame package 50 includes a lead frame 4o that includes four sets of inner leads 31 and outer leads 33. Lead frame 40
is formed by plating technology using conductive materials such as tin, gold, and solder.
多連リードフレームパッケージ５ｏは、リードフレーム
４０において個々のリドフレームパッケーを形成すべき
部分の夫々に対して、前述のトランスファモールド成型
又は射出成型技術を連続的又は同時に適用して作成する
ことができる。The multiple lead frame package 5o can be created by sequentially or simultaneously applying the above-described transfer molding or injection molding technique to each portion of the lead frame 40 where an individual lead frame package is to be formed. .
多連リードフレームパッケージ５０に含まれる夫々のリ
ードフレームパッケージ３０にＴＡＢパッケージ２０を
搭載した後、リードフレーム４０を切断し、さらにフォ
ーミング処理を施すことにより複数の半導体パッケージ
１０を作成することができる。このようにすると、複数
の半導体パッケージＩＯを連続的又は同時に製造するこ
とができるので大変便利である。また、多連リードフレ
ームパッケジ５０は、ＴＡＢパッケージ２０を搭載する
前に個々のリードフレームパッケージ３０に切断されて
もよい。以上のように、多連リードフレームパッケジ５
０は、大量生産に適している。After mounting the TAB package 20 on each lead frame package 30 included in the multiple lead frame package 50, a plurality of semiconductor packages 10 can be created by cutting the lead frame 40 and further performing a forming process. This is very convenient because a plurality of semiconductor packages IO can be manufactured continuously or simultaneously. Further, the multiple lead frame package 50 may be cut into individual lead frame packages 30 before mounting the TAB package 20 thereon. As mentioned above, the multiple lead frame package 5
0 is suitable for mass production.
リードフレームパッケージ３０の平面形状における外形
寸法は、半導体パッケージ１０に汎用性を持たせるよう
に、標準化されたモールドパッケージやセラミックパッ
ケージなどの汎用半導体パッテジと互換性を持たせたも
のとするのが好ましい。The planar external dimensions of the lead frame package 30 are preferably compatible with general-purpose semiconductor packages such as standardized mold packages and ceramic packages so that the semiconductor package 10 has versatility. .
また、使用ニーズに合わせたものとしても良い。Further, it may be adapted to suit the needs of use.
尚、本第１実施例では、第２図から明らかなように、イ
ンナリード３１が真直ぐなリード部分から構成されてお
り、パッケージ本体３２の厚みはＴＡＢパッケージ２０
の厚みより厚くなるように構成されている。In the first embodiment, as is clear from FIG. 2, the inner lead 31 is composed of a straight lead portion, and the thickness of the package body 32 is equal to that of the TAB package 20.
It is configured to be thicker than the thickness of the
第３図に、本発明の第２実施例である半導体パッケージ
が、断面図により示されている。FIG. 3 shows a cross-sectional view of a semiconductor package according to a second embodiment of the present invention.
同図において、半導体パッケージ１０ａは、第１゜実施
例の場合と同じＴＡＢパッケージ２０と、リドフレーム
パッケージ３０ａ とから構成されている。In the same figure, the semiconductor package 10a is composed of the same TAB package 20 as in the first embodiment and a lid frame package 30a.
リードフレームパッケージ３０ａにおいては、パッケー
ジ本体３２ａの厚みをＴＡＢパッケージ２０の厚みと同
程度に薄く構成することができるようにインナリード３
１ａは段状に曲げられて構成されている。従って、半導
体パッケージ１０ａの全体の厚みは半導体パッケージＩ
Ｏよりも薄くされており、即ち、第２実施例は第１実施
例よりも小型・薄型化の観点で有利である。In the lead frame package 30a, the inner leads 3 are designed so that the thickness of the package body 32a can be made as thin as the thickness of the TAB package 20.
1a is bent into a stepped shape. Therefore, the overall thickness of the semiconductor package 10a is the semiconductor package I
In other words, the second embodiment is more advantageous than the first embodiment in terms of size and thickness.
尚、以上の実施例では、第２図及び第３図から分かるよ
うに、アウタリード３３は段状に曲げられており、パッ
ケージ本体３２の底面よりやや低い位置にありこの底面
と平行な直線部分を有している。In the above embodiment, as can be seen from FIGS. 2 and 3, the outer lead 33 is bent in a stepped manner, and is located at a position slightly lower than the bottom surface of the package body 32, with a straight line portion parallel to this bottom surface. have.
従って、半導体パッケージ１０．１０ａを図示しない実
装基板等に対して実装する際には、このアウタリード３
３の直線部分を従来のフラットパック方式と同様に実装
基板等の所定配線部分に接合することになる。しかしな
がら、アウタリード３３の形状を、従来のデュアル・イ
ン−ライン型、ピン・グリッド・アレー型、チップキャ
リア型等のパッケジの有するアウタリードと同様の形状
に構成して、これらの従来の実装方式と同様に、アウタ
リド３３を実装基板等の所定配線部分に接合するように
構成してもよい。Therefore, when mounting the semiconductor package 10.10a on a mounting board (not shown), etc., the outer leads 3
The straight line portion 3 is bonded to a predetermined wiring portion of a mounting board or the like in the same manner as in the conventional flat pack method. However, the shape of the outer lead 33 is configured to be similar to the outer lead of the conventional dual in-line type, pin grid array type, chip carrier type, etc. Furthermore, the outer lead 33 may be configured to be bonded to a predetermined wiring portion of a mounting board or the like.
［発明の効果］
以上説明したように本発明の半導体パッケージによれば
、ＴＡＢパッケージは、テープ基板の外周部に配列され
た第１アウタリードを有しており、パッケージ本体は、
ＴＡＢパッケージを囲む形状を有しており、インナリー
ドは、パッケージ本体の内周部に配列されており、第１
アウタリードとインナリードとを電気伝導可能に接合す
るように構成したので、半導体パッケージ全体を薄型に
構成することが可能になる。しかも、半導体パッケジの
アウタリードとしての第２アウタリードは、十分な強度
を持つように作成することができる。[Effects of the Invention] As explained above, according to the semiconductor package of the present invention, the TAB package has the first outer leads arranged on the outer periphery of the tape substrate, and the package body has the following features:
It has a shape that surrounds the TAB package, and the inner leads are arranged on the inner periphery of the package body, and the first
Since the outer lead and the inner lead are connected to each other so as to be electrically conductive, the entire semiconductor package can be made thin. Furthermore, the second outer lead serving as the outer lead of the semiconductor package can be made to have sufficient strength.
従って、半導体パッケージの実装基板等への実装を容易
とすることができる。更に、パッケージ本体が所定の外
形寸法を有するように構成したので、例えばパッケージ
本体の平面形状における外形寸法を標準化された汎用半
導体パッケージと同じになるように構成すれば、本発明
の半導体パッケージに、これら汎用半導体パッケージと
互換性を持たせることができ、より容易に実装可能にす
ると共に汎用性を高めることができる。また、同一のＴ
ＡＢパッケージを用いても、パッケージ本体の外形状を
変えれば、様々な使用ニーズに合った形状に整えること
ができるので便利である。この結果、本発明によれば、
小型・薄型化が可能であり且つ容易に実装し得る半導体
パッケージを提供することができる。Therefore, it is possible to easily mount the semiconductor package onto a mounting board or the like. Furthermore, since the package body is configured to have predetermined external dimensions, for example, if the package body is configured to have the same external dimensions in a planar shape as a standardized general-purpose semiconductor package, the semiconductor package of the present invention can have the following properties: It can be made compatible with these general-purpose semiconductor packages, making it easier to mount and increasing versatility. Also, the same T
Even when an AB package is used, it is convenient because by changing the outer shape of the package body, it can be shaped to suit various usage needs. As a result, according to the present invention,
A semiconductor package that can be made smaller and thinner and easier to mount can be provided.
第１図は本発明の第１実施例を示す平面図、第２図は第
１１図のＡ−Ａ断面図、第３図は本発明の第２実施例を
示す断面図、第４図は第１実施例のＴＡＢパッケージを
示す平面図、第５図は第４図のＡ−Ａ断面図、第６図は
第１実施例のリードフレームパッケージを示す平面図、
第７図は第６図のＡ、−Ａ断面図、第８図は複数の第６
図のリードフレームパッケージを含む多連リードフレー
ムパッケージの平面図である。FIG. 1 is a plan view showing a first embodiment of the present invention, FIG. 2 is a cross-sectional view taken along line A-A in FIG. 11, FIG. 3 is a cross-sectional view showing a second embodiment of the present invention, and FIG. A plan view showing the TAB package of the first embodiment, FIG. 5 is a sectional view taken along line AA in FIG. 4, and FIG. 6 is a plan view showing the lead frame package of the first embodiment.
Figure 7 is a cross-sectional view of A and -A in Figure 6, and Figure 8 is a cross-sectional view of multiple
FIG. 2 is a plan view of a multiple lead frame package including the lead frame package shown in the figure.
Claims (1)
チップと該テープ基板の外周部に配列された第１アウタ
リードとを有するＴＡＢパッケージと、該ＴＡＢパッケ
ージを囲む形状を有しており絶縁性の封止用材料から構
成されたパッケージ本体と、該パッケージ本体の内周部
に配列されたインナリードと、前記パッケージ本体に封
止されたリード部分を介して前記インナリードと一体的
に接続されており前記パッケージ本体の所定位置に配列
された第２アウタリードとを備えており、前記第１アウ
タリードと前記インナリードとを電気伝導可能に接合す
ると共に前記パッケージ本体が所定の外形寸法を有する
ように構成したことを特徴とする半導体パッケージ。A TAB package including a flexible tape substrate, a semiconductor chip bonded to the tape substrate, and first outer leads arranged around the outer periphery of the tape substrate; A package body made of a sealing material, inner leads arranged on the inner periphery of the package body, and integrally connected to the inner leads through lead portions sealed in the package body. and a second outer lead arranged at a predetermined position of the package main body, the first outer lead and the inner lead are electrically conductively joined, and the package main body is configured to have a predetermined external dimension. A semiconductor package characterized by:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21084890A JPH0493059A (en) | 1990-08-08 | 1990-08-08 | Semiconductor package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21084890A JPH0493059A (en) | 1990-08-08 | 1990-08-08 | Semiconductor package |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0493059A true JPH0493059A (en) | 1992-03-25 |
Family
ID=16596112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21084890A Pending JPH0493059A (en) | 1990-08-08 | 1990-08-08 | Semiconductor package |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0493059A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06188285A (en) * | 1992-12-16 | 1994-07-08 | Toshiba Corp | Semiconductor device |
| JP2010267976A (en) * | 2010-06-10 | 2010-11-25 | Mitsubishi Electric Corp | Electronic component mounting structure and on-board sensor |
-
1990
- 1990-08-08 JP JP21084890A patent/JPH0493059A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06188285A (en) * | 1992-12-16 | 1994-07-08 | Toshiba Corp | Semiconductor device |
| JP2010267976A (en) * | 2010-06-10 | 2010-11-25 | Mitsubishi Electric Corp | Electronic component mounting structure and on-board sensor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4870224A (en) | Integrated circuit package for surface mount technology | |
| KR100219791B1 (en) | Semiconductor device manufacture thereof and manufacture of leadframe | |
| US7405104B2 (en) | Lead frame and method of producing the same, and resin-encapsulated semiconductor device and method of producing the same | |
| US4891687A (en) | Multi-layer molded plastic IC package | |
| US5637828A (en) | High density semiconductor package | |
| US5227662A (en) | Composite lead frame and semiconductor device using the same | |
| US7799611B2 (en) | Partially patterned lead frames and methods of making and using the same in semiconductor packaging | |
| US4835120A (en) | Method of making a multilayer molded plastic IC package | |
| US6867066B2 (en) | Method for production of a semiconductor device with package that includes an insulator frame on a metal member | |
| US4012766A (en) | Semiconductor package and method of manufacture thereof | |
| JP3207738B2 (en) | Resin-sealed semiconductor device and method of manufacturing the same | |
| JPH05343588A (en) | Partial mold-type pcb chip-carrier type package | |
| JPH08148603A (en) | Ball grid array type semiconductor device and manufacture thereof | |
| WO2004064144A2 (en) | Semiconductor packaging with a partially prepatterned lead frame and method of manufacturing the same | |
| KR19990083550A (en) | Molded semiconductor device and method for manufacturing the same, lead frame | |
| KR20050066999A (en) | A method of manufacturing semiconductor device | |
| KR100226335B1 (en) | Molded plastic packaging of electronic devices | |
| US5445995A (en) | Method for manufacturing plastic-encapsulated semiconductor devices with exposed metal heat sink | |
| US20020003308A1 (en) | Semiconductor chip package and method for fabricating the same | |
| US5708295A (en) | Lead frame and method of manufacturing the same, and resin sealed semiconductor device and method of manufacturing the same | |
| JP2000299423A (en) | Lead frame, semiconductor device using the same and manufacture thereof | |
| JP2569400B2 (en) | Method for manufacturing resin-encapsulated semiconductor device | |
| JPH0493059A (en) | Semiconductor package | |
| JP3466354B2 (en) | Semiconductor device | |
| JP2001177007A (en) | Semiconductor device and manufacturing method thereof |