JPH0485910U - - Google Patents
Info
- Publication number
- JPH0485910U JPH0485910U JP12632590U JP12632590U JPH0485910U JP H0485910 U JPH0485910 U JP H0485910U JP 12632590 U JP12632590 U JP 12632590U JP 12632590 U JP12632590 U JP 12632590U JP H0485910 U JPH0485910 U JP H0485910U
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- output
- error
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Television Receiver Circuits (AREA)
- Amplifiers (AREA)
Description
第１図は本考案の一実施例を示すブロツク図、
第２図は第１図の増幅回路の電圧−電流波形図、
第３図は第１図の出力電圧と増幅回路出力の波形
図である。 １……増幅回路、１０……正電圧電源回路、２
５……負電圧電源回路、３３，３４……加算回路
。
第２図は第１図の増幅回路の電圧−電流波形図、
第３図は第１図の出力電圧と増幅回路出力の波形
図である。 １……増幅回路、１０……正電圧電源回路、２
５……負電圧電源回路、３３，３４……加算回路
。
Claims (1)
- 差動増幅器と該差動増幅器出力により負荷を駆
動する駆動回路とにより成る増幅回路と出力電圧
と基準電圧との誤差を検出する誤差検出器と該誤
差電圧により出力電圧を制御する電圧制御回路と
により成る電源回路において駆動回路出力を基準
電圧に加算する加算回路を設けたことを特徴とす
る電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12632590U JPH0485910U (ja) | 1990-11-30 | 1990-11-30 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12632590U JPH0485910U (ja) | 1990-11-30 | 1990-11-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0485910U true JPH0485910U (ja) | 1992-07-27 |
Family
ID=31873885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12632590U Pending JPH0485910U (ja) | 1990-11-30 | 1990-11-30 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0485910U (ja) |
-
1990
- 1990-11-30 JP JP12632590U patent/JPH0485910U/ja active Pending