JPH048029A - Ciphering and coding device - Google Patents
Ciphering and coding deviceInfo
- Publication number
- JPH048029A JPH048029A JP2108903A JP10890390A JPH048029A JP H048029 A JPH048029 A JP H048029A JP 2108903 A JP2108903 A JP 2108903A JP 10890390 A JP10890390 A JP 10890390A JP H048029 A JPH048029 A JP H048029A
- Authority
- JP
- Japan
- Prior art keywords
- data
- value
- initial value
- encryption
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 16
- 238000013144 data compression Methods 0.000 claims description 9
- 230000005236 sound signal Effects 0.000 claims description 4
- 230000005540 biological transmission Effects 0.000 description 30
- 238000010586 diagram Methods 0.000 description 30
- 238000013139 quantization Methods 0.000 description 17
- 230000017105 transposition Effects 0.000 description 12
- 238000013478 data encryption standard Methods 0.000 description 8
- 238000001514 detection method Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 230000003111 delayed effect Effects 0.000 description 4
- 230000002427 irreversible effect Effects 0.000 description 4
- 238000005070 sampling Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000013307 optical fiber Substances 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 101100107555 Mus musculus Aarsd1 gene Proteins 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は暗号化符号化装置、特に、音声や画像信号な
どをデジタル伝送する暗号化符号化装置に関するもので
ある。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an encryption/coding device, and particularly to an encryption/coding device for digitally transmitting audio, image signals, and the like.
近年、画像の高精細化が進み、例えば日常口にするテレ
ビ画像もNTSC方式からハイビジョン方式へと移行し
つつある。このような高精細化画像をテープ、ディスク
などの記録媒体に記録したり、或いは衛星、光ファイバ
、ケーブルなどを介して遠隔地に送信する場合には、S
/N、ジッタ等の画質劣化要因を考慮すると、アナログ
伝送よりは、デジタル伝送の方が有利である。In recent years, images have become increasingly high-definition, and for example, television images that we use on a daily basis are shifting from the NTSC system to the high-definition system. When recording such high-definition images on recording media such as tapes and disks, or transmitting them to remote locations via satellites, optical fibers, cables, etc., S
Considering image quality deterioration factors such as /N and jitter, digital transmission is more advantageous than analog transmission.
一方、デジタル伝送はテープやディスク等の記録系にお
いては何回ダビングを繰り返しても画質劣化を生じない
メリットがある反面、違法複写や複製が大きな社会問題
となる。また、衛星、光ファイバやケーブル等の通信・
放送系においては、料金未納者や外部からの盗視聴が発
生するという問題がある。On the other hand, while digital transmission has the advantage of not causing deterioration in image quality no matter how many times dubbing is repeated in recording systems such as tapes and disks, illegal copying and duplication pose a major social problem. We also provide communication services such as satellites, optical fibers, and cables.
In the broadcasting system, there is a problem in that people who have not paid their fees or people outside the party are able to watch and listen to the content in secret.
そこで、従来こうしたデジタル伝送では、コンピュータ
等のデータ伝送をする場合は、データを全て暗号化して
送信し、受信側て暗号鍵を用いて解読するという手法が
用いられてきた。Therefore, in conventional digital transmission, when transmitting data from a computer or the like, a method has been used in which all the data is encrypted before being sent, and the receiving side decrypts it using an encryption key.
次にこわらの暗号化の従来例について、第12図および
第13図を用いて説明する。Next, a conventional example of hard encryption will be explained using FIGS. 12 and 13.
図面第12図は1977年1月15日付FIPS公報4
6に開示された米国のデータ暗号化規格(Data e
ncryption 5tandard ;以下DES
又は従来例という)の暗号化を示す構成図、第13図は
第12図の暗号化の関数を示す図である。Figure 12 is from FIPS Publication 4 dated January 15, 1977.
The US data encryption standard disclosed in
encryption 5 standard ;hereinafter DES
FIG. 13 is a diagram showing the encryption function of FIG. 12.
この従来例のデータ暗号化のアルゴリズムは、前記のよ
うに「データ暗号化規格」として公刊されている。This conventional data encryption algorithm has been published as the "Data Encryption Standard" as described above.
以下、このDES (従来例)について、第12図およ
び第13図を用いて説明する。This DES (conventional example) will be explained below with reference to FIGS. 12 and 13.
先ず、このDESは0,1からなる2元データに対する
ブロック暗号である。DESでは、2ルデータを64ビ
ツトのブロックにわけ、各ブロックに対し、転置と上半
を繰り返すことにより暗号化を行っている。鍵は64ビ
ツトであるが、そのうち8ビツトは誤り検出のための検
査ビットであり、56ビツトか有効である。この鍵によ
って、各回の上半が制御される。図面第12図はDES
の暗号化の過程を示している。また、第13図は暗号化
の中心となる関数fK(R)を示している。First, DES is a block cipher for binary data consisting of 0 and 1. In DES, binary data is divided into 64-bit blocks, and each block is encrypted by repeating transposition and the upper half. The key is 64 bits, of which 8 bits are check bits for error detection, and 56 bits are valid. This key controls the first half of each round. Figure 12 of the drawing is DES
The process of encryption is shown. Moreover, FIG. 13 shows a function fK(R) which is the central part of encryption.
図面第12図において、64ビツトの平文はまず転置さ
れる。これは鍵には無関係で固定した転置である。次に
64ビツトが左半分L0と右手分R0とにわけられる。In Figure 12 of the drawing, the 64-bit plaintext is first transposed. This is a fixed transposition that is independent of the key. Next, the 64 bits are divided into a left half L0 and a right half R0.
その後16段にわたり、Ln=R,。After that, Ln=R, over 16 stages.
Ro” L n−+ + f K。(Ro−1) )
”0)という演算が縁り返される。ここに、+は各ヒツ
トごとのm0d2の和を表わす。また、Lo。Ro” L n-+ + f K. (Ro-1))
The operation "0)" is repeated. Here, + represents the sum of m0d2 for each hit. Also, Lo.
R,はそれぞわn段目の演算を終えたときの左半分の3
2ビツトと右半分の32ビツトである。R, is the left half of 3 when the nth stage operation is completed.
2 bits and the right half 32 bits.
K、は鍵から第12図の右側に示すようにして構成され
る。第12図において、SI+・・・、S】6は1また
は2である。また、縮約形転置2aは、入力のうちのい
くつかを除いて転置を行うことである。この場合、入力
の56ヒツトのうち8ビツトか除かれ、出力は48ビツ
トとなる。縮約形転置は非可逆な変換であり、出力から
入力を完全に復元することはできない。これにより、鍵
の推定をより難しいものにしているのである。K is constructed from the key as shown on the right side of FIG. In FIG. 12, SI+..., S]6 is 1 or 2. Further, reduced form transposition 2a is transposition excluding some of the inputs. In this case, 8 bits out of 56 inputs are removed, resulting in 48 bits of output. Reduced form transposition is an irreversible transformation, meaning that the input cannot be completely restored from the output. This makes key estimation more difficult.
次に第12図における関数fx(R)について第13図
を用いて説明する。Next, the function fx(R) in FIG. 12 will be explained using FIG. 13.
図面第13図において、関数fK(R)を作るには、ま
ずRに拡大形転置3aを行う。拡大形転置とは入力のい
くつかを重複させて転置を行うことである。この場合、
32ビツトの入力のうち!6ビツトは出力に重複して現
れる。つぎに、この出力に鍵から構成されたKをビット
ごとにmod2で加える。この結果得られる48ビツト
を8個の6ビツトからなる小ブロックに分割し、各6ビ
ツトをS、、S、、・−’、S8によりそわぞれ4ビツ
トに変換する。これは、6ビツトを一つの文字とみると
上半の一種と考えることができる。ただし、出力は4ビ
ツトに圧縮されているから、この変換は非可逆変換であ
る。したがって、fに(R)は一般には非可逆関数であ
る。しかし、このことは、前記式(1)の変換が非可逆
であることを意味するのではない。実際、式(1)は、
と変形できるから、Ln、RnからLFl−1+R,、
か計算できることがわかる。In FIG. 13, in order to create the function fK(R), R is first subjected to an extended form transposition 3a. Extended transposition is a transposition that duplicates some of the inputs. in this case,
Of 32 bits of input! 6 bits appear redundantly on the output. Next, K composed of keys is added bit by bit to this output mod 2. The resulting 48 bits are divided into eight small blocks of 6 bits, and each 6 bit is converted into 4 bits by S, , S, . . . -', S8. This can be thought of as a type of upper half when 6 bits are considered as one character. However, since the output is compressed to 4 bits, this conversion is irreversible. Therefore, f(R) is generally an irreversible function. However, this does not mean that the transformation of equation (1) above is irreversible. In fact, equation (1) is
Since it can be transformed as Ln, Rn to LFL-1+R,,
It turns out that it is possible to calculate
さて、式(1)の演算を16回繰り返し、L、6.R,
6を求めたら、こわを最後にもう一度転置して暗号化を
終る。Now, repeat the calculation of equation (1) 16 times, L, 6. R,
After finding 6, transpose the stiffness one last time to finish the encryption.
次に復号について説明する。Next, decoding will be explained.
復号は、暗号化のほぼ逆の操作を行えばよい。Decryption can be performed by performing almost the opposite operation of encryption.
簡単にいえば、第12図で下から上に進めればよいので
ある。まず最初に、暗号化の最後の転置の逆の転置を行
い、以下式(2)によりRn−1+L n−1を求めて
いき、Ro、Loが得られたら、暗号化の最初の転置の
逆の転置を行えばもとの64ビツトが得られる。Simply put, all you have to do is proceed from the bottom to the top in Figure 12. First, perform the inverse transposition of the last transposition of encryption, and calculate Rn-1+L n-1 using the following formula (2). Once Ro and Lo are obtained, the inverse transposition of the first transposition of encryption is performed. The original 64 bits can be obtained by transposing .
DESの暗号文を解読するには、これまでのところ、鍵
を一つずつ調へていくという方法以外は知られていない
。いま、一つの鍵について、それが正しい鍵かどうかを
調べるのに1μ秒かかったとしよう。このとき、256
個の鍵全部を調へるには2283年かかる。かなり運か
良くても、数百年は要する。So far, there is no known way to decipher the DES ciphertext other than by keying the keys one by one. Now, suppose it takes 1 microsecond to check whether a key is the correct key. At this time, 256
It would take 2,283 years to find all the keys. Even if you are very lucky, it will take several hundred years.
(発明が解決しようとする課題〕
以上説明したように、従来例においては、ハイビジョン
のような高蹟細ビデオ画像の場合、即にアナログ画像信
号をA/D変換して送信しようとすると、例えば、ビデ
オ信号の帯域を30MHz以上確保しようとした場合、
標本化定理により、少なくとも60MHz以上のレート
で標本化を行わなければならず、74.25MHz、8
ビツトでA/D変換すると伝送レートは74.25 (
MHz) x8 (bit)=594 (Mbit /
S)となる。そコで伝送容量を節約する為に情報量を1
15に圧縮したとしても約120 (Mbit /s
)の伝送レートとなってしまう。このような膨大な情報
置傘てを暗号化して伝送することは暗号化部の高速処理
。(Problems to be Solved by the Invention) As explained above, in the conventional example, in the case of high definition video images such as high-definition, if an analog image signal is immediately A/D converted and transmitted, for example, , when trying to secure a video signal band of 30MHz or more,
According to the sampling theorem, sampling must be performed at a rate of at least 60 MHz, 74.25 MHz, 8
When converting bits into A/D, the transmission rate is 74.25 (
MHz) x8 (bit) = 594 (Mbit /
S). In order to save transmission capacity, the amount of information is reduced by 1.
Even if it is compressed to 15, it will be about 120 (Mbit/s
) will result in a transmission rate of Encrypting and transmitting such a huge amount of information requires high-speed processing by the encryption unit.
ハードウェアの大きさ、コストの面で非常に困難である
という問題点があった。The problem was that it was extremely difficult in terms of hardware size and cost.
この発明は上記のような問題点を解消するためになさね
たもので、符号化方式による符号化データの初期値のみ
を暗号鍵で暗号化し、伝送することによって、秘密性を
高くし、暗号化部を低速処理し、ハードウェアを小型化
し、コストを低廉化した暗号化符号化装置を提供するこ
とを目的とする。This invention was made to solve the above-mentioned problems, and by encrypting only the initial value of the encoded data using the encoding method and transmitting it, the secrecy is increased and the encryption It is an object of the present invention to provide an encryption/encoding device that performs low-speed processing in a coding section, downsizes hardware, and reduces costs.
このため、この発明においては、画像・音声信号をアナ
ログ・デジタル変換する信号変換手段と、前記信号変換
手段で変換された前記信号を符号化方式により圧縮して
伝送するデータ圧縮手段と、前記符号化データの初期値
のみを暗号鍵により暗号化する暗号化手段と、を具備し
て成る暗号化符号化装置により、前記目的を達成しよう
とするものである。Therefore, in the present invention, there is provided a signal conversion means for converting an image/audio signal from analog to digital, a data compression means for compressing and transmitting the signal converted by the signal conversion means using an encoding method, and a data compression means for compressing and transmitting the signal converted by the signal conversion means, and The present invention aims to achieve the above-mentioned object by an encryption/encoding device comprising an encryption means for encrypting only the initial value of encrypted data using an encryption key.
この発明における暗号化符号化装置は、信号変換手段に
より、画像・音声信号をアナログ・デジタル変換し、デ
ータ圧縮手段により、前記信号を符号化方式を用いて圧
縮し、暗号化手段により前記符号化データの初期値のみ
を暗号鍵により暗号化して伝送する。In the encryption/encoding device of the present invention, the signal conversion means converts the image/audio signal from analog to digital, the data compression means compresses the signal using an encoding method, and the encryption means encodes the signal. Only the initial value of the data is encrypted using the encryption key and transmitted.
以丁、この発明の一実施例を図面に基づいて説明する。 An embodiment of the present invention will now be described based on the drawings.
図面第1図はこの発明の第1および第2実施例の暗号化
符号化伝送システムの構成図、第2図は第1図の伝送デ
ータフォーマットを示す図、第3図はこの発明の第1の
実施例における圧縮器の構成図、第4図は第3図の符号
判定型復号回路の構成図、第5図はこの第1の実施例に
おける復号化装置の構成図、第6図はこの発明の第2の
実施例における圧縮器の構成図、第7図は第2の実施例
における全画素データを画素ブロックに分割する状態を
示す図、第8図は第7図の各画素ブロックを示す図、第
9図は第6図の圧縮器を説明する図であり、第9図(a
)は第6図の分割値変換部における量子化の状態、第9
図(b)は復号する状態、のそれぞれを示す。第10図
は1つの画素ブロックに対する伝送データを示す図、第
11図は第6図のデータ送信側に対応する受信側の構成
図である。FIG. 1 is a block diagram of the encryption encoding transmission system according to the first and second embodiments of the present invention, FIG. 2 is a diagram showing the transmission data format of FIG. 1, and FIG. 3 is a diagram showing the transmission data format of the first and second embodiments of the present invention. FIG. 4 is a block diagram of the code determination type decoding circuit of FIG. 3, FIG. 5 is a block diagram of the decoding device of this first embodiment, and FIG. A block diagram of the compressor in the second embodiment of the invention, FIG. 7 is a diagram showing how all pixel data is divided into pixel blocks in the second embodiment, and FIG. 8 is a diagram showing how each pixel block in FIG. 7 is divided. 9 is a diagram explaining the compressor of FIG. 6, and FIG. 9 (a
) is the state of quantization in the division value conversion section in Fig. 6, and Fig. 9
Figure (b) shows each state of decoding. FIG. 10 is a diagram showing transmission data for one pixel block, and FIG. 11 is a configuration diagram of a receiving side corresponding to the data transmitting side of FIG. 6.
なお、前記のように第1図は、この発明の暗号化符号化
伝送システムの実施例であり、まず、初期値として8ビ
ツトのPCMデータを暗号化して送信し、その後、初期
値に基〈4ビツトの圧縮データを順次送信する暗号化符
号化装置の構成図である。As mentioned above, FIG. 1 shows an embodiment of the encryption coding transmission system of the present invention, in which 8-bit PCM data is first encrypted and transmitted as an initial value, and then, based on the initial value, FIG. 2 is a configuration diagram of an encryption encoding device that sequentially transmits 4-bit compressed data.
まず、発信側について説明する。First, the calling side will be explained.
図面第1図において、Aは信号変換手段であり、ビデオ
信号を8ヒツトのPCM信号に変換するA/D変換器1
て構成され、画像・音声信号をアナログ・デジタル変換
する手段である。Bはデータ圧縮手段であり、8ヒツト
のデジタル信号を4ヒツトの符号に圧縮する圧縮器2で
構成され、前記信号変換手段Aで変換された信号を符号
化方式により圧縮して伝送する手段(詳細後述)である
。Cは暗号化手段であり、初期値のみに予め送受信者間
で秘密に決めておいた64ビツトの鍵により前記初期値
のみを暗号化する暗号化器で構成され、前記のように符
号化データの初期値のみを暗号鍵により暗号化する手段
である(詳細後述)。In FIG. 1 of the drawing, A is a signal converting means, and is an A/D converter 1 that converts a video signal into an 8-hit PCM signal.
It is a means for converting image and audio signals from analog to digital. B is a data compression means, which is composed of a compressor 2 that compresses an 8-hit digital signal into a 4-hit code, and a means for compressing the signal converted by the signal conversion means A using an encoding method and transmitting it (Details will be described later). C is an encryption means, which is composed of an encryptor that encrypts only the initial value using a 64-bit key that is secretly decided between the sender and the receiver, and as described above, the encoded data is This is a means of encrypting only the initial value of with an encryption key (details will be described later).
また、4はスイッチであり、第2図(後述)に示す伝送
データフォーマットに従って暗号化された初期値(第1
図中す側端子)と圧縮データ(第1図中伝送路6)を切
り換えるスイッチ、5は前記暗号化初期値と圧縮データ
を伝送フォーマットに従って直列データに変換する並直
列変換器(P/S)である。並直列変換器5による1ビ
ツトの直列データは第1図中伝送路6を通して受信側へ
送られる。ここで、伝送路6は言うまでもなく、テープ
やディスク等の記録系、あるいは衛星、光ファイバ、ケ
ーブル等の通信・放送系である。Further, 4 is a switch, and the initial value (first value) is encrypted according to the transmission data format shown in FIG.
5 is a parallel-to-serial converter (P/S) that converts the encrypted initial value and compressed data into serial data according to the transmission format. It is. The 1-bit serial data from the parallel-to-serial converter 5 is sent to the receiving side through the transmission line 6 in FIG. Here, the transmission path 6 is, needless to say, a recording system such as a tape or a disk, or a communication/broadcasting system such as a satellite, optical fiber, or cable.
次に受信側について説明する。Next, the receiving side will be explained.
図面3@1図において、7は受信データを並列データに
変換する直並列変換器(S/P)、8はスイッチであり
、第2図に示す伝送データフォーマットに従い5YNC
を検出し、暗号化された初期値(第1図中す側)と圧縮
データ(第1図中a側)を切り換えるスイッチ、9は暗
号化された初期値を解読する解読器、10は4ビツトの
圧縮データを解読器9により解読された初期値によって
8どットのPCM信号に伸長する復号器、11は8ビッ
トPCMデータをアナログ信号に変換するDA変換器(
D/A)である。In Drawing 3 @ 1, 7 is a serial/parallel converter (S/P) that converts received data into parallel data, 8 is a switch, and 5YNC according to the transmission data format shown in Fig. 2.
9 is a decryptor that decodes the encrypted initial value, and 10 is a 4 A decoder decompresses the compressed bit data into an 8-bit PCM signal using the initial value decoded by the decoder 9, and a DA converter 11 converts the 8-bit PCM data into an analog signal.
D/A).
次にこの実施例の動作についてデータ圧縮手段Bと暗号
化手段Cを中心にして第1図ないし第11図を用いて説
明する。Next, the operation of this embodiment will be explained with reference to FIGS. 1 to 11, focusing on the data compression means B and encryption means C.
先ず、データ圧縮手段Bと暗号化する初期値について説
明する。First, the data compression means B and the initial values to be encrypted will be explained.
画像信号等の情報量の多い信号を標本化して得たデータ
を伝送する場合に用いられる圧縮手段(方式)として、
例えば差分P CM (Pu1se CodeModu
lation)方式(以下DPCMという)か一般によ
く知られている。前記DPCMは、既に符号化された標
本点の値から現在符号化の対象としている標本点の値を
予測し、その予測値と本来の値との差(予測誤差)を符
号化する方式であり、画像信号などのように近接する標
本点における値同志の相関か大きい信号に対しては、予
測誤差信号の発生分布の偏り等を考慮して非線形な量子
化を行うことにより高能率な符号化を行う事ができる。As a compression means (method) used when transmitting data obtained by sampling a signal with a large amount of information such as an image signal,
For example, the difference P CM (Pulse CodeModu
ration) method (hereinafter referred to as DPCM) is generally well known. The DPCM is a method in which the value of a sample point that is currently being encoded is predicted from the value of a sample point that has already been encoded, and the difference (prediction error) between the predicted value and the original value is encoded. For signals such as image signals where the correlation between values at adjacent sample points is large, highly efficient encoding is achieved by performing non-linear quantization in consideration of the bias in the generation distribution of prediction error signals. can be done.
前記のように、第3図は8ビツトのデータを、4ビツト
の符号に圧縮する第1図中2の圧縮器の構成を示す図で
あり、第4図はこの符号化装置の符号判定型復号回路の
構成を示す図である。また、第5図はこの符号化装置で
得た符号を復号する復号化装置の構成を示している。As mentioned above, FIG. 3 shows the configuration of the compressor 2 in FIG. 1 that compresses 8-bit data into a 4-bit code, and FIG. 4 shows the code determination type of this encoding device. FIG. 3 is a diagram showing the configuration of a decoding circuit. Furthermore, FIG. 5 shows the configuration of a decoding device that decodes the code obtained by this encoding device.
図面第3図において、入力端子101には8ビツトの画
像データが入力され、リミッタ108により所定のレン
ジ内、例えば16〜235に制限され、減算回路102
において、予測係数乗算回路103から出力される予測
値との差分値(予m誤差)が算出される。この予測誤差
は、符号多重型量子化回路104に供給される。量子化
回路104においては、正負を示す符号を含む9ビツト
の予測誤差データを、下記第1表に例示する様な、正負
を重ね合わせて同し符号を割り当てた量子化特性に基づ
き、4ビツトに量子化し、出力端子105より出力する
と共に、符号判定型復号回路106に供給する。In FIG. 3 of the drawing, 8-bit image data is input to an input terminal 101, is limited by a limiter 108 to within a predetermined range, for example 16 to 235, and is input to a subtraction circuit 102.
In this step, a difference value (forecast error) from the predicted value output from the predicted coefficient multiplication circuit 103 is calculated. This prediction error is supplied to the code multiplexing type quantization circuit 104. In the quantization circuit 104, the 9-bit prediction error data including signs indicating positive and negative is converted into 4-bit prediction error data based on the quantization characteristic in which the positive and negative are superimposed and assigned the same sign, as illustrated in Table 1 below. The signal is quantized and outputted from an output terminal 105, and also supplied to a sign judgment type decoding circuit 106.
第 1
表
第1表に示す量子化特性は、−219〜219の値をと
る予測誤差に対して、過去の復号値を用いて正負の判定
を行い、代表値を一つ選択できるテーブルの一例であり
、正負の各量子化ステップを1つずつ計2つの量子化ス
テップに4ビツトの符号を1つ付与することにより、5
ビツト相当の量子化ステップ数による符号化を実現でき
るものである。Table 1 The quantization characteristics shown in Table 1 are an example of a table that uses past decoded values to determine whether the prediction error is positive or negative and selects one representative value for prediction errors that take values between -219 and 219. By assigning one 4-bit sign to each of the positive and negative quantization steps, 5 is obtained.
This enables encoding with a number of quantization steps equivalent to bits.
このテーブルは、同一符号に割り当てる正負の2つの分
割領域が、制限されている復号値のダイナミック・レン
ジ(例えば220)に相当するレベル差を持つように設
定されており、領域下端を量子化代表値とするアンター
シュート型となっているために、正負の代表値による復
号結果は220のレベル差を持ち、常に一方しかダイナ
ミック・レンジ(“0〜219”)内に入らない。これ
により後述する様に差分値の正負の判定が可能となる。This table is set so that the two divided regions, positive and negative, assigned to the same code have a level difference corresponding to the limited dynamic range of decoded values (for example, 220), and the lower end of the region is set as the quantization representative. Since the decoding results are of an undershoot type, the positive and negative representative values have a level difference of 220, and only one of them always falls within the dynamic range (0 to 219). This makes it possible to determine whether the difference value is positive or negative, as will be described later.
また、画像信号の場合0近辺の差分値が重要であり、非
線形特性の重ね合わせを実現する為に、正負とも中央で
折り返した対称構造となっているものである。Further, in the case of an image signal, a difference value near 0 is important, and in order to realize superposition of nonlinear characteristics, both positive and negative signals have a symmetrical structure folded back at the center.
符号判定型復号回路106(第3図)では、予測係数乗
算回路103の出力である予測値を用いて、前記量子化
回路104の出力する符号の復号を行い、復号値を遅延
回路107に供給する。復号値は遅延回路107で所定
期間(例えば1サンプル期間分)遅延された後、予測係
数回路103で予測係数を乗ぜられ予測値として前記減
算回路102、および前記符号判定型復号回路106に
供給する。The code determination type decoding circuit 106 (FIG. 3) decodes the code output from the quantization circuit 104 using the predicted value that is the output of the prediction coefficient multiplication circuit 103, and supplies the decoded value to the delay circuit 107. do. After the decoded value is delayed by a predetermined period (for example, one sample period) in a delay circuit 107, it is multiplied by a prediction coefficient in a prediction coefficient circuit 103 and is supplied as a prediction value to the subtraction circuit 102 and the sign judgment type decoding circuit 106. .
ここで、第3図の符号判定型復号回路106の動作を第
4図を用いて説明する。図面第4図において、端子20
1には符号多重化された量子化回路104から出力され
た4ビツトの符号が入力され、+側代表値設定回路20
2及び、−側代表値設定回路203に供給される。回路
202゜203それぞれの出力である正負の代表値は、
加算回路205,206のそれぞれにおいて、端子20
4より供給される予測値に各々加算され、正負の復号値
として選択回路207に供給される。Here, the operation of the sign determination type decoding circuit 106 shown in FIG. 3 will be explained using FIG. 4. In Figure 4 of the drawing, terminal 20
The 4-bit code output from the code-multiplexed quantization circuit 104 is input to 1, and the + side representative value setting circuit 20
2 and the − side representative value setting circuit 203. The typical positive and negative output values of the circuits 202 and 203 are as follows:
In each of the adder circuits 205 and 206, the terminal 20
4 are respectively added to the predicted values supplied from 4, and are supplied to the selection circuit 207 as positive and negative decoded values.
代表値設定回路202,203それぞれの出力は常に“
220”のレベル差を保っているため、選択回路207
に供給される正負の復号値は常に方が8ビツト(“0〜
255″)の中の制限されたダイナミック・レンジ“1
6〜235”から外れている。よって、正負の復号値で
レンジ内にある方を選択すわば、符号多重化された入力
より、正しい復号値が得られる。このため、+側加算回
路205より出力される復号値データのレベルを比較器
209でしきい値″236”と比較し、その出力信号に
よって選択回路207を制御して正負の復号値を選択し
、端子208より出力する。The outputs of the representative value setting circuits 202 and 203 are always “
Since the level difference of 220" is maintained, the selection circuit 207
The positive and negative decoded values supplied to the
255″) limited dynamic range “1
6 to 235". Therefore, by selecting the positive or negative decoded value within the range, the correct decoded value can be obtained from the code multiplexed input. Therefore, from the + side adder circuit 205. The level of the output decoded value data is compared with a threshold value "236" by the comparator 209, and the output signal controls the selection circuit 207 to select a positive or negative decoded value and output it from the terminal 208.
ここで、この実施例における符号判定動作について具体
例を挙げて説明する。今、予測値か“100”、現入力
値が“150”である場合を考える。予測誤差は“+5
0”であるから、符号多重型量子化回路104において
は、第1表に示されるように4ビツトの量子化値データ
として“5”が出力される。符号判定型復号回路106
においては、+側復号値データは“136一−側復号値
データは“−84”となるため適正ダイナミック・レン
ジ内である“136”が復号値として選択される。同様
に現入力値が“50”で、予測誤差が“−50”である
場合、量子化回路104の出力は“11”となる。この
場合、+側復号値データは“284”、−側復号値デー
タは“64”となるため適正ダイナミック・レンジ内で
ある“64”か選択される。Here, the code determination operation in this embodiment will be explained using a specific example. Now, consider a case where the predicted value is "100" and the current input value is "150". The prediction error is “+5”
0", the code multiplexing type quantization circuit 104 outputs "5" as 4-bit quantized value data as shown in Table 1. The code determination type decoding circuit 106
, the + side decoded value data is "136" and the - side decoded value data is "-84", so "136", which is within the appropriate dynamic range, is selected as the decoded value.Similarly, the current input value is "50" and the prediction error is "-50", the output of the quantization circuit 104 is "11". In this case, the + side decoded value data is "284" and the - side decoded value data is "64". Therefore, "64", which is within the appropriate dynamic range, is selected.
次に第3図に示した圧縮器で符号化され伝送された符号
を復号する復号器について、第5図を用いて説明する。Next, a decoder for decoding the code encoded and transmitted by the compressor shown in FIG. 3 will be explained using FIG. 5.
図面第5図において、前記符号化装置(圧縮器)により
符号化された4ビツトの符号は、入力端子301に入力
され、+側代表値設定回路302及び、−側代表値設定
回路303に供給される。前記回路302,303それ
ぞれの出力である正負の代表値は、加算回路304,3
05それぞれにおいて、予測係数乗算回路309より供
給される予測値に各々加算され、正側負側の復号値とし
て選択回路306に供給される。代表値設定回路302
,303それぞわの出力は、前記符号の特性により常に
“256”のレベル差を保フているため、選択回路30
6に供給される正負の復号値は常に一方が制限されたダ
イナミック・レンジ″16〜235”から外れている。In FIG. 5 of the drawing, a 4-bit code encoded by the encoding device (compressor) is input to an input terminal 301 and supplied to a + side representative value setting circuit 302 and a − side representative value setting circuit 303. be done. The positive and negative representative values that are the outputs of the circuits 302 and 303, respectively, are added to the adder circuits 304 and 3.
05, respectively, are added to the predicted values supplied from the prediction coefficient multiplication circuit 309, and are supplied to the selection circuit 306 as positive and negative decoded values. Representative value setting circuit 302
, 303 always maintain a level difference of "256" due to the characteristics of the codes, so the selection circuit 30
One of the positive and negative decoded values supplied to 6 is always outside the limited dynamic range "16-235".
よって、正負の復号値でレンジ内にある方を選択すれば
、前記符号の正しい復号値か得られる。このため、+側
加算回路304より出力される復号値を比較器310で
しきい値“236”と比較し、その出力によって選択回
路306を制御して正負の復号値の一方を選択し、8ビ
ツトの復号値を出力端子307より出力する。また、こ
の復号値は遅延回路308に供給され、1サンプル期間
遅延されて、予測係数乗算回路309に送出される。予
測係数乗算回路309では、遅延された復号値に予測係
数を乗じて予測値を算出し、後の入力される符号の復号
を行うために加算回路304,305それぞれに供給す
る。以上のような構成により復号器が実現できる。Therefore, by selecting the positive or negative decoded value within the range, the correct decoded value of the code can be obtained. Therefore, the decoded value outputted from the + side adder circuit 304 is compared with the threshold value "236" by the comparator 310, and the selection circuit 306 is controlled by the output to select one of the positive and negative decoded values. The decoded value of the bit is output from the output terminal 307. Further, this decoded value is supplied to a delay circuit 308, delayed by one sample period, and sent to a prediction coefficient multiplication circuit 309. The prediction coefficient multiplication circuit 309 calculates a prediction value by multiplying the delayed decoded value by the prediction coefficient, and supplies the predicted value to each of the addition circuits 304 and 305 in order to decode the later input code. A decoder can be realized with the above configuration.
以上説明したように、差分PCM (DPCM)方式に
おいては近接する標本点の差分値を量子化して伝送する
システムである為に、初期値が不定であるとそれに続く
標本点の復元は全く不可能となることがわかる。通常、
この初期値はテレビジョンの場合、1走査線毎、あるい
は数分の一走査線毎に初期値を与える為、この符号化デ
ータの初期値のみを暗号鍵により暗号化することて秘密
性が保たれる。As explained above, the differential PCM (DPCM) method is a system that quantizes and transmits the difference values of adjacent sample points, so if the initial value is uncertain, it is completely impossible to restore subsequent sample points. It can be seen that usually,
In the case of television, this initial value is given every scanning line or every fraction of a scanning line, so secrecy is maintained by encrypting only the initial value of this encoded data with an encryption key. dripping
次にこの発明の第2実施例である暗号化符号化装置につ
いて、第6図ないし第11図を用いて説明する。Next, an encryption/encoding apparatus which is a second embodiment of the present invention will be described with reference to FIGS. 6 to 11.
この第2実施例はデータ圧縮手段の符号化方式をブロッ
ク符号化方式として、その符号化データの初期値のみを
暗号鍵により暗号化するものである。In this second embodiment, the encoding method of the data compression means is a block encoding method, and only the initial value of the encoded data is encrypted using an encryption key.
上記ブロック符号化方式は、画面を構成する全画素を夫
々が複数の画素よりなる画素ブロック群に分割し、各画
素ブロックにおいて全画素データ中で最大値及び最小値
に係る一対のデータを伝送すると共に、該一対の画素デ
ータに基づいて量子化した画素データを伝送するもので
ある。The above block encoding method divides all pixels constituting a screen into pixel blocks each consisting of a plurality of pixels, and transmits a pair of data regarding the maximum value and minimum value among all pixel data in each pixel block. At the same time, pixel data quantized based on the pair of pixel data is transmitted.
図面第6図はこの第2実施例の画像伝送システムの構成
を示す図である。第6図において、601はテレビジョ
ン信号等のラスタースキャンされたアナログ画像信号を
所定の周波数で標本化し、デジタル化されたnビットの
デジタル画像データが入力される端子である。この2°
階調のデジタル画像データは画素ブロック切出部602
に供給される。第7図は全画素データを画素ブロックに
分割する様子を示す図である。画素ブロック切出部60
2においては第7図に示す様に、水平方向(以下H方向
と称す)に1画素、垂直方向(以下V方向と称す)にm
画素の(UXm)個の画素より構成される画素ブロック
を切出す。即ち、この切出された各画素ブロックのデー
タ毎に出力を行う。FIG. 6 is a diagram showing the configuration of an image transmission system according to the second embodiment. In FIG. 6, 601 is a terminal into which n-bit digital image data obtained by sampling a raster-scanned analog image signal such as a television signal at a predetermined frequency and digitizing it is input. This 2°
The gradation digital image data is obtained by the pixel block extraction unit 602.
supplied to FIG. 7 is a diagram showing how all pixel data is divided into pixel blocks. Pixel block cutting section 60
2, as shown in Figure 7, 1 pixel in the horizontal direction (hereinafter referred to as the H direction) and m in the vertical direction (hereinafter referred to as the V direction)
A pixel block consisting of (UXm) pixels is cut out. That is, the data of each extracted pixel block is output.
第8図は各画素ブロックの構成を示す。図中、D3,1
〜Dm、Jiは各画素データを示してしAる。画素ブロ
ック切出部602より出力される画像データは最大値検
出部603.最小値検出部604並びにタイミング調整
部605に入力される。これによフて各画素ブロック内
の全画素データ(D+、+〜Dm、z)中、最大値を有
するもの(D ll1ax)と最小値を有するも<7)
(Dmin ) l)’;検出部603,604のそ
れぞれにより検出され、出力される。FIG. 8 shows the configuration of each pixel block. In the figure, D3,1
~Dm and Ji indicate each pixel data. The image data output from the pixel block extraction section 602 is sent to the maximum value detection section 603. The signal is input to a minimum value detection section 604 and a timing adjustment section 605. As a result, among all the pixel data (D+, + to Dm, z) in each pixel block, the one with the maximum value (Dll1ax) and the one with the minimum value <7)
(Dmin) l)'; Detected by each of the detection units 603 and 604 and output.
一方、タイミング調整部605においては最大値検出部
603、並びに最小値検出部604でDmax 、 D
minを検出するのに必要な時間、全画素データを遅延
し、各画素ブロック毎に予め定められた順序で画素デー
タを分割値変換部606に送出する。例えば各画素ブロ
ック毎にDI+l+D 2.11 D 3+l +++
+++I) m、+ + D 112−・= D L2
+””−D+ 、〈p−++ −Dm 、tt−I)D
+、1−Di、iという具合に送出する。On the other hand, in the timing adjustment section 605, the maximum value detection section 603 and the minimum value detection section 604 calculate Dmax, D
All pixel data is delayed for the time necessary to detect min, and the pixel data is sent to the divided value converter 606 in a predetermined order for each pixel block. For example, for each pixel block DI+l+D 2.11 D 3+l +++
+++I) m, + + D 112-・= D L2
+””-D+,〈p-++-Dm,tt-I)D
+, 1-Di, i, and so on.
この様にして各画素ブロック内の全画素データ(D +
+I −Dm、M )及びこれらの最大値 (D ma
x)及び最小値 (D fi+in)は分割値変換部6
06に入力され、各画素データをD maxとD wi
nの間を2に分割された量子化レベルと比較さゎたにビ
ットの分割符号(Δl+I〜Δ文劃)を得6゜ここでk
はnより小さい整数であり、その量子化の様子を第9図
(a)に示す。In this way, all pixel data (D +
+I −Dm, M ) and their maximum value (D ma
x) and the minimum value (D fi+in) are divided value converter 6
06, each pixel data is input to D max and D wi
Compare n with the quantization level divided into 2 and obtain the bit division code (Δl + I ~ Δ text) 6゜Here, k
is an integer smaller than n, and its quantization is shown in FIG. 9(a).
第9図(a)にて示した様にΔi、jはにビットの2値
符号として出力される。この様にして得たにビットの分
割符号Δi、j及びnビットのD alax及びD w
inは夫々パラレル−シリアル(p−s)変換器607
,607a、607bそれぞれにてシリアルデータとさ
れ、データセレクタ608において、第10図に示すよ
うなシリアルデータとされる。尚、第10図においては
1つの画素ブロックに対する伝送データを示している。As shown in FIG. 9(a), Δi,j are output as binary bit codes. The n-bit division code Δi, j obtained in this way and the n-bit D alax and D w
in is a parallel-to-serial (p-s) converter 607, respectively.
, 607a, and 607b, and the data selector 608 converts the data into serial data as shown in FIG. Note that FIG. 10 shows transmission data for one pixel block.
データセレクタ608(第6図)より出力されたデータ
はファストインファストアウトメモリ(F I FO−
先着順)609にて一定のデータ伝送レートとなる様時
間軸処理され、更に同期付加部610により同期信号が
付加され、出力端子611より伝送路(例えばVTR等
の磁気記録再生系)に送出される。ここで同期信号の付
加については各画素ブロック毎、複数の画素ブロック毎
に行えばよい。尚、上述各部の動作タイミングはタイミ
ングコントロール部612より出力されるタイミング信
号に基いて決定される。The data output from the data selector 608 (FIG. 6) is stored in a fast-in-fast-out memory (FIFO-
First-come, first-served basis) At 609, the data is subjected to time axis processing so as to have a constant data transmission rate, and then a synchronization signal is added by a synchronization adding section 610, and the data is sent from an output terminal 611 to a transmission path (for example, a magnetic recording/reproducing system such as a VTR). Ru. Here, the synchronization signal may be added for each pixel block or for each plurality of pixel blocks. Note that the operation timing of each of the above-mentioned sections is determined based on a timing signal output from the timing control section 612.
図面第11図は第6図に示したデータ送信側に対応する
受信側の構成を示している。第11図において、621
は前述した送信側にて高能率符号化された伝送データが
入力される端子である。入力された伝送データ中の同期
信号は同期分離部622により分離され、タイミングコ
ントロール部623へ供給される。このタイミンクコン
トロール部623は同期信号に基づいて、この受信側の
各部の動作タイミングを決定している。FIG. 11 shows the configuration of the receiving side corresponding to the data transmitting side shown in FIG. In Figure 11, 621
is a terminal to which the transmission data encoded with high efficiency on the transmission side described above is input. A synchronization signal in the input transmission data is separated by a synchronization separation section 622 and supplied to a timing control section 623. The timing control section 623 determines the operation timing of each section on the receiving side based on the synchronization signal.
他方、データセレクタ624においては前述の伝送デー
タ中nビットのデータDmax 、 Dminと、各画
素データをDmax 、 Dtnrn間でにビット量子
化した符号Δi、jとに振り分けられる。これは夫々シ
リアル−パラレル(s−p)変換器625.625aそ
れぞれでパラレルデータに変換される。s−p変換器6
25でパラレルデータとされた各画素ブロック内の最大
値データD wax及び最小値データD akinは夫
々ラッチ回路626.627それぞれでラッチされ、ラ
ッチされた最大値データD a+ax及び最小値データ
Dminは夫々分割値逆変換部628に出力される。他
方各画素ブロック内の各画素データに係る分割符号Δi
、jは前述した様な所定の順序でs−p変換器625a
により出力され、分割値逆変換部628に供給される。On the other hand, the data selector 624 divides the aforementioned transmission data into n-bit data Dmax, Dmin and codes Δi, j obtained by bit quantizing each pixel data between Dmax and Dtnrn. This is converted into parallel data by respective serial-to-parallel (s-p) converters 625 and 625a, respectively. sp converter 6
The maximum value data Dwax and minimum value data Dakin in each pixel block, which are set as parallel data in 25, are latched by latch circuits 626 and 627, respectively, and the latched maximum value data Dax and minimum value data Dmin are respectively latched by latch circuits 626 and 627. It is output to the divided value inverse transformer 628. On the other hand, the division code Δi for each pixel data in each pixel block
, j are the sp converters 625a in a predetermined order as described above.
, and is supplied to the divided value inverse transformer 628 .
第9図(b)は分割符号Δi、j及びDmax。FIG. 9(b) shows division codes Δi, j and Dmax.
D winから元の画素データに係る代表値データD’
i、jを復号する様子を示す図で、図示のように、
代表値は例えばDmax 、 Dminを2に分割した
各量子化レベルの中間に設定する。この様にして分割値
逆変換部628より得たnビットの代表値データ (D
’+、+〜p’s、x)は前述の順序で各画素ブロック
毎に出力されることになる。スキャンコンバータ部62
9(第11図)においては分割値逆変換部628の出力
データを、ラスタースキャンに対応する順序にスキャン
コンバータ部629で変換し、復号画像データとして出
方端子630に出力する。Representative value data D' related to the original pixel data from D win
This is a diagram showing how to decode i and j, as shown in the diagram,
The representative value is set, for example, to the middle of each quantization level obtained by dividing Dmax and Dmin into two. The n-bit representative value data (D
'+, + to p's, x) are output for each pixel block in the above order. Scan converter section 62
9 (FIG. 11), the output data of the divided value inverse conversion section 628 is converted by a scan converter section 629 in an order corresponding to raster scanning, and is outputted to an output terminal 630 as decoded image data.
以上説明したように、ブロック符号化方式においては、
初期値である最大値、最小値の両方あるいはいずれか一
方か不定であると、そのブロック内の標本点の復元は全
く不可能となる。この符号化データの初期値のみを暗号
鍵により暗号化することで秘密性が保たれる。As explained above, in the block encoding method,
If either the maximum value and/or the minimum value, which are the initial values, are indefinite, it is completely impossible to restore the sample points within that block. Confidentiality is maintained by encrypting only the initial value of this encoded data using an encryption key.
(発明の効果)
以上説明したように、この発明によりば、符号化方式に
おける初期値のみを暗号鍵により暗号化し伝送すること
によって、秘密性が高く、暗号化部を低速処理し、ハー
ドウェアを小型化し、コストの低廉化を実現した暗号化
符号化装置の提供か可能となる効果がある。(Effects of the Invention) As explained above, according to the present invention, by encrypting and transmitting only the initial value in the encoding method using the encryption key, secrecy is high, the encryption part is processed at low speed, and the hardware is This has the effect of making it possible to provide an encryption/encoding device that is smaller in size and lower in cost.
第1図はこの発明の第1および第2実施例の暗号化符号
化伝送システムの構成図、第2図は第1図の伝送データ
フォーマットを示す図、第3図はこの発明の第1の実施
例における圧縮器の構成図、第4図は第3図の符号判定
型復号回路の構成図、第5図はこの第1の実施例におけ
る復号化装置の構成図、第6図はこの発明の第2の実施
例における圧縮器の構成図、第7図は第2の実施例にお
ける全画素データを画素ブロックに分割する状態を示す
図、第8図は第7図の各画素ブロックを示す図、第9図
は第6図の圧縮器を説明する図であり、第9図(a)は
第6図の分割値変換部における量子化の状態、第9図(
b)は復号する状態の、それぞれを示す。第10図は1
つの画素ブロックに対する伝送データを示す図、第11
図は第6図のデータ送信側に対応する受信側の構成図、
第12図は従来例の暗号化を示す構成図、第13図は第
12図の暗号化の関数を示す図である。
A−・・・・・信号変換手段
B・・・・・・データ圧縮手段
C・・・・・・暗号化手段
1・・・−A / D
2−−−−−圧縮器
3・・・・・・暗号化器
6・・・・・・伝送路
9−−−−−−解読器
10−−−−−復号器
なお、図中同一符号は同−又は相当部分を示す。FIG. 1 is a block diagram of an encryption encoding transmission system according to the first and second embodiments of the present invention, FIG. 2 is a diagram showing the transmission data format of FIG. 1, and FIG. 3 is a diagram showing the transmission data format of the first embodiment of the present invention. FIG. 4 is a block diagram of the code judgment type decoding circuit in FIG. 3, FIG. 5 is a block diagram of the decoding device in the first embodiment, and FIG. 6 is a block diagram of the decoding device according to the first embodiment. A block diagram of the compressor in the second embodiment, FIG. 7 is a diagram showing how all pixel data is divided into pixel blocks in the second embodiment, and FIG. 8 shows each pixel block in FIG. 7. 9A and 9B are diagrams for explaining the compressor of FIG. 6, and FIG. 9(a) shows the state of quantization in the division value converter of FIG.
b) shows each state to be decoded. Figure 10 is 1
Figure 11 showing transmission data for two pixel blocks.
The figure is a configuration diagram of the receiving side corresponding to the data transmitting side in Figure 6,
FIG. 12 is a block diagram showing conventional encryption, and FIG. 13 is a diagram showing the encryption function of FIG. 12. A-...Signal conversion means B...Data compression means C...Encryption means 1...-A/D 2-----Compressor 3... Encryptor 6 Transmission line 9 Decoder 10 Decoder Note that the same reference numerals in the drawings indicate the same or equivalent parts.
Claims (1)
手段と、 前記信号変換手段で変換された前記信号を符号化方式に
より圧縮して伝送するデータ圧縮手段と、 前記符号化データの初期値のみを暗号鍵により暗号化す
る暗号化手段と、 を具備して成ることを特徴とする暗号化符号化装置。[Scope of Claims] Signal conversion means for converting an image/audio signal from analog to digital; data compression means for compressing and transmitting the signal converted by the signal conversion means using an encoding method; and the encoded data. An encryption encoding device comprising: an encryption means for encrypting only the initial value of using an encryption key.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2108903A JP2946470B2 (en) | 1990-04-26 | 1990-04-26 | Encryption coding device |
US08/398,815 US5682425A (en) | 1990-04-23 | 1995-03-06 | Information signal transmission system |
US08/870,461 US5852663A (en) | 1990-04-23 | 1997-06-06 | Information signal transmission system |
US09/162,831 US6058186A (en) | 1990-04-23 | 1998-09-29 | Information signal transmission system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2108903A JP2946470B2 (en) | 1990-04-26 | 1990-04-26 | Encryption coding device |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10124709A Division JPH10326077A (en) | 1998-05-07 | 1998-05-07 | Enciphering and encoding device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH048029A true JPH048029A (en) | 1992-01-13 |
JP2946470B2 JP2946470B2 (en) | 1999-09-06 |
Family
ID=14496554
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2108903A Expired - Fee Related JP2946470B2 (en) | 1990-04-23 | 1990-04-26 | Encryption coding device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2946470B2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0787077A (en) * | 1993-09-16 | 1995-03-31 | Canon Inc | Data ciphering device |
WO2002037747A1 (en) * | 2000-11-06 | 2002-05-10 | Sony Corporation | Enciphering device and method, deciphering device and method, and storage medium |
US6923495B2 (en) | 2002-03-01 | 2005-08-02 | Nissan Motor Co., Ltd. | Automobile car body front construction and method of assembling car body front |
JP2009033641A (en) * | 2007-07-30 | 2009-02-12 | Asahi Kasei Electronics Co Ltd | Signal delay circuit |
-
1990
- 1990-04-26 JP JP2108903A patent/JP2946470B2/en not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0787077A (en) * | 1993-09-16 | 1995-03-31 | Canon Inc | Data ciphering device |
WO2002037747A1 (en) * | 2000-11-06 | 2002-05-10 | Sony Corporation | Enciphering device and method, deciphering device and method, and storage medium |
US6923495B2 (en) | 2002-03-01 | 2005-08-02 | Nissan Motor Co., Ltd. | Automobile car body front construction and method of assembling car body front |
JP2009033641A (en) * | 2007-07-30 | 2009-02-12 | Asahi Kasei Electronics Co Ltd | Signal delay circuit |
Also Published As
Publication number | Publication date |
---|---|
JP2946470B2 (en) | 1999-09-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5682425A (en) | Information signal transmission system | |
US5164980A (en) | Video telephone system | |
US6519341B1 (en) | Method and apparatus for outputting a high definition image | |
US5347305A (en) | Video telephone system | |
US8041038B2 (en) | System and method for decompressing and making publically available received media content | |
US5617476A (en) | Audio scrambling system for scrambling and descrambling audio signals | |
JPS59500694A (en) | Signal coding equipment for reliable signal transmission | |
US6647149B2 (en) | Methods and apparatus for securely transmitting and processing digital image data | |
Seidel et al. | Cryptanalysis of video encryption algorithms | |
JPH048029A (en) | Ciphering and coding device | |
JPH10326077A (en) | Enciphering and encoding device | |
JP2824910B2 (en) | How to combine data into an image | |
Alhassan et al. | Perceptual video encryption via unit anti-diagonal matrix | |
JPH1118070A (en) | Image compressing device, image extending device and transmission equipment | |
Hingmire et al. | A Novel Approach to Audio Steganography on Audio Input for Secure Communication | |
JPH044630A (en) | Cryptographic coding device | |
Mohamed et al. | Joint compression-encryption technique based on arithmetic coding for jpeg images | |
KR0157666B1 (en) | Audio scramble system, audio scramble apparatus and audio descramble apparatus | |
JP2946469B2 (en) | Decryption device | |
Zhang et al. | Designing an Efficient Image Encryption-Then-Compression System by Using Interweaving Permutation and Blockchain-Watermarking | |
Albawi et al. | Text Hiding in MPEG-l Video File Using Header Location | |
KR100526411B1 (en) | Encryption and/or decryption apparatus and method for pictures data | |
Nithya et al. | An Implementation of Hyperchaotic Encryption Based Steganography with XOR Operation in Wireless Transmission | |
JPH08265724A (en) | Data scramble device | |
JP2746118B2 (en) | Image encryption transmission method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080702 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090702 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |