JPH0479429B2 - - Google Patents
Info
- Publication number
- JPH0479429B2 JPH0479429B2 JP2017684A JP2017684A JPH0479429B2 JP H0479429 B2 JPH0479429 B2 JP H0479429B2 JP 2017684 A JP2017684 A JP 2017684A JP 2017684 A JP2017684 A JP 2017684A JP H0479429 B2 JPH0479429 B2 JP H0479429B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- gate
- target video
- area calculation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000006243 chemical reaction Methods 0.000 claims description 11
- 238000002592 echocardiography Methods 0.000 claims 1
- 239000000284 extract Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 8
- 238000001514 detection method Methods 0.000 description 6
- 230000003321 amplification Effects 0.000 description 2
- 230000002452 interceptive effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S13/00—Systems using the reflection or reradiation of radio waves, e.g. radar systems; Analogous systems using reflection or reradiation of waves whose nature or wavelength is irrelevant or unspecified
- G01S13/66—Radar-tracking systems; Analogous systems
- G01S13/70—Radar-tracking systems; Analogous systems for range tracking only
Landscapes
- Engineering & Computer Science (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Radar Systems Or Details Thereof (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は飛翔体、地上目標、艦船等を追尾す
るレーダ装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a radar device for tracking flying objects, ground targets, ships, and the like.
従来のこの種レーダ装置の一例として、第１図
に示すものがあつた。図において、１は空中線、
２は受信信号を検波し増幅する受信機、３は追尾
距離ゲートの前半分である前ゲート回路、４は追
尾距離ゲート回路の後半分である後ゲート回路、
５ａ及び５ｂは前ゲート回路３及び後ゲート回路
４でゲートされた目標ビデオ信号の面積に比例し
た電圧を発生するストレツチ回路、６は追尾目標
中心と追尾ゲート中心の差を検出するデイスクリ
回路、７は前ゲート回路３及び後ゲート回路４に
追尾ゲート位置を指示するゲート発生回路であ
る。
An example of a conventional radar device of this type is shown in FIG. In the figure, 1 is an antenna;
2 is a receiver that detects and amplifies the received signal; 3 is a front gate circuit that is the front half of the tracking distance gate; 4 is a rear gate circuit that is the rear half of the tracking distance gate circuit;
5a and 5b are stretch circuits that generate a voltage proportional to the area of the target video signal gated by the front gate circuit 3 and the rear gate circuit 4; 6 is a discreet circuit that detects the difference between the tracking target center and the tracking gate center; 7 is a gate generation circuit that instructs the front gate circuit 3 and the rear gate circuit 4 to locate the tracking gate.
第２図は、第１図に示したものの動作波形図で
あり、Ａは受信機２の出力信号である目標ビデオ
信号、Ｂは前ゲート回路３のゲート信号、Ｃは後
ゲート回路４のゲート信号、Ｄはストレツチ回路
５ａの出力波形、Ｅはストレツチ回路５ｂの出力
波形、Ｆはデイスクリ回路６の出力特性、イは目
標ビデオ信号Ａに、ゲート信号Ｂを掛けて抽出さ
れる目標ビデオ面積、ロは目標ビデオ信号Ａに、
ゲート信号Ｃを掛けて抽出される目標ビデオ面
積、VEは、目標ビデオ面積イに比例した電圧、
VLは、目標ビデオ面積ロに比例した電圧、Veは、
デイスクリ・エラー電圧、Ｒは、目標ビデオ中心
と追尾ゲート中心とのずれを示すものである。 FIG. 2 is an operating waveform diagram of the one shown in FIG. 1, where A is the target video signal which is the output signal of the receiver 2, B is the gate signal of the front gate circuit 3, and C is the gate signal of the rear gate circuit 4. D is the output waveform of the stretching circuit 5a, E is the output waveform of the stretching circuit 5b, F is the output characteristic of the disk drive circuit 6, A is the target video area extracted by multiplying the target video signal A by the gate signal B, B is the target video signal A,
The target video area extracted by multiplying the gate signal C, V E is a voltage proportional to the target video area A,
V L is a voltage proportional to the target video area, V e is
The disk error voltage, R, indicates the deviation between the target video center and the tracking gate center.
次に従来の装置の動作を第１図及び第２図を用
いて説明する。 Next, the operation of the conventional device will be explained using FIGS. 1 and 2.
空中線１は追尾しようとする目標からのレー
ダ・エコー信号を受信して受信機２に送出する。
受信機２においては、検波及び増幅を行い、目標
ビデオ信号Ａとして出力する。この目標ビデオ信
号Ａは、前ゲート回路３において、ゲート発生回
路７の出力であるゲート信号Ｂを掛けて目標ビデ
オ面積イを得る。一方、目標ビデオ信号Ａは、後
ゲート回路４において、ゲート発生回路７の出力
であるゲート信号Ｃを掛けて目標ビデオ面積ロを
得る。ここで得られた目標ビデオ面積イ及びロ
を、それぞれ、ストレツチ回路５ａ及び５ｂに入
力し、目標ビデオ面積イ及びロに比例した電圧
VE及びVLを得て、次に続く、デイスクリ回路６
に送る。デイスクリ回路６ではVe＝VE＋VLなる
演算を行い、デイスクリ・エラー電圧Veを検出
している。つまり、デイスクリ・エラー電圧Ve
は、目標ビデオ面積イとロの差を示す電圧であ
り、言換えれば、目標ビデオ信号Ａの面積中心と
追尾ゲートの中心とのずれを示すものである。こ
の関係を示すのがデイスクリ特性Ｆでありデイス
クリ・エラー電圧Veに対する追尾ゲートのずれ
Ｒを検出するためのものである。デイスクリ回路
６より追尾ゲートの位置ずれ情報を、ゲート発生
回路７に送り、その情報を基にゲート発生回路７
では、前ゲート回路３及び後ゲート回路４に対
し、ゲート信号Ｂ及びゲート信号Ｃを制御する。
このようにして、目標ビデオ信号Ａの面積中心を
常に追尾ゲート中心に一致させるようにフイー
ド・バツク・ループを形成し、目標ビデオ信号Ａ
を追尾するようになつている。 An antenna 1 receives a radar echo signal from a target to be tracked and sends it to a receiver 2.
The receiver 2 performs detection and amplification, and outputs it as a target video signal A. This target video signal A is multiplied by the gate signal B, which is the output of the gate generation circuit 7, in the front gate circuit 3 to obtain the target video area A. On the other hand, the target video signal A is multiplied by the gate signal C, which is the output of the gate generation circuit 7, in the rear gate circuit 4 to obtain the target video area. The target video areas A and B obtained here are input to the stretching circuits 5a and 5b, respectively, and voltages proportional to the target video areas A and B are applied.
Obtaining V E and V L , the next discret circuit 6
send to The disk drive circuit 6 performs the calculation V e =V E +V L to detect the disk error voltage V e . In other words, the disk error voltage V e
is a voltage indicating the difference between the target video areas A and B; in other words, it indicates the deviation between the center of the area of the target video signal A and the center of the tracking gate. This relationship is shown by the discret characteristic F, which is used to detect the deviation R of the tracking gate with respect to the discret error voltage V e . The positional deviation information of the tracking gate is sent from the disk drive circuit 6 to the gate generation circuit 7, and based on that information, the gate generation circuit 7
Now, the gate signal B and the gate signal C are controlled for the front gate circuit 3 and the rear gate circuit 4.
In this way, a feed back loop is formed so that the center of area of the target video signal A always coincides with the center of the tracking gate, and the center of the area of the target video signal A is
It is starting to track.
しかるに、上記のように、デイスクリ回路６が
目標ビデオ信号Ａの面積を利用したものであるた
めに、追尾目標がレピータを使用し、意図的に発
射した妨害信号が受信信号に加わり、ゲート発生
回路７が前ゲート回路３及び後ゲート回路４に対
し出力した追尾ゲート内に混入した場合、前ゲー
ト回路３及び後ゲート回路４の出力である目標ビ
デオ面積は真の面積とはならず、よつて、デイス
クリ回路６のデイスクリ・エラー検出も誤つたも
のとなり、次に続く、ゲート発生回路７も誤つた
追尾ゲート位置を前ゲート回路３及び後ゲート回
路４に指示することとなり、ついには、追尾不能
となる欠点があつた。 However, as mentioned above, since the disk drive circuit 6 utilizes the area of the target video signal A, the tracked target uses a repeater, and the intentionally emitted interference signal is added to the received signal, causing the gate generation circuit to 7 gets mixed into the tracking gate output to the front gate circuit 3 and rear gate circuit 4, the target video area that is the output of the front gate circuit 3 and rear gate circuit 4 will not be the true area. , the disk error detection by the disk drive circuit 6 is also erroneous, and the subsequent gate generation circuit 7 also instructs the front gate circuit 3 and rear gate circuit 4 to the wrong tracking gate position, and finally tracking becomes impossible. There was a drawback.
この発明は、かかる欠点を改善する目的でなさ
れたもので、追尾ゲート中心の目標ビデオ振幅値
と、追尾ゲート前端より3/4の目標ビデオ振幅値
とを常に観測し、追尾ゲート前端より3/4の目標
ビデオ振幅値が、追尾ゲート中心の目標ビデオ振
幅値を越えた時、妨害信号が追尾ゲート内に混入
したものと判断し、デイスクリ・エラー検出を
前・後1/2面積より検出したものから、追尾ゲー
ト前端より1/4の目標ビデオ面積より検出したも
のに切換えることにより、妨害信号が追尾ゲート
内に混入した際にも、目標の追尾を安定にしたレ
ーダ装置を提供することを目的としている。
This invention was made with the purpose of improving such drawbacks, and the target video amplitude value at the center of the tracking gate and the target video amplitude value 3/4 from the front end of the tracking gate are constantly observed, and the target video amplitude value is 3/4 from the front end of the tracking gate. When the target video amplitude value of 4 exceeds the target video amplitude value at the center of the tracking gate, it is determined that the interference signal has entered the tracking gate, and disk error detection is performed from the front and rear 1/2 areas. By switching from detection to detection from a target video area that is 1/4 of the front end of the tracking gate, we aim to provide a radar device that can stably track the target even when interference signals enter the tracking gate. The purpose is
第３図は、この発明の一実施例を示すブロツク
図、第４図は、第３図に示したものの動作波形図
である。
FIG. 3 is a block diagram showing one embodiment of the present invention, and FIG. 4 is an operational waveform diagram of the system shown in FIG.
第３図において、１，２，６及び７は上記従来
装置と全く同一のものである。８は目標ビデオ信
号を抽出するためのゲート回路、９はＡ／Ｄ変換
回路、１０は上記追尾ゲートの前半分の目標ビデ
オ面積を算出する前1/2面積算出回路、１１は上
記追尾ゲートの後半分の目標ビデオ面積を算出す
る後1/2面積算出回路、１２は上記追尾ゲートの
前1/4の目標ビデオ面積を算出する前1/4面積算出
回路、１３は上記前1/4面積算出回路１２の出力
を保持する第３のレジスタ、１４は上記追尾ゲー
ト中心の目標ビデオ振幅値Ａを保持する第１のレ
ジスタ、１５は上記追尾ゲート前端より3/4の目
標ビデオ振幅値Ｂを保持する第２のレジスタ、１
６は上記第１のレジスタ１４と第２のレジスタ１
５の出力を受けてＡ＜Ｂなる条件を検出する比較
回路、１７は上記比較回路１６の出力を受けて、
上記デイスクリ回路６の入力を切換えるセレクタ
を示している。 In FIG. 3, numerals 1, 2, 6, and 7 are exactly the same as the conventional device described above. 8 is a gate circuit for extracting the target video signal, 9 is an A/D conversion circuit, 10 is a half area calculation circuit for calculating the target video area of the front half of the tracking gate, and 11 is a circuit for calculating the target video area of the front half of the tracking gate. 12 is a front 1/4 area calculation circuit that calculates the target video area of the front 1/4 of the tracking gate; 13 is the front 1/4 area that calculates the target video area of the latter half; A third register holds the output of the calculation circuit 12, 14 is a first register that holds the target video amplitude value A at the center of the tracking gate, and 15 holds the target video amplitude value B of 3/4 from the front end of the tracking gate. a second register to hold, 1
6 is the first register 14 and the second register 1.
A comparison circuit 17 receives the output of the comparison circuit 16 and detects the condition A<B.
A selector for switching the input of the disk drive circuit 6 is shown.
第４図は、第３図に示したものの動作波形図で
あり、ＧはＡ／Ｄ変換回路９の出力であるデジタ
ル化目標ビデオ信号を概念的に示したものであ
る。Ｈは追尾ゲート、Ｊは前1/2面積算出回路１
０の面積算出区間、Ｋは後1/2面積算出回路１１
の面積算出区間をそれぞれ示す。Ｌは前1/4面積
算出回路１２の面積算出区間を示す。また、ハは
前1/2面積算出回路１０によつて算出される目標
ビデオ面積、ニは後1/2面積算出回路１１によつ
て算出される目標ビデオ面積、△ｔは、Ａ／Ｄ変
換回路９のサンプリング間隔、ｋは追尾ゲートＨ
の中心、つまり、t0＋ｎ／２△ｔの目標ビデオ振幅
値、１は追尾ゲートＨの前端より3 4、つまり、t0
＋3n／４△ｔの目標ビデオ振幅値を示す。ここで、
ｎは追尾ゲートＨを、△ｔでサンプリングした時
のデジタル化目標ビデオ信号の数を示す。 FIG. 4 is an operational waveform diagram of what is shown in FIG. 3, and G conceptually shows the digitized target video signal which is the output of the A/D conversion circuit 9. H is the tracking gate, J is the front 1/2 area calculation circuit 1
0 area calculation section, K is the rear 1/2 area calculation circuit 11
The area calculation intervals are shown respectively. L indicates the area calculation section of the front 1/4 area calculation circuit 12. Further, C is the target video area calculated by the front 1/2 area calculation circuit 10, D is the target video area calculated by the rear 1/2 area calculation circuit 11, and Δt is A/D conversion. Sampling interval of circuit 9, k is tracking gate H
, that is, the target video amplitude value of t 0 +n/2△t, 1 is 3 4 from the front end of the tracking gate H, that is, t 0
Indicates a target video amplitude value of +3n/4Δt. Here, n indicates the number of digitized target video signals when the tracking gate H is sampled at Δt.
次に動作について説明する。空中線１は追尾し
ようとする目標からのレーダ・エコー信号を受信
して受信機２に送出する。受信機２においては、
検波及び増幅を行い目標ビデオ信号として出力す
る。この目標ビデオ信号は、ゲート回路８におい
て、追尾ゲートＨを掛けて、ゲーテツド・ビデオ
信号となり、次に続く、Ａ／Ｄ変換回路９に送出
する。Ａ／Ｄ変換回路９でデジタル化目標ビデオ
信号Ｇに変換される。次に前1/2面積算出回路１
０で、t0よりt0＋ｎ／２△ｔまでのデジタル化目標
ビデオ信号の面積ハを算出する。また、後1/2面
積算出回路１１では、t0＋ｎ／２△ｔよりt0＋3n／４△
ｔまでのデジタル化目標ビデオ信号の面積ニを算
出する。前1/4面積算出回路１２では、t0よりt0
＋ｎ／４△ｔまでのデジタル化目標ビデオ信号の面
積を算出する。また、第３のレジスタ１３は、前
１／４面積算出回路１２の出力を常に取り込んで内
容を更新している。一方、第１のレジスタ１４で
は、Ａ／Ｄ変換回路９のt0＋ｎ／２△ｔの目標ビデ
オ振幅値ｋを取り込み、また、第２のレジスタ１
５では、t0＋3n／４△ｔの目標ビデオ振幅値１を取
り込んで、次に続く、比較回路１６に送出してい
る。比較回路１６では、第２のレジスタ１５の出
力値が、第１のレジスタ１４の出力値を越えたか
否かの判定している。つまり、Ａ＜Ｂなる条件に
達しているか否かを判定している。ここで仮に、
比較回路１６の出力がＡ＞Ｂであれば、セレクタ
１７は前1/2面積算出回路１０及び後1/2面積算出
回路１１の出力を選択し、次に続く、デイスクリ
回路６に送り距離デイスクリ・エラーを検出す
る。この距離デイスクリ・エラーより、ゲート発
生回路７は追尾ゲートＨの中心が追尾目標ビデオ
面積の中心に来るよう制御して目標追尾を行う。
また仮に、比較回路１６の出力がＡ＜Ｂであれ
ば、セレクタ１７は前1/4面積算出回路１２及び
第３のレジスタ１３の出力を選択し、次に続く、
デイスクリ回路６に送り距離デイスクリ・エラー
を検出する。これと同時に、比較回路１６の出力
であるＡ＜Ｂ信号を受けて、第３のレジスタ１３
は、現在、取り込んでいる前1/4面積算出回路１
２の出力である前1/4目標ビデオ面積値が更新さ
れないようにホールドする。よつて、第３のレジ
スタ１３には、t0＋3n／４△ｔの目標ビデオ振幅値
１がt0＋ｎ／２△ｔの目標ビデオ振幅値ｋを越える
直前の、前1/4目標ビデオ面積値が保持されてい
ることになる。そして、ゲート発生回路７は前1/
４面積算出区間Ｌで抽出した目標ビデオ面積値が
第３のレジスタ１３に保持されている値に等しく
なるよう追尾ゲートＨを制御して目標追尾を行
う。 Next, the operation will be explained. An antenna 1 receives a radar echo signal from a target to be tracked and sends it to a receiver 2. In receiver 2,
It performs detection and amplification and outputs it as a target video signal. This target video signal is multiplied by a tracking gate H in a gate circuit 8 to become a gated video signal, which is then sent to an A/D conversion circuit 9. The A/D conversion circuit 9 converts it into a digitized target video signal G. Next, the front 1/2 area calculation circuit 1
0, the area C of the digitized target video signal from t 0 to t 0 +n/2Δt is calculated. Further, the rear 1/2 area calculation circuit 11 calculates the area d of the digitized target video signal from t 0 +n/2Δt to t 0 +3n/4Δt. In the front 1/4 area calculation circuit 12, from t 0 to t 0
Calculate the area of the digitized target video signal up to +n/4Δt. Further, the third register 13 constantly takes in the output of the front 1/4 area calculation circuit 12 and updates its contents. On the other hand, the first register 14 takes in the target video amplitude value k of t 0 +n/2Δt of the A/D conversion circuit 9, and the second register 1
5, the target video amplitude value 1 of t 0 +3n/4Δt is taken in and sent to the comparison circuit 16 that follows. The comparison circuit 16 determines whether the output value of the second register 15 exceeds the output value of the first register 14. In other words, it is determined whether the condition A<B is reached. Here, hypothetically,
If the output of the comparison circuit 16 is A>B, the selector 17 selects the outputs of the front 1/2 area calculation circuit 10 and the rear 1/2 area calculation circuit 11, and sends the feed distance disk to the next disk drive circuit 6.・Detect errors. Due to this distance discret error, the gate generation circuit 7 performs target tracking by controlling the center of the tracking gate H to be located at the center of the tracking target video area.
Further, if the output of the comparison circuit 16 is A<B, the selector 17 selects the output of the previous 1/4 area calculation circuit 12 and the third register 13, and the following
A feed distance discret error is detected in the discret circuit 6. At the same time, receiving the A<B signal output from the comparison circuit 16, the third register 13
is the previous 1/4 area calculation circuit 1 that is currently being imported.
The previous 1/4 target video area value, which is the output of step 2, is held so that it is not updated. Therefore, the third register 13 stores the previous 1/4 target video area immediately before the target video amplitude value 1 of t 0 +3n/4Δt exceeds the target video amplitude value k of t 0 +n/2Δt. The value will be retained. Then, the gate generation circuit 7 is connected to the front 1/
Target tracking is performed by controlling the tracking gate H so that the target video area value extracted in the four area calculation sections L becomes equal to the value held in the third register 13.
この発明は、以上説明したとおり、追尾ゲート
中心の目標ビデオ振幅値と追尾ゲート前端より3/
４の位置の目標ビデオ振幅値とを常に観測するこ
とにより、追尾ゲート内に妨害信号が混入したこ
とを検知することができる。また、妨害信号が追
尾ゲートに混入した際、目標ビデオ面積の1/2の
点を追尾する方式から、目標ビデオ面積の前1/4
の点を追尾する方式に変えることにより、妨害信
号が追尾ゲート内に混入していても安定追尾が可
能となる効果がある。
As explained above, this invention has a target video amplitude value at the center of the tracking gate and a 3/3
By constantly observing the target video amplitude value at position 4, it is possible to detect that an interfering signal has entered the tracking gate. In addition, when an interference signal enters the tracking gate, we have changed from a method that tracks a point 1/2 of the target video area to a point 1/4 in front of the target video area.
By changing the method to track the point , stable tracking is possible even if an interfering signal is mixed into the tracking gate.
第１図は従来のレーダ装置を示すブロツク図、
第２図は第１図の動作波形図、第３図はこの発明
の一実施例を示すブロツク図、第４図は第３図の
動作波形図である。
図において、１は空中線、２は受信機、３は前
ゲート回路、４は後ゲート回路、５ａ，５ｂはス
トレツチ回路、６はデイスクリ回路、７はゲート
発生回路、８はゲート回路、９はＡ／Ｄ変換回
路、１０は前1/2面積算出回路、１１は後1/2面積
算出回路、１２は前1/4面積算出回路、１３は第
３のレジスタ、１４は第１のレジスタ、１５は第
２のレジスタ、１６は比較回路、１７はセレクタ
である。なお、図中同一あるいは相当部分には同
一符号を付して示してある。
Figure 1 is a block diagram showing a conventional radar device.
2 is an operational waveform diagram of FIG. 1, FIG. 3 is a block diagram showing an embodiment of the present invention, and FIG. 4 is an operational waveform diagram of FIG. 3. In the figure, 1 is an antenna, 2 is a receiver, 3 is a front gate circuit, 4 is a rear gate circuit, 5a and 5b are stretch circuits, 6 is a disk drive circuit, 7 is a gate generation circuit, 8 is a gate circuit, and 9 is an A /D conversion circuit, 10 is a front 1/2 area calculation circuit, 11 is a rear 1/2 area calculation circuit, 12 is a front 1/4 area calculation circuit, 13 is a third register, 14 is a first register, 15 is a second register, 16 is a comparison circuit, and 17 is a selector. It should be noted that the same or corresponding parts in the figures are indicated by the same reference numerals.
Claims (1)
の空中線で受信したレーダ・エコー信号を検波し
増幅する受信機と、この受信機によつて得られた
目標ビデオ信号に追尾ゲートを掛けてゲーテツ
ド・ビデオ信号を抽出するゲート回路と、このゲ
ート回路で抽出されたゲーテツド・ビデオ信号を
量子化するＡ／Ｄ変換回路と、このＡ／Ｄ変換回
路により得られたデジタル・ビデオ信号の出力を
加算して目標ビデオ面積を算出する前1/2面積算
出回路、後1/2面積算出回路、および前1/4面積算
出回路と、上記Ａ／Ｄ変換回路の出力を入力し、
上記追尾ゲート中心の目標ビデオ振幅値Ａを保持
する第１のレジスタと、上記Ａ／Ｄ変換回路の出
力を入力し、上記追尾ゲート前端より3/4の目標
ビデオ振幅値Ｂを保持する第２のレジスタと、上
記第１のレジスタと第２のレジスタの出力を受け
てＡ＜Ｂなる条件を検出する比較回路と、上記前
１／４面積算出回路の出力を保持し、かつ上記比較
回路のＡ＜Ｂ出力を受けて振幅値Ｂが振幅値Ａを
越える直前の前1/4面積算出回路の出力を保持す
る第３のレジスタと、上記前1/2面積算出回路、
後1/2面積算出回路、前1/4面積算出回路および上
記第３のレジスタの出力を入力し、上記比較回路
の出力を受け上記比較回路の出力がＡ＜Ｂのとき
上記前1/4面積算出回路と上記第３のレジスタの
出力を選択し、Ａ＜Ｂ以外のとき上記前1/2面積
算出回路と後1/2面積算出回路の出力を選択し、
出力するセレクタと、このセレクタの出力を導入
し追尾エラーを検出するデイスクリ回路と、この
デイスクリ回路の出力を導入し目標ビデオの中心
が上記追尾ゲートの中心に一致するよう追尾ゲー
トの位置を制御するゲート発生回路とを備えたこ
とを特徴とするレーダ装置。1 An antenna that receives reflected echoes from the target, a receiver that detects and amplifies the radar echo signal received by this antenna, and a gated video by applying a tracking gate to the target video signal obtained by this receiver. A gate circuit that extracts a signal, an A/D conversion circuit that quantizes the gated video signal extracted by this gate circuit, and the output of the digital video signal obtained by this A/D conversion circuit are added together. Input the outputs of the front 1/2 area calculation circuit, rear 1/2 area calculation circuit, front 1/4 area calculation circuit and the above A/D conversion circuit for calculating the target video area,
A first register that holds a target video amplitude value A at the center of the tracking gate, and a second register that receives the output of the A/D conversion circuit and holds a target video amplitude value B that is 3/4 from the front end of the tracking gate. , a comparison circuit that receives the outputs of the first register and the second register and detects the condition A<B, and holds the output of the front 1/4 area calculation circuit; a third register that holds the output of the front 1/4 area calculation circuit immediately before the amplitude value B exceeds the amplitude value A upon receiving the A<B output; and the front 1/2 area calculation circuit;
The outputs of the rear 1/2 area calculation circuit, the front 1/4 area calculation circuit, and the third register are input, and when the output of the comparison circuit is received and the output of the comparison circuit is A<B, the output of the front 1/4 area is calculated. Select the output of the area calculation circuit and the third register, select the output of the front 1/2 area calculation circuit and the rear 1/2 area calculation circuit when A<B is not satisfied,
A selector to output, a discreet circuit that introduces the output of this selector to detect tracking errors, and a discreet circuit that introduces the output of this discreet circuit to control the position of the tracking gate so that the center of the target video matches the center of the tracking gate. A radar device comprising a gate generation circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017684A JPS60164276A (en) | 1984-02-07 | 1984-02-07 | Radar equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017684A JPS60164276A (en) | 1984-02-07 | 1984-02-07 | Radar equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60164276A JPS60164276A (en) | 1985-08-27 |
| JPH0479429B2 true JPH0479429B2 (en) | 1992-12-15 |
Family
ID=12019866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017684A Granted JPS60164276A (en) | 1984-02-07 | 1984-02-07 | Radar equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60164276A (en) |
-
1984
- 1984-02-07 JP JP2017684A patent/JPS60164276A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60164276A (en) | 1985-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4086590A (en) | Method and apparatus for improving the slowly moving target detection capability of an AMTI synthetic aperture radar | |
| JP3388506B2 (en) | Pulse Doppler radar system with improved cluster target resolution | |
| US2538028A (en) | Automatic gain-control system | |
| KR860009307A (en) | Radar system | |
| JP2002533732A (en) | Time delay determination and signal shift determination | |
| US4394659A (en) | Monopulse radar with pilot signal generator | |
| US4034373A (en) | Airborne moving-target indicating radar system | |
| US3513470A (en) | Radio transponder | |
| AU618297B2 (en) | Radar apparatus employing different kinds of pulses | |
| CA2205471C (en) | Unlocked w-band receiver with coherent features | |
| US5659320A (en) | Method and device for determining the speed of a moving object by means of a pulse-compression radar or sonar | |
| JPS6161071B2 (en) | ||
| US4679050A (en) | Pulse radar apparatus | |
| US5266956A (en) | Method and device for the measurement of short distances by analysis of the delay in the propagation of a wave | |
| JPH0479429B2 (en) | ||
| US5124708A (en) | RF stability measuring system for MTI radars | |
| JP3365196B2 (en) | Radar equipment | |
| JPH0479428B2 (en) | ||
| EP0481582A1 (en) | Target range detector | |
| US3283323A (en) | Automatic gain control ratio circuit | |
| JP2933053B2 (en) | Radar equipment | |
| US6204805B1 (en) | Dual target tracking altimeter | |
| US7106422B2 (en) | Rangefinder and measuring method | |
| RU2251709C1 (en) | Mode of determination of distance to the source of radio-frequency emission and the speed of closing in of a flying vehicle with it | |
| RU2234109C1 (en) | Radar interrogator |