JPH0479174B2 - - Google Patents

Info

Publication number
JPH0479174B2
JPH0479174B2 JP3248688A JP3248688A JPH0479174B2 JP H0479174 B2 JPH0479174 B2 JP H0479174B2 JP 3248688 A JP3248688 A JP 3248688A JP 3248688 A JP3248688 A JP 3248688A JP H0479174 B2 JPH0479174 B2 JP H0479174B2
Authority
JP
Japan
Prior art keywords
diffusion region
photovoltaic
impedance element
gate
impurity semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3248688A
Other languages
Japanese (ja)
Other versions
JPH01208018A (en
Inventor
Shigeo Akyama
Fumio Kato
Yasushi Mori
Kazuhisa Fujii
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP63032486A priority Critical patent/JPH01208018A/en
Publication of JPH01208018A publication Critical patent/JPH01208018A/en
Publication of JPH0479174B2 publication Critical patent/JPH0479174B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、入力信号を発光素子で光信号に変換
し、発光素子と光結合された光起電力ダイオード
アレイで光信号を電気信号に変換し、その電気信
号によつて、出力用の金属酸化膜半導体電界効果
トランジスタ(MOSFET)を駆動させ、出力用
接点信号を得るようにした光結合を用いた固体リ
レーに関するものである。
[Detailed Description of the Invention] [Industrial Application Field] The present invention converts an input signal into an optical signal using a light emitting element, and converts the optical signal into an electrical signal using a photovoltaic diode array optically coupled to the light emitting element. The present invention relates to a solid state relay using optical coupling, which uses the electrical signal to drive an output metal oxide semiconductor field effect transistor (MOSFET) to obtain an output contact signal.

[従来の技術] 第6図は従来の固体リレー(特願昭61−255022
号)の回路図である。入力端子6−6′間には、
発光ダイオード1が接続されている。光起電力ダ
イオードアレイ2は、発光ダイオード1と光結合
されている。入力端子6−6′間に入力電流が流
れると、発光ダイオード1が光信号を発生し、こ
の光信号により光起電力ダイオードアレイ2の両
端に光起電力が発生する。
[Prior art] Figure 6 shows a conventional solid state relay (patent application No. 61-255022).
This is a circuit diagram of Between input terminals 6 and 6',
A light emitting diode 1 is connected. The photovoltaic diode array 2 is optically coupled to the light emitting diodes 1 . When an input current flows between the input terminals 6 and 6', the light emitting diode 1 generates an optical signal, which generates a photovoltaic force across the photovoltaic diode array 2.

出力端子7−7間には、絶縁ゲート型の電界効
果トランジスタ3(以下「MOSFET3」とい
う)のドレイン及びソースがそれぞれ接続されて
いる。このMOSFET3の基板はソースと共通接
続されている。前記光起電力ダイオードアレイ2
の両端に発生する光起電力は、インピーダンス要
素4を介して出力用のMOSFET3のゲート・ソ
ース間に印加されると同時に、ノーマリ・オン型
の静電誘導型トランジスタ(SIT)又は電界効果
型トランジスタ(FET)よりなる駆動用トラン
ジスタ5を介して流れる。したがつて、
MOSFET3のゲート容量を充電する電流と、駆
動用トランジスタ5を介して流れる電流が、イン
ピーダンス要素4を介して流れる。このため、イ
ンピーダンス要素4の両端電圧降下により駆動用
トランジスタ5のゲート・ソース間に図示された
極性のバイアス電圧が加わる。このバイアス電圧
により駆動用トランジスタ5が瞬時に高インピー
ダンス状態となる。それ故、駆動用トランジスタ
5の存在により出力用のMOSFET3のゲート・
ソース間の充電動作を遅延することはない。出力
用MOSFET3がエンハンスメントモードである
場合には、ゲート・ソース間の電圧が上昇するこ
とにより、ドレイン・ソース間のインピーダンス
状態が高インピーダンス状態から低インピーダン
ス状態に変化する。したがつて、リレーの入力端
子6−6′間に入力電流が流れると、出力端子7
−7′間がOFF状態からON状態に変化し、機械
的な可動部分を持たずに、電気機械的なリレーと
同じ作用をすることになる。
The drain and source of an insulated gate field effect transistor 3 (hereinafter referred to as "MOSFET 3") are connected between the output terminals 7 and 7, respectively. The substrate of this MOSFET 3 is commonly connected to the source. The photovoltaic diode array 2
The photovoltaic force generated across the is applied between the gate and source of the output MOSFET 3 via the impedance element 4, and at the same time is applied to the normally-on static induction transistor (SIT) or field effect transistor. The signal flows through the driving transistor 5 made of (FET). Therefore,
A current that charges the gate capacitance of MOSFET 3 and a current that flows through drive transistor 5 flow through impedance element 4 . Therefore, due to the voltage drop across the impedance element 4, a bias voltage of the polarity shown is applied between the gate and source of the driving transistor 5. This bias voltage instantly puts the driving transistor 5 into a high impedance state. Therefore, due to the presence of the driving transistor 5, the gate of the output MOSFET 3
There is no delay in charging operations between sources. When the output MOSFET 3 is in the enhancement mode, the impedance state between the drain and source changes from a high impedance state to a low impedance state as the voltage between the gate and source increases. Therefore, when an input current flows between input terminals 6 and 6' of the relay, output terminal 7
-7' changes from the OFF state to the ON state, and has no mechanical moving parts and functions in the same way as an electromechanical relay.

入力端子6−6′間の入力電流が遮断されると、
MOSFET3のゲート容量に蓄積されていた電荷
は、駆動用トランジスタ5を介して放電される。
このとき、駆動用トランジスタ5のゲート・ソー
ス間には前記バイアス電圧が加わらないので、駆
動用トトランジスタ5はオン状態であり、したが
つて、この放電動作は極めて短時間で完了する。
When the input current between input terminals 6-6' is cut off,
The charge accumulated in the gate capacitance of the MOSFET 3 is discharged via the driving transistor 5.
At this time, since the bias voltage is not applied between the gate and source of the driving transistor 5, the driving transistor 5 is in an on state, and therefore, this discharging operation is completed in an extremely short time.

[発明が解決しようとする課題] 上述の従来技術において、入力電流が入力端子
6−6′間に定常的に流れている場合には、駆動
用トランジスタ5を介してわずかな電流がインピ
ーダンス要素4に流れ、これにより駆動用トラン
ジスタ5のゲート・ソース間にバイアス電圧が加
わり、高インピーダンス状態を維持する。このと
き、インピーダンス要素4に加わる電圧値V4は、
駆動用トランジスタ5の遮断特性とインピーダン
ス要素4の値に応じて決まる。駆動用トランジス
タ5の遮断特性が一定であれば、光起電力のバイ
パスロス分(つまり出力用MOSFET3のゲー
ト・ソース間に供給されないで駆動用トランジス
タ5を介して消費される分)を少なくするには、
インピーダンス要素4はできるだけ大きな値とす
る方が良い。つまり、インピーダンス要素4が大
きい値であれば、入力端子6−6′間の入力電流
が少なくてもリレーを感動動作させることができ
る。しかしながら、インピーダンス要素4の抵抗
値が大き過ぎると、出力用MOSFET3のゲー
ト・ソース間の静電容量を充電する電流
(MOSFET3のゲート電位を上昇させるための
電流)もインピーダンス要素4を介して流れるた
め、この電流値に制限を与えてしまう。つまり、
入力電流の立ち上がりに対する出力端子7−7′
間のインピーダンス変化の応答速度を高めるに
は、インピーダンス要素4の値は小さくしなけれ
ばならない。
[Problems to be Solved by the Invention] In the above-mentioned prior art, when the input current is flowing steadily between the input terminals 6 and 6', a small amount of current flows through the drive transistor 5 and the impedance element 4. As a result, a bias voltage is applied between the gate and source of the driving transistor 5 to maintain a high impedance state. At this time, the voltage value V 4 applied to the impedance element 4 is
It is determined depending on the cutoff characteristics of the driving transistor 5 and the value of the impedance element 4. If the cutoff characteristics of the driving transistor 5 are constant, the bypass loss of photovoltaic power (that is, the amount consumed via the driving transistor 5 without being supplied between the gate and source of the output MOSFET 3) can be reduced. teeth,
It is better to set the impedance element 4 to a value as large as possible. In other words, if the impedance element 4 has a large value, the relay can be operated impressively even if the input current between the input terminals 6 and 6' is small. However, if the resistance value of the impedance element 4 is too large, the current that charges the capacitance between the gate and source of the output MOSFET 3 (current for increasing the gate potential of the MOSFET 3) also flows through the impedance element 4. , which imposes a limit on this current value. In other words,
Output terminal 7-7' for input current rise
In order to increase the response speed of the impedance change between the two, the value of the impedance element 4 must be small.

このように、上述の従来技術においては、リレ
ーを動作させるために要する最低の入力電流、つ
まり、感動電流(IFon)を小さくするためには、
インピーダンス要素4の値を大きく設定する必要
があり、また、入力電流が流れてから出力端子7
−7′間がONするまでの応答時間Tonを短くす
るためには、インピーダンス要素4の値を小さく
設定する必要がある。
In this way, in the above-mentioned conventional technology, in order to reduce the minimum input current required to operate the relay, that is, the impression current (I F on),
It is necessary to set the value of impedance element 4 to a large value, and it is also necessary to set the value of impedance element 4 to a large value.
In order to shorten the response time Ton until -7' turns ON, it is necessary to set the value of impedance element 4 small.

本発明はこのような点に鑑みてなされたもので
あり、その目的とするところは、感動電流が小さ
く、しかも応答速度が速い固体リレーを簡単な構
成で提供することにある。
The present invention has been made in view of these points, and its purpose is to provide a solid state relay with a simple structure that has a small impressed current and a fast response speed.

[課題を解決するための手段] 本発明にあつては、上記の課題を解決するため
に、添付図面に示すように、入力信号に応答して
光信号を発生する発光ダイオード1のような発光
素子と、前記光信号を受光して光起電力を発生す
る光起電力ダイオードアレイ2と、光起電力ダイ
オードアレイ2と直列的に接続されたインピーダ
ンス要素4と、前記光起電力を前記インピーダン
ス要素4を介してゲート・基板間に印加されて、
第1のインピーダンス状態から第2のインピーダ
ンス状態に変化する出力用MOSFET3と、出力
用MOSFET3のゲート・基板間に一対の通電電
極を接続され、前記インピーダンス要素4と光起
電力ダイオードアレイ2との接続点に制御電極を
接続されて、光起電力ダイオードアレイ2による
光起電力の発生時に前記インピーダンス要素4の
両端に生じる電圧にて高インピーダンス状態にバ
イアスされるノーマリ・オン型の駆動用トランジ
スタ5とを有して成る固体リレーにおいて、イン
ピーダンス要素4は低濃度の不純物半導体領域4
4に導電型の異なる不純物を拡散させた拡散領域
40の抵抗よりなり、不純物半導体領域44と拡
散領域40の間に生じるPN接合が光起電力の発
生時には逆バイアスされるように不純物半導体領
域44を拡散領域40一端(アルミニウム電極4
2)に接続し、拡散領域40は所定の間隔で蛇行
するように形成され、拡散領域40の蛇行する間
隔は、光起電力による出力用MOSFET3のゲー
ト・基板間容量の充電時に拡散領域40と不純物
半導体領域44の間に生じる空乏層がつながるよ
うな間隔に設定され、且つアルミニウム膜49が
拡散領域を覆うように被着されていることを特徴
とするものである。
[Means for Solving the Problems] In the present invention, in order to solve the above problems, as shown in the attached drawings, a light emitting diode 1 such as a light emitting diode 1 that generates an optical signal in response to an input signal is used. a photovoltaic diode array 2 that receives the optical signal and generates photovoltaic force; an impedance element 4 connected in series with the photovoltaic diode array 2; 4 is applied between the gate and the substrate,
A pair of current-carrying electrodes are connected between the output MOSFET 3 that changes from the first impedance state to the second impedance state and the gate and substrate of the output MOSFET 3, and the connection between the impedance element 4 and the photovoltaic diode array 2. a normally-on drive transistor 5 which is biased into a high impedance state by the voltage generated across the impedance element 4 when the photovoltaic diode array 2 generates a photovoltaic force; In the solid-state relay comprising
The impurity semiconductor region 44 is made up of the resistance of the diffusion region 40 in which impurities of different conductivity types are diffused into the impurity semiconductor region 44 so that the PN junction formed between the impurity semiconductor region 44 and the diffusion region 40 is reverse biased when a photovoltaic force is generated. One end of the diffusion region 40 (aluminum electrode 4
2), the diffusion region 40 is formed in a meandering manner at a predetermined interval, and the meandering interval of the diffusion region 40 is such that the diffusion region 40 and The spacing is set such that the depletion layers formed between the impurity semiconductor regions 44 are connected, and the aluminum film 49 is deposited to cover the diffusion regions.

[作用] 本発明の作用を第3図a,bにより説明する。
光起電力の発生時には、インピーダンス要素4に
光起電力による電流が流れて、拡散領域40と不
純物半導体領域44の間のPN接合は、逆バイア
ス状態となる。不純物半導体領域44の不純物濃
度が低いので、印加電圧が低くても、空乏層は第
3図aの破線で示すように不純物半導体領域44
の側に大きく拡がる。しかも、拡散領域40の上
には遮光を目的としたアルミニウム膜49が存在
するために、このアルミニウム膜49が電界印加
膜として作用し、空乏層をさらに拡げる。そし
て、前記逆バイアス電圧が所定値を越えると、第
3図bの破線で示すように、不純物半導体領域4
4の中で空乏層がつながつてしまい、同図の矢印
で示すように、電子が流れ得る状態となる。した
がつて、蛇行する拡散領域40を蛇行せずに電流
が流れるようになり、インピーダンス要素4の抵
抗値が下がる。このため、本発明にあつては、入
力信号の発生した過渡時にはインピーダンス要素
4の低抗値が下がり、出力用MOSFET3のゲー
ト・ソース間容量を急速に充電することができ
る。また、入力信号が安定した定常時には、第3
図aに示すように、空乏層がつながる状態には至
らないので、蛇行する拡散領域40により高抵抗
が得られ、小さな入力信号でノーマリ・オン型の
駆動用トランジスタ5を高インピーダンス状態に
バイアスすることができるものである。
[Operation] The operation of the present invention will be explained with reference to FIGS. 3a and 3b.
When a photovoltaic force is generated, a current due to the photovoltaic force flows through the impedance element 4, and the PN junction between the diffusion region 40 and the impurity semiconductor region 44 is placed in a reverse bias state. Since the impurity concentration of the impurity semiconductor region 44 is low, even if the applied voltage is low, the depletion layer is formed in the impurity semiconductor region 44 as shown by the broken line in FIG.
It expands greatly on the side of . Moreover, since the aluminum film 49 for the purpose of shielding light is present on the diffusion region 40, this aluminum film 49 acts as an electric field applying film and further expands the depletion layer. When the reverse bias voltage exceeds a predetermined value, as shown by the broken line in FIG. 3b, the impurity semiconductor region 4
4, the depletion layers become connected, resulting in a state in which electrons can flow, as shown by the arrows in the figure. Therefore, current flows through the meandering diffusion region 40 without meandering, and the resistance value of the impedance element 4 decreases. Therefore, in the present invention, the low resistance value of the impedance element 4 decreases during a transient period when an input signal is generated, and the gate-source capacitance of the output MOSFET 3 can be rapidly charged. Also, when the input signal is stable and steady, the third
As shown in Figure a, since the depletion layer does not reach a connected state, a high resistance is obtained by the meandering diffusion region 40, and a small input signal biases the normally-on drive transistor 5 to a high impedance state. It is something that can be done.

[実施例] 図示実施例にあつては、第6図に示す構成の固
体リレーにおいて、光起電力ダイオードアレイ2
と、インピーダンス要素4及び駆動用トランジス
タ5を1チツプの誘電体分離基板上に形成してい
る。第1図はこの誘電体分離基板におけるインピ
ーダンス要素4の部分の斜視図であり、第2図は
第1図のA−A′線についての断面図である。誘
電体分離基板は、多結晶シリコン基板46の上
に、複数個の単結晶シリコン領域が、SiO2のよ
うな絶縁膜45に包まれて島のように存在する基
板である。本実施例では、インピーダンス要素4
が形成される単結晶シリコン領域にN型の不純物
を低濃度にドープして不純物半導体領域44とし
ている。また、表面には、P型の不純物を高濃度
に拡散された拡散領域40が形成されている。こ
の拡散領域40は、第1図に示すように、蛇行し
て形成されている。拡散領域40は不純物濃度が
高いのでで、低抵抗層となつており、その不純物
濃度に応じた抵抗率を有する。拡散領域40及び
不純物半導体領域44の表面は、SiO2よりなる
絶縁膜47で覆われている。拡散領域40の両端
にはオーミツク接触でアルミニウム電極41,4
2が接続されてる。アルミニウム電極41,42
間の抵抗値は、拡散領域40の抵抗率と、拡散領
域40の幅と長さでほぼ決まる。拡散領域40の
不純物濃度は表面ほど高く、電流密度は表面近く
ほど高い。したがつて、拡散領域40の深さは抵
抗値には余り関係しない。実施例では、N型の不
純物半導体領域44の比抵抗は60Ω、P型の不純
物拡散領域40の幅は3〓m、間隔は4〓m、不
純物としてはB(ボロン)を用い、濃度は2.5×
1013doseとした。一方のアルミニウム電極42
は、N型の不純物を低濃度に拡散された不純物半
導体領域44にもオーミツク接触している。した
がつて、N型の不純物半導体領域44は、駆動用
トランジスタ5のソース並びに出力端子7′と同
じ安定な電位に保持される。なお、アルミニウム
電極42と不純物半導体領域44がオーミツク接
触する部分には、N型の不純物を高濃度に拡散し
た電極領域43が形成されている。基板の上に
は、アルミニウム電極41,42の形成後に、
CVD法を用いてSiO2よりなる5000Å程度のパツ
シベーシヨン膜48が被着されている。また、光
起電力ダイオードアレイ2以外の部分には、光に
よるリーク電流の発生を防止するために、遮光用
のアルミニウム膜49を被着している。ただし、
第1図においては、遮光用のアルミニウム膜49
を被着する前の状態を図示している。
[Example] In the illustrated example, a photovoltaic diode array 2 is used in a solid state relay having the configuration shown in FIG.
The impedance element 4 and driving transistor 5 are formed on a single-chip dielectric isolation substrate. FIG. 1 is a perspective view of the impedance element 4 portion of this dielectric isolation substrate, and FIG. 2 is a sectional view taken along line A-A' in FIG. 1. The dielectric isolation substrate is a substrate in which a plurality of single crystal silicon regions exist like islands on a polycrystalline silicon substrate 46 surrounded by an insulating film 45 such as SiO 2 . In this embodiment, impedance element 4
An impurity semiconductor region 44 is formed by doping an N-type impurity at a low concentration into a single crystal silicon region in which a single crystal silicon region is formed. Furthermore, a diffusion region 40 in which P-type impurities are diffused at a high concentration is formed on the surface. As shown in FIG. 1, this diffusion region 40 is formed in a meandering manner. Since the diffusion region 40 has a high impurity concentration, it is a low resistance layer and has a resistivity corresponding to the impurity concentration. The surfaces of the diffusion region 40 and the impurity semiconductor region 44 are covered with an insulating film 47 made of SiO 2 . Aluminum electrodes 41 and 4 are connected to both ends of the diffusion region 40 in ohmic contact.
2 are connected. Aluminum electrodes 41, 42
The resistance value between them is approximately determined by the resistivity of the diffusion region 40 and the width and length of the diffusion region 40. The impurity concentration of the diffusion region 40 is higher near the surface, and the current density is higher near the surface. Therefore, the depth of the diffusion region 40 has little to do with the resistance value. In the example, the specific resistance of the N-type impurity semiconductor region 44 is 60Ω, the width of the P-type impurity diffusion region 40 is 3 m, the interval is 4 m, and B (boron) is used as the impurity, and the concentration is 2.5. ×
The dose was 10 13 . One aluminum electrode 42
is also in ohmic contact with an impurity semiconductor region 44 in which N-type impurity is diffused at a low concentration. Therefore, the N-type impurity semiconductor region 44 is held at the same stable potential as the source of the driving transistor 5 and the output terminal 7'. Note that an electrode region 43 in which N-type impurities are diffused at a high concentration is formed in a portion where the aluminum electrode 42 and the impurity semiconductor region 44 are in ohmic contact. After forming aluminum electrodes 41 and 42 on the substrate,
A passivation film 48 of about 5000 Å made of SiO 2 is deposited using the CVD method. In addition, a light-shielding aluminum film 49 is coated on parts other than the photovoltaic diode array 2 in order to prevent leakage current from occurring due to light. however,
In FIG. 1, an aluminum film 49 for light shielding is shown.
The figure shows the state before being coated.

上述のように、光起電力の発生時には、インピ
ーダンス要素4に光起電力による電流が流れて、
一方のアルミニウム電極42が他方のアルミニウ
ム電極41よりも高電位となるので、拡散領域4
0と不純物半導体領域44の間のPN接合は、逆
バイアス状態となる。不純物半導体領域44の不
純物濃度が低いので、印加電圧が低くても、空乏
層は第3図aの破線で示すように不純物半導体領
域44の側に大きく拡がる。さらに、拡散領域4
0の上に存在する遮光を目的としたアルミニウム
膜49を低電圧側の電極41と接続させることに
よりフイールドプレート作用が強められ、印加電
圧の低い状態で空乏層を拡げることが可能とな
る。そして、前記逆バイアス電圧が所定値を越え
ると、第3図bの破線で示すように、不純物半導
体領域44の中で空乏層がつながつてしまい、同
図の矢印で示すように、電子が流れ得る状態とな
る。したがつて、拡散領域40の蛇行する抵抗パ
ターンをA−A′線方向にバイパスして電流が流
れるようになり、インピーダンス要素4の抵抗値
が下がる。
As mentioned above, when a photovoltaic force is generated, a current due to the photovoltaic force flows through the impedance element 4,
Since one aluminum electrode 42 has a higher potential than the other aluminum electrode 41, the diffusion region 4
The PN junction between 0 and the impurity semiconductor region 44 is in a reverse bias state. Since the impurity concentration of the impurity semiconductor region 44 is low, even if the applied voltage is low, the depletion layer largely expands toward the impurity semiconductor region 44 as shown by the broken line in FIG. 3a. Furthermore, the diffusion region 4
By connecting the aluminum film 49 for light shielding purpose existing on the electrode 41 to the electrode 41 on the low voltage side, the field plate effect is strengthened, and it becomes possible to expand the depletion layer at a low applied voltage. When the reverse bias voltage exceeds a predetermined value, the depletion layer is connected in the impurity semiconductor region 44 as shown by the broken line in FIG. 3b, and electrons flow as shown by the arrow in the same figure. You will be in a state where you can get it. Therefore, current flows bypassing the meandering resistance pattern of the diffusion region 40 in the direction of the line A-A', and the resistance value of the impedance element 4 decreases.

第4図は、インピーダンス要素4の印加電圧と
通電電流との関係を示す。図中、光起電力の発生
時における印加電圧と通電電流の関係は、第1象
限に示された特性のようになり、所定値(ここで
は約1V)以上の印加電圧が加わると、通電電流
が急速に増加する。したがつて、入力信号が立ち
上がつて、出力用MOSFET3のゲート・ソース
間容量が充電されるときに、インピーダンス要素
4に加わる電圧が前記所定値よりも大きければ、
インピーダンス要素4の通電電流は著しく増大
し、ゲート・ソース間容量が急速に充電されるも
のである。
FIG. 4 shows the relationship between the voltage applied to the impedance element 4 and the current supplied. In the figure, the relationship between the applied voltage and the conducting current when photovoltaic force is generated is as shown in the first quadrant. increases rapidly. Therefore, if the voltage applied to the impedance element 4 is larger than the predetermined value when the input signal rises and the gate-source capacitance of the output MOSFET 3 is charged,
The current flowing through the impedance element 4 increases significantly, and the gate-source capacitance is rapidly charged.

第5図は入力信号が立ち上がつた場合における
インピーダンス要素4の印加電圧の変化を示して
いる。同図aに示すように、入力信号が立ち上が
ると、光起電力ダイオードアレイが光起電力を発
生するが、出力用MOSFET3のゲート・ソース
間容量の充電電圧が上昇するまでは、光起電力の
大部分がインピーダンス要素4に分担されるの
で、インピーダンス要素4の印加電圧は高い。こ
の印加電圧が前記所定値を越えている間は、イン
ピーダンス要素4の抵抗値が低下し、ゲート・ソ
ース間容量が急速に充電される。出力用
MOSFET3のゲート・ソース間容量の充電電圧
が上昇すると、インピーダンス要素4に分担され
る電圧は低くなるので、インピーダンス要素4の
抵抗値が増大し、少ない通電電流で大きなバイア
ス電圧を発生することができるようになる。
FIG. 5 shows the change in the voltage applied to the impedance element 4 when the input signal rises. As shown in Figure a, when the input signal rises, the photovoltaic diode array generates photovoltaic force, but until the charging voltage of the gate-source capacitance of output MOSFET 3 rises, the photovoltaic force is not generated. Since most of the voltage is shared by impedance element 4, the voltage applied to impedance element 4 is high. While this applied voltage exceeds the predetermined value, the resistance value of the impedance element 4 decreases and the gate-source capacitance is rapidly charged. For output
When the charging voltage of the gate-source capacitance of MOSFET 3 increases, the voltage shared by impedance element 4 decreases, so the resistance value of impedance element 4 increases, making it possible to generate a large bias voltage with a small current. It becomes like this.

なお、実施例においては、出力用MOSFET3
がエンハンスメントモードである場合を例示した
が、デプリーシヨンモードであつても良い。
In addition, in the example, output MOSFET 3
Although the example is shown in which the mode is the enhancement mode, the mode may also be the depletion mode.

[発明の効果] 本発明は上述のように、入力信号の発生した過
渡時には出力用MOSFETのゲート・ソース間容
量に充電電流を流し、入力信号が安定した定常時
には出力用MOSFETのゲート・ソース間に接続
されたノーマリ・オン型の駆動用トランジスタに
バイアス電圧を与えるインピーダンス要素とし
て、低濃度の不純物半導体領域に導電型の異なる
不純物を拡散させた拡散領域の抵抗を使用し、不
純物半導体領域と拡散領域の間に生じるPN接合
が光起電力の発生時にはバイアスされるように不
純物半導体領域を拡散領域の一端に接続し、拡散
領域は所定の間隔で蛇行するように形成し、拡散
領域の蛇行する間隔は、光起電力による出力用
MOSFETのゲート・基板間容量の充電時に拡散
領域と不純物半導体領域の間に生じる空乏層がつ
ながるような間隔に設定し、且つアルミニウム膜
が拡散領域を覆うようにしたから、単にインピー
ダンス要素の構成を工夫するだけで、入力信号の
発生した過渡時には蛇行する拡散領域をバイパス
して大きな電流が流れることにより出力用
MOSFETのゲート・ソース間容量を急速に充電
することができ、また、入力信号が安定した定常
時には、蛇行する拡散領域により高抵抗が得られ
るので、小さな入力信号でノーマリ・オン型の駆
動用トランジスタをバイアスすることができるも
のであり、したがつて、高感度で且つ高速応答性
を有する固体リレーを実現できるという効果があ
る。
[Effects of the Invention] As described above, the present invention allows a charging current to flow between the gate and source capacitance of the output MOSFET when the input signal is transient, and when the input signal is stable and steady, the charging current flows between the gate and source of the output MOSFET. As an impedance element that applies a bias voltage to a normally-on drive transistor connected to The impurity semiconductor region is connected to one end of the diffusion region so that the PN junction formed between the regions is biased when a photovoltaic force is generated, and the diffusion region is formed in a meandering manner at a predetermined interval. Spacing is for photovoltaic output
The spacing was set so that the depletion layer generated between the diffusion region and the impurity semiconductor region when charging the MOSFET gate-to-substrate capacitance was connected, and the aluminum film covered the diffusion region, so the configuration of the impedance element was simply changed. With just some ingenuity, a large current can bypass the meandering diffusion region when the input signal is transient, allowing the output signal to flow.
The capacitance between the gate and source of the MOSFET can be rapidly charged, and when the input signal is stable and steady, the meandering diffusion region can provide high resistance. Therefore, it is possible to realize a solid-state relay with high sensitivity and high-speed response.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例に用いるインピーダ
ンス要素の斜視図、第2図は同上のA−A′線に
ついての断面図、第3図a,bは同上の動作説明
図、第4図は同上の電圧−電流特性を示す図、第
5図は同上の動作波形図、第6図は従来例の回路
図である。 1は発光ダイオード、2は光起電力ダイオード
アレイ、3は出力用MOSFET、4はインピーダ
ンス要素、5は駆動用トランジスタ、40は拡散
領域、41,42はアルミニウム電極、44は不
純物半導体領域、49はアルミニウム膜である。
Fig. 1 is a perspective view of an impedance element used in an embodiment of the present invention, Fig. 2 is a sectional view taken along the line A-A' of the same, Fig. 3 a and b are explanatory diagrams of the same, and Fig. 4 5 is a diagram showing voltage-current characteristics same as above, FIG. 5 is an operation waveform diagram of same as above, and FIG. 6 is a circuit diagram of a conventional example. 1 is a light emitting diode, 2 is a photovoltaic diode array, 3 is an output MOSFET, 4 is an impedance element, 5 is a driving transistor, 40 is a diffusion region, 41 and 42 are aluminum electrodes, 44 is an impurity semiconductor region, 49 is a It is an aluminum film.

Claims (1)

【特許請求の範囲】[Claims] 1 入力信号に応答して光信号を発生する発光素
子と、前記光信号を受光して光起電力を発生する
光起電力ダイオードアレイと、光起電力ダイオー
ドアレイと直列的に接続されたインピーダンス要
素と、前記光起電力を前記インピーダンス要素を
介してゲート・基板間に印加されて、第1のイン
ピーダンス状態から第2のインピーダンス状態に
変化する出力用MOSFETと、出力用MOSFET
のゲート・基板間に一対の通電電極を接続され、
前記インピーダンス要素と光起電力ダイオードア
レイとの接続点に制御電極を接続されて、光起電
力ダイオードアレイによる光起電力の発生時に前
記インピーダンス要素の両端に生じる電圧にて高
インピーダンス状態にバイアスされるノーマリ・
オン型の駆動用トランジスタとを有して成る固体
リレーにおいて、前記インピーダンス要素は低濃
度の不純物半導体領域に導電型の異なる不純物を
拡散させた拡散領域の抵抗よりなり、不純物半導
体領域と拡散領域の間に生じるPN接合が光起電
力の発生時には逆バイアスされるように不純物半
導体領域を拡散領域の一端に接続し、拡散領域は
所定の間隔で蛇行するように形成され、拡散領域
の蛇行する間隔は、光起電力による出力用
MOSFETのゲート・基板間容量の充電時に拡散
領域と不純物半導体領域の間に生じる空乏層がつ
ながるような間隔に設定され、且つアルミニウム
膜が拡散領域を覆うように被着されていることを
特徴とする固体リレー。
1. A light emitting element that generates an optical signal in response to an input signal, a photovoltaic diode array that receives the optical signal and generates a photovoltaic force, and an impedance element connected in series with the photovoltaic diode array. an output MOSFET that changes from a first impedance state to a second impedance state by applying the photovoltaic force between the gate and the substrate via the impedance element;
A pair of current-carrying electrodes are connected between the gate and substrate of
A control electrode is connected to a connection point between the impedance element and the photovoltaic diode array, and is biased into a high impedance state by a voltage generated across the impedance element when the photovoltaic diode array generates a photovoltaic force. Normally
In a solid-state relay comprising an on-type driving transistor, the impedance element is composed of a resistance of a diffusion region in which impurities of different conductivity types are diffused into a low concentration impurity semiconductor region, and a resistance between the impurity semiconductor region and the diffusion region. The impurity semiconductor region is connected to one end of the diffusion region so that the PN junction formed therebetween is reverse biased when photovoltaic force is generated, and the diffusion region is formed to meander at a predetermined interval, and the meandering interval of the diffusion region is for photovoltaic output
The spacing is set so that a depletion layer generated between the diffusion region and the impurity semiconductor region is connected when charging the gate-to-substrate capacitance of the MOSFET, and the aluminum film is deposited to cover the diffusion region. solid state relay.
JP63032486A 1988-02-15 1988-02-15 Solid-state relay Granted JPH01208018A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63032486A JPH01208018A (en) 1988-02-15 1988-02-15 Solid-state relay

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63032486A JPH01208018A (en) 1988-02-15 1988-02-15 Solid-state relay

Publications (2)

Publication Number Publication Date
JPH01208018A JPH01208018A (en) 1989-08-22
JPH0479174B2 true JPH0479174B2 (en) 1992-12-15

Family

ID=12360315

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63032486A Granted JPH01208018A (en) 1988-02-15 1988-02-15 Solid-state relay

Country Status (1)

Country Link
JP (1) JPH01208018A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6037602A (en) * 1998-02-13 2000-03-14 C.P. Clare Corporation Photovoltaic generator circuit and method of making same

Also Published As

Publication number Publication date
JPH01208018A (en) 1989-08-22

Similar Documents

Publication Publication Date Title
US4227098A (en) Solid state relay
US4268843A (en) Solid state relay
US3134912A (en) Multivibrator employing field effect devices as transistors and voltage variable resistors in integrated semiconductive structure
JPH0371773B2 (en)
JPH0230588B2 (en)
US4261004A (en) Semiconductor device
JP2576433B2 (en) Protection circuit for semiconductor device
US4811069A (en) Photoelectric conversion device
JPS55134962A (en) Semiconductor device
US3543052A (en) Device employing igfet in combination with schottky diode
KR850005737A (en) Photonic Relay
US4654865A (en) CCD device with electrostatic protective means
EP0178148A3 (en) Thin film photodetector
US4166224A (en) Photosensitive zero voltage semiconductor switching device
US4326210A (en) Light-responsive field effect mode semiconductor devices
JPS55102268A (en) Protecting circuit for semiconductor device
JPH0479174B2 (en)
JPH0478210B2 (en)
US3868718A (en) Field effect transistor having a pair of gate regions
US3745370A (en) Charge circuit for field effect transistor logic gate
JP2504838B2 (en) Input / output protection device for semiconductor integrated circuit
EP0066041B1 (en) Semiconductor device including resistive elements
US3742314A (en) Semiconductor oscillating element
JPH0793560B2 (en) Non-contact relay with a latching function
JPH02198220A (en) Solid-state relay