JPH0477125A - Emphasis/de-emphasis device - Google Patents

Emphasis/de-emphasis device

Info

Publication number
JPH0477125A
JPH0477125A JP18705890A JP18705890A JPH0477125A JP H0477125 A JPH0477125 A JP H0477125A JP 18705890 A JP18705890 A JP 18705890A JP 18705890 A JP18705890 A JP 18705890A JP H0477125 A JPH0477125 A JP H0477125A
Authority
JP
Japan
Prior art keywords
emphasis
circuit
signal
nonlinear
output signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18705890A
Other languages
Japanese (ja)
Inventor
Yukihiro Nishida
幸博 西田
Kazuhiko Shibuya
一彦 渋谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Broadcasting Corp
Original Assignee
Nippon Hoso Kyokai NHK
Japan Broadcasting Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Hoso Kyokai NHK, Japan Broadcasting Corp filed Critical Nippon Hoso Kyokai NHK
Priority to JP18705890A priority Critical patent/JPH0477125A/en
Publication of JPH0477125A publication Critical patent/JPH0477125A/en
Pending legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)
  • Reduction Or Emphasis Of Bandwidth Of Signals (AREA)

Abstract

PURPOSE:To supply a sufficient amount of emphasis without worrying about the generation of signal distortion by returning the output signal of a non-linear circuit added while positioned after the emphasis circuit successively through corresponding other reverse non-linear and de-emphasis circuits. CONSTITUTION:The recovery output signal of a transmission side post de- emphasis device is returned to the input edge of a P circuit 7 in the emphasis device, and an input signal in the past on this kind of emphasis circuit is formed based on the recovery output signal including the waveform distortion. In the reception side emphasis device, the correction processing, corresponding to the performance of the de-emphasis processing to the amplitude recovery output signal including the waveform distortion generated by the non-linear/reverse non-linear processing, is performed to the input signal before the emphasis processing in the emphasis device on the transmission side, and the waveform distortion generated in the recovery output signal caused by the non-linear/ reverse non-linear processing is offset and eliminated.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、画像信号などの伝送時におけるSN比改善の
信号処理を行なうとともに、その信号処理により増大し
た信号振幅を非線形処理によりダイナミックレンジ内に
抑えるようにするエンファシス・デイエンファシス装置
に関し、特に、非線形処理による信号波形歪の発生をお
それる要なく、十分な量のエンファシスを施して伝送信
号SN比改善の作用効果を著しく増大させ得るようにし
たものである。
Detailed Description of the Invention (Industrial Application Field) The present invention performs signal processing to improve the SN ratio during transmission of image signals, etc., and also uses nonlinear processing to reduce the signal amplitude increased by the signal processing within the dynamic range. Regarding an emphasis/de-emphasis device that suppresses the transmission signal to noise, in particular, it is possible to significantly increase the effect of improving the signal-to-noise ratio of a transmitted signal by applying a sufficient amount of emphasis without having to fear the occurrence of signal waveform distortion due to nonlinear processing. This is what I did.

(発明の概要) 本発明は、伝送路のノイズによりSN比が劣化し易い帯
域の信号成分の相対振幅を選択的に増大させて伝送した
後に復元するとともに、相対振幅の増大により生じた大
振幅部の信号振幅を所定のダイナミックレンジ内に抑え
て伝送した後に復元する非線形・逆非線形処理を伝送信
号に施すエンファシス・デイエンファシス装置において
、エンファシス回路の伝達関数が最小位相のフィルタ特
性を呈し、デイエンファシス回路の伝達関数がその逆の
伝達関数となるときに、送信側エンファシス装置に、受
信側と同一構成のデイエンファシス装置を後置して、そ
のデイエンファシス出力信号をエンファシス装置に帰還
することにより、非線形・逆非線形の信号処理によって
復元出力信号に生ずる信号歪を予め補償して、信号歪の
発生をおそれることなく、十分な量のエンファシスを施
し、伝送信号SN比改善の作用効果を従来に比して格段
に増大させ得るようにしたものである。
(Summary of the Invention) The present invention selectively increases the relative amplitude of a signal component in a band where the S/N ratio is likely to deteriorate due to transmission line noise, restores the signal component after transmission, and In an emphasis/de-emphasis device that performs nonlinear/inverse nonlinear processing on the transmitted signal to suppress the signal amplitude within a predetermined dynamic range and restore it after transmission, the transfer function of the emphasis circuit exhibits minimum phase filter characteristics, and the When the transfer function of the emphasis circuit becomes the inverse transfer function, by placing a de-emphasis device having the same configuration as the receiving side after the transmitting-side emphasis device and feeding back the de-emphasis output signal to the emphasis device. , the signal distortion that occurs in the restored output signal is compensated in advance by nonlinear/inverse nonlinear signal processing, and a sufficient amount of emphasis is applied without fear of signal distortion, making the effect of improving the transmission signal S/N ratio better than before. It is designed so that it can be significantly increased compared to the previous model.

(従来の技術) 上述した種類のエンファシス・デイエンファシス装置に
おいては、従来、エンファシスによって伝送信号に生ず
る大振幅部の信号振幅を所定のダイナミックレンジ内に
抑えるために非線形回路を設けるのが一般であり、その
場合には、送受信双方で互いに逆の非線形特性を呈する
逆非線形回路を受信側に設けて、復元出力信号に波形歪
が生じないようにしている。
(Prior Art) Conventionally, in the above-mentioned type of emphasis/de-emphasis device, a nonlinear circuit is generally provided in order to suppress the signal amplitude of the large amplitude portion that occurs in the transmission signal due to emphasis within a predetermined dynamic range. In that case, an inverse nonlinear circuit exhibiting mutually opposite nonlinear characteristics for both transmission and reception is provided on the receiving side to prevent waveform distortion from occurring in the restored output signal.

(発明が解決しようとする課題) 上述したように、従来のこの種のエンファシス・デイエ
ンファシス装置においては、送受信の双方で相呼応して
、互いに逆の非線形特性を有する非線形回路と逆非線形
回路とを用いることにより、一般には復元出力信号に波
形歪は生じない。しかしながら、第5図(a)に送信側
の非線形特性を示し、第5図(b)に受信側の逆非線形
特性を示し、さらに、第5図(C)に送受信総合の振幅
特性を示すように、送信側非線形回路では信号の大振幅
部の振幅を抑圧する非線形特性にし、受信側逆非線形回
路では送信側で抑圧した部分の信号振幅を逆に伸張する
逆非線形特性にした場合に、受信側逆非線形回路では、
伝送信号の大振幅部に重畳したノイズを増大させること
になる。したがって、伝送信号の信号振幅を所定のダイ
ナミックレンジ内に抑えて、しかも、大振幅部に重畳し
たノイズの増大を避けるためには、第6図(a)に送信
側の振幅特性を示し、第6図(b)に受信側の振幅特性
を示し、さらに、第6図(c)に送受信総合の振幅特性
を示すように、送信側非線形回路をクリップ特性にし、
受信側はクリップ領域を除いてその逆特性とするのも一
つの有効な方法ではある。しかしながら、かかる振幅特
性にした場合には、送受信相互間で互いに逆の相補的特
性とはなり得ないので、受信側におけるデイエンファシ
ス回路の入力信号に波形歪が生じ、その波形歪が生じた
信号にデイエンファシスを施すことになるので、波形歪
が空間的に広がってしまい、さらに大きい信号品質の劣
化が生ずることになる。また、送信側非線形回路をクリ
ップ特性にしない場合であっても、信号処理をディジタ
ル化して非線形回路をディジタル回路により構成したと
きには、量子化誤差が生ずることになり、いずれにして
も、従来のこの種のエンファシス拳デイエンファシス装
置においては、信号品質の劣化を伴わずに十分なSN比
改善を行なうことは困難であった。
(Problems to be Solved by the Invention) As described above, in the conventional emphasis/deemphasis device of this type, a nonlinear circuit and an inverse nonlinear circuit having opposite nonlinear characteristics are used in both transmission and reception. By using this, waveform distortion generally does not occur in the restored output signal. However, Fig. 5(a) shows the nonlinear characteristics on the transmitting side, Fig. 5(b) shows the inverse nonlinear characteristics on the receiving side, and Fig. 5(C) shows the overall amplitude characteristics of the transmitting and receiving side. In other words, if the nonlinear circuit on the transmitting side has a nonlinear characteristic that suppresses the amplitude of the large amplitude part of the signal, and the inverse nonlinear circuit on the receiving side has an inverse nonlinear characteristic that expands the signal amplitude of the suppressed part on the transmitting side, In the side inverse nonlinear circuit,
This increases the noise superimposed on the large amplitude portion of the transmission signal. Therefore, in order to suppress the signal amplitude of the transmission signal within a predetermined dynamic range and to avoid an increase in the noise superimposed on the large amplitude part, the amplitude characteristics of the transmitting side are shown in Fig. 6(a), and Figure 6(b) shows the amplitude characteristics of the receiving side, and Figure 6(c) shows the overall amplitude characteristics of the transmitting and receiving side.
One effective method is to have the receiving side have the opposite characteristics except for the clip area. However, when such amplitude characteristics are used, the transmission and reception cannot have complementary characteristics that are opposite to each other, so waveform distortion occurs in the input signal of the de-emphasis circuit on the receiving side, and the signal with the waveform distortion Since de-emphasis is applied to the signal, the waveform distortion is spatially spread, resulting in even greater deterioration of signal quality. Furthermore, even if the nonlinear circuit on the transmitting side is not made to have clipping characteristics, quantization errors will occur when the signal processing is digitized and the nonlinear circuit is constructed using digital circuits. In various types of emphasis de-emphasis devices, it has been difficult to sufficiently improve the signal-to-noise ratio without deteriorating signal quality.

(課題を解決するための手段) 本発明の目的は、上述した従来の課題を解決し、エンフ
ァシスによって増大した大振幅部の信号振幅を所定のダ
イナミックレンジ内に抑えるための非線形処理に起因す
る信号波形の歪を抑圧し、信号歪の発生をおそれる要な
く、十分な量のエンファシスを施して伝送信号のSN比
を、従来に比し、格段に改善し得るようにしたエンファ
シス・デイエンファシス装置を提供することにある。
(Means for Solving the Problems) An object of the present invention is to solve the above-mentioned conventional problems, and to suppress the signal amplitude of the large amplitude part increased by emphasis within a predetermined dynamic range. An emphasis/de-emphasis device that suppresses waveform distortion and applies a sufficient amount of emphasis without fear of signal distortion, greatly improving the S/N ratio of the transmitted signal compared to conventional methods. It is about providing.

スナわち、本発明エンファシス・デイエンファシス装置
は、 0kn<1とし、Nを正の整数として、なる最小位相の
条件を満たす伝達関数H38,および当該伝達関数H(
、)に対する逆の伝達関数H’(gのフィルタ特性をそ
れぞれ呈するエンファシス回路およびデイエンファシス
回路に、非線形回路および当該非線形回路に対応する逆
非線形回路をそれぞれ付加してなるエンファシス・デイ
エンファシス装置において、前記エンファシス回路に後
置して付加した前記非線形回路の出力信号を前記逆非線
形回路および前記デイエンファシス回路にそれぞれ相当
する他の逆非線形回路および他のデイエンファシス回路
を順次に介して前記エンファシス回路に帰還するように
したことを特徴とするものである。
In other words, the emphasis/deemphasis device of the present invention has a transfer function H38 that satisfies the minimum phase condition, where 0kn<1 and N is a positive integer, and a transfer function H (
In an emphasis/de-emphasis device in which a non-linear circuit and an inverse non-linear circuit corresponding to the non-linear circuit are added to an emphasis circuit and a de-emphasis circuit each exhibiting a filter characteristic of the inverse transfer function H' (g) for the transfer function H' (g), The output signal of the nonlinear circuit added after the emphasis circuit is sent to the emphasis circuit through another inverse nonlinear circuit and another deemphasis circuit corresponding to the inverse nonlinear circuit and the deemphasis circuit, respectively. It is characterized by the fact that it is designed to return home.

(作 用) したがって、本発明エンファシス・デイエンファシス装
置においては、エンファシスにより生じた大振幅部の信
号振幅を所定のダイナミックレンジ内に抑えるための非
線形処理による信号歪の発生をおそれる要なく、十分な
量のエンファシスを施して伝送信号SN比改善の効果を
従来に比して格段に増大させことができる。
(Function) Therefore, in the emphasis/de-emphasis device of the present invention, there is no need to worry about the occurrence of signal distortion due to nonlinear processing for suppressing the signal amplitude of the large amplitude portion caused by emphasis within a predetermined dynamic range. By applying the amount of emphasis, it is possible to significantly increase the effect of improving the transmission signal-to-noise ratio compared to the conventional method.

(実施例) 以下に図面を参照して実施例につき本発明の詳細な説明
する。
(Example) The present invention will be described in detail below with reference to the drawings.

しかして、前述したように、本発明エンファシス・デイ
エンファシス装置は、そもそも、0kn<1とし、Nを
正の整数として、なる最小位相の条件を満たす伝達関数
のフィルタ特性を呈するエンファシス回路およびその逆
フイルタ特性を呈する なる伝達関数のフィルタ特性を呈するデイエンファシス
回路を送信側および受信側にそれぞれ用いることを前提
としたものであるが、この種の最小位相の条件を満たす
伝達関数のフィルタ特性を呈するエンファシス回路につ
いては、本発明者の提案に係る特開平1−103.08
4号公報に詳述しである。この種のエンファシス回路は
、入力信号を単位遅延素子を順次に介して順次に遅延さ
せた過去の入力信号にそれぞれ適切な係数を乗算して加
重加算したものと現在の入力信号との差分よりなる高域
信号成分に上述の各係数に関連した総合の係数を乗算し
てエンファシス処理を行なうものであり、また、この種
のデイエンファシス回路は、かかるエンファシス処理を
施した伝送信号に上述した総合の係数とは逆の係数を乗
算したものとこれに上述と同様の順次遅延・加重加算を
施したものとの和を求めてデイエンファシス処理を行な
うものである。
As mentioned above, the emphasis/de-emphasis device of the present invention is originally an emphasis circuit that exhibits a filter characteristic of a transfer function that satisfies the minimum phase condition where 0kn<1 and N is a positive integer, and its inverse. This is based on the assumption that de-emphasis circuits exhibiting filter characteristics with a transfer function that exhibits filter characteristics are used on the transmitting and receiving sides, respectively. Regarding the emphasis circuit, Japanese Patent Laid-Open No. 1-103.08 proposed by the present inventor
This is detailed in Publication No. 4. This type of emphasis circuit consists of the difference between the current input signal and the weighted addition of past input signals that have been sequentially delayed through unit delay elements, each multiplied by an appropriate coefficient. Emphasis processing is performed by multiplying the high-frequency signal component by a total coefficient related to each of the above-mentioned coefficients, and this type of de-emphasis circuit multiplies the above-mentioned total coefficient on the transmission signal that has undergone such emphasis processing. De-emphasis processing is performed by calculating the sum of a product multiplied by a coefficient opposite to the coefficient and a product obtained by sequentially delaying and weighting addition as described above.

かかる伝達関数H(2)および逆の伝達関数H−’iZ
lをそれぞれ有するエンファシス回路およびデイエンフ
ァシス回路に信号振幅をダイナミックレンジ内に抑える
ための非線形回路およびその逆の非線形回路をそれぞれ
付加した従来周知のエンファシス・デイエンファシス装
置は、上述の条件式(1)。
Such a transfer function H(2) and the inverse transfer function H−′iZ
A conventionally well-known emphasis/de-emphasis device in which a non-linear circuit for suppressing the signal amplitude within a dynamic range and a non-linear circuit for its inverse purpose are added to an emphasis circuit and a de-emphasis circuit each having 1, respectively, satisfy the above conditional expression (1). .

(2)において例えば、kl・a、kg・bとしたとき
、第3図(a)および(b)にエンファシス装置および
デイエンファシス装置をそれぞれ示すようになる。
In (2), for example, when kl·a and kg·b are used, the emphasis device and de-emphasis device are shown in FIGS. 3(a) and 3(b), respectively.

すなわち、第3図(a)に示すエンファシス装置におい
ては、単位遅延素子(D)8.10および12による順
次の遅延信号に係数器9.11および13により係数a
、  bおよび−abをそれぞれ乗算したものを加算器
14により相互に加算して順次遅延・加重加算回路(P
)を構成しており、この回路Pがこの種のエンファシス
・デイエンファシス装置の中核をなしている。すなわち
、第3図(a)、(b)に示す従来のこの種のエンファ
シス・デイエンファシス装置は、この順次遅延・加重加
算回路Pに、各係数器と非線形回路および逆非線形回路
とをそれぞれ組合わせたものであり、その各部信号波形
は、各部に同一記号を付して第4図(a)、(b)に順
次に示すようになる。なお、第4図(a)に示す各部信
号波形は、非線形・逆非線形回路に、第5図(a)。
That is, in the emphasis device shown in FIG. 3(a), coefficients a are applied to sequentially delayed signals by unit delay elements (D) 8.10 and 12 by coefficient multipliers 9.11 and 13.
, b and -ab are added together by an adder 14, and the delay/weighted addition circuit (P
), and this circuit P forms the core of this type of emphasis/de-emphasis device. That is, in the conventional emphasis/deemphasis device of this kind shown in FIGS. 3(a) and 3(b), each coefficient unit, a nonlinear circuit, and an inverse nonlinear circuit are assembled in this sequential delay/weighted addition circuit P. The signal waveforms of each part are sequentially shown in FIGS. 4(a) and 4(b), with the same symbols attached to each part. Note that the signal waveforms of each part shown in FIG. 4(a) are the same as those of FIG. 5(a) in the nonlinear/inverse nonlinear circuit.

(b)および(C)に送信側、受信側および総合の特性
例をそれぞれ示す非線形特性を付与した場合のものであ
り、第4図(b)に示す各部信号波形は、第6図(a)
、(b)および(C)に送信側、受信側および総合の特
性例をそれぞれ示すクリップ特性を付与した場合のもの
である。
(b) and (C) are provided with nonlinear characteristics showing examples of transmitting side, receiving side, and overall characteristics, respectively, and the signal waveforms of each part shown in FIG. 4(b) are )
, (b) and (C) are provided with clipping characteristics showing examples of the transmitting side, receiving side, and overall characteristics, respectively.

しかして、第3図(a)に示すエンファシス装置におい
ては、波形Aの入力信号を減算器1に供給するとともに
、順次遅延・加重加算回路(P)7を介して同じ減算器
lに供給して両者の差分を形成し、波形Bを有するその
差分信号を係数器2に供給して係数1/(1−a)(1
−b)を乗算してエンファシス回路を構成している。つ
いで、波形Cのエンファシス出力信号を非線形回路3に
供給して波形りの出力伝送信号を取出す。したがって、
第3図(a)に示すエンファシス装置においては、現在
の入力信号と回路Pを介した過去の入力信号との差分を
とることによって入力信号にエンファシス処理が施され
ることになる。
Therefore, in the emphasis device shown in FIG. 3(a), the input signal of waveform A is supplied to the subtracter 1, and is also sequentially supplied to the same subtractor l via the delay/weighted addition circuit (P) 7. to form the difference between the two, and supply the difference signal having waveform B to the coefficient unit 2 to calculate the coefficient 1/(1-a)(1
-b) to form an emphasis circuit. Next, the emphasis output signal of waveform C is supplied to the nonlinear circuit 3 to extract the waveform output transmission signal. therefore,
In the emphasis device shown in FIG. 3(a), the input signal is subjected to emphasis processing by taking the difference between the current input signal and the past input signal via the circuit P.

一方、第3図(b)に示すデイエンファシス装置におい
ては、波形りの伝送信号を逆非線形回路15に供給して
振幅特性を復元し、波形Iを有する振幅特性復元出力信
号を係数器16に供給して送信側の係数器2とは逆の係
数(1−a)(1−b)を乗算し、波形Jを有する乗算
出力信号を加算器7を介して送信側と同一構成の順次遅
延・加重加算回路(P)18に供給し、波形にの出力信
号を加算器7に供給してもとの係数乗算出力信号と加算
することによってデイエンファシス回路を構成し、波形
りのデイエンファシス出力信号をエンファシス・デイエ
ンファシス装置の復元出力信号として取出す。
On the other hand, in the de-emphasis device shown in FIG. 3(b), a transmission signal having a waveform is supplied to an inverse nonlinear circuit 15 to restore the amplitude characteristic, and an amplitude characteristic restored output signal having a waveform I is sent to a coefficient multiplier 16. The coefficient multiplier 2 on the transmitting side multiplies the coefficients (1-a) and (1-b) opposite to each other, and sends the multiplied output signal having a waveform J to the adder 7, which is sequentially delayed and has the same configuration as the transmitting side.・A de-emphasis circuit is configured by supplying the output signal to the weighted addition circuit (P) 18 and supplying the waveform output signal to the adder 7 and adding it to the original coefficient multiplication output signal, and de-emphasis output according to the waveform. The signal is taken out as a restored output signal of the emphasis/deemphasis device.

かかる構成の従来のこの種のエンファシス・デイエンフ
ァシス装置においては、第4図(b)の順次の波形に示
すように、非線形・逆非線形の信号処理によって生じた
波形歪がデイエンファシス処理によって空間的に広がり
、大きい信号品質劣化を来すことになる。かかる信号波
形歪の広がりを防ぐには、送信側エンファシス装置にお
いて、デイエンファシス出力信号に生ずる波形歪を補償
して相殺除去するような信号処理を予め入力信号に施し
ておくのが好適である。
In this type of conventional emphasis/de-emphasis device having such a configuration, as shown in the sequential waveforms in FIG. This will cause significant signal quality deterioration. In order to prevent such signal waveform distortion from spreading, it is preferable that the input signal be subjected to signal processing in advance in the transmitting side emphasis device to compensate for and cancel out the waveform distortion occurring in the de-emphasis output signal.

そこで、第3図(a)、 (b)に示した従来のこの種
のエンファシス・デイエンファシス装置の構成を簡略化
して示すと第7図(a)に示すようになるが、かかる従
来構成に対し、第7図(b)に示すように、受信側デイ
エンファシス装置と全く同一構成のデイエンファシス装
置、すなわち、逆非線形回路I9と係数器20、加算器
21および順次遅延・加重加算回路(P)22からなる
デイエンファシス回路とを送信側エンファシス装置に後
置して設ける。かかる後置デイエンファシス装置におけ
るデイエンファシス回路の波形L(M)を有するデイエ
ンファシス出力信号は受信側デイエンファシス装置の波
形りを有する復元出力信号と同一波形であり、非線形・
逆非線形の信号処理による波形歪が残存していない場合
には波形Aの入力信号とも同一波形となるが、信号波形
に歪があると、その波形歪が次々と伝搬して行(。
Therefore, the configuration of the conventional emphasis/de-emphasis device of this type shown in FIGS. 3(a) and 3(b) is shown in FIG. 7(a) in a simplified manner. On the other hand, as shown in FIG. 7(b), there is a de-emphasis device having exactly the same configuration as the receiving-side de-emphasis device, that is, an inverse nonlinear circuit I9, a coefficient multiplier 20, an adder 21, and a sequential delay/weighted addition circuit (P ) 22 is provided after the transmitting-side emphasis device. The de-emphasis output signal having the waveform L(M) of the de-emphasis circuit in such a post-de-emphasis device has the same waveform as the restored output signal having the waveform of the receiving de-emphasis device, and is non-linear.
If there is no remaining waveform distortion due to inverse nonlinear signal processing, the input signal of waveform A will have the same waveform, but if there is distortion in the signal waveform, the waveform distortion will propagate one after another.

そこで、かかる波形歪を含んだ復元出力信号を基にして
次の入力信号にエンファシス処理を施すことにより、入
力信号に波形歪に対する補償を予め施すようにするため
に、第7図(C)に示すように、送信側後置デイエンフ
ァシス装置の復元出力信号をエンファシス装置における
P回路7の入力端に帰還し、この種のエンファシス回路
につキ前述した過去の入力信号を、波形歪を含んだ復元
出力信号を基にして形成するように構成する。
Therefore, in order to pre-compensate the input signal for the waveform distortion by applying emphasis processing to the next input signal based on the restored output signal containing such waveform distortion, the method shown in FIG. 7(C) is shown in FIG. As shown, the restored output signal of the post-de-emphasis device on the transmitting side is fed back to the input terminal of the P circuit 7 in the emphasis device, and the past input signal described above for this type of emphasis circuit is converted into a signal containing waveform distortion. It is configured to be formed based on the restored output signal.

かかる帰還接続を施した構成においては、非線形・逆非
線形の信号処理による波形歪か生じない場合には、第7
図(a)に示したこの種のエンファシス・デイエンファ
シス装置の従来構成と全く同じ回路動作が行なわれるが
、波形歪が生じた場合には、その波形歪を含んだ過去の
入力信号を用いて現在の入力信号にエンファシス処理を
施すことになる。すなわち、受信側デイエンファシス装
置において非線形・逆非線形処理によって生じた波形歪
を含んだ振幅特性復元出力信号にデイエンファシス処理
が施されることに対応した補償処理が送信側エンファシ
ス装置におけるエンファシス処理の前に入力信号に施さ
れることになり、結局、非線形・逆非線形処理によって
復元出力信号に生じていた波形歪が相殺除去されること
になる。
In a configuration with such a feedback connection, if no waveform distortion occurs due to nonlinear/inverse nonlinear signal processing, the seventh
The circuit operation is exactly the same as that of the conventional configuration of this type of emphasis/de-emphasis device shown in Figure (a), but when waveform distortion occurs, the past input signal containing the waveform distortion is used. Emphasis processing will be applied to the current input signal. In other words, compensation processing corresponding to de-emphasis processing being performed on the amplitude characteristic restoration output signal containing waveform distortion caused by nonlinear/inverse nonlinear processing in the receiving-side de-emphasis device is performed before the emphasis processing in the transmitting-side emphasis device. As a result, the waveform distortion occurring in the restored output signal is canceled out by the nonlinear and inverse nonlinear processing.

しかして、第7図(C)の構成において、エンファシス
装置におけるP回路7の出力信号波形Hと後置デイエン
ファシス装置におけるP回路22の出力信号波形にとは
同一波形であるから、双方のP回路7と22とは単一の
順次遅延・加重加算回路(P)にまとめることができ、
最終的には第1図(a)、(b)に示す回路構成となる
Therefore, in the configuration of FIG. 7(C), the output signal waveform H of the P circuit 7 in the emphasis device and the output signal waveform of the P circuit 22 in the post-de-emphasis device are the same waveform, so both P circuits have the same waveform. Circuits 7 and 22 can be combined into a single sequential delay and weighted addition circuit (P),
The final circuit configuration is as shown in FIGS. 1(a) and 1(b).

上述のような過程を経てなした本発明エンファシス・デ
イエンファシス装置における送信側エンファシス装置の
構成例を第1図(a)に示し、受信側デイエンファシス
装置の構成例を第1図(b)に示し、その各部信号波形
の例を同一記号をそれぞれ付して第2図に順次に示す。
FIG. 1(a) shows a configuration example of the transmitting side emphasis device in the emphasis/deemphasis device of the present invention made through the above process, and FIG. 1(b) shows a configuration example of the receiving side deemphasis device. Examples of the signal waveforms of each part are sequentially shown in FIG. 2 with the same symbols assigned to each part.

なお、第1図(a)に示すエンファシス装置は、前述し
たように、第7図(c)に示した回路構成におけるP回
路22をP回路7に兼ねさせるとともに、逆非線形回路
19を4に、係数器20を5に、また、加算器21を6
にしてそれぞれ表わしたものである。
As mentioned above, in the emphasis device shown in FIG. 1(a), the P circuit 22 in the circuit configuration shown in FIG. 7(c) also serves as the P circuit 7, and the inverse nonlinear circuit 19 is replaced by , the coefficient unit 20 is set to 5, and the adder 21 is set to 6.
They are each expressed as follows.

なお、第1図(a)、(b)に示した本発明エンファシ
ス・デイエンファシス装置における復元出力信号に残存
する波形歪は、第2図示の信号波形から判るように、エ
ンファシス処理により大振幅となってクリップされた信
号部分のみであり、波形歪が空間的に広がることはなく
、また、残存する波形歪も大振幅部に現われるので知覚
され難く、実質的には復元出力信号の品質を害するには
到らない。
Note that the waveform distortion remaining in the restored output signal of the emphasis/de-emphasis device of the present invention shown in FIGS. 1(a) and (b) is increased to a large amplitude by the emphasis processing, as can be seen from the signal waveform shown in FIG. The waveform distortion does not spread spatially, and the remaining waveform distortion appears in the large amplitude part, so it is difficult to perceive, and it actually impairs the quality of the restored output signal. It doesn't reach.

(発明の効果) 以上の説明から明らかなように、この種のエンファシス
・デイエンファシス装置においては、従来、エンファシ
ス処理によって生じた大振幅部の信号振幅を所定のダイ
ナミックレンジ内に抑えるための非線形処理およびその
復元のための逆非線形処理を行なっているが、大振幅部
のSN比劣化を避けて非線形処理をクリップ特性によっ
て行なった場合には非線形・逆非線形の処理が相補せず
、波形歪が復元出力信号に残存していたのに対し、本発
明によるこの種のエンファシス・デイエンファシス装置
においては、非線形処理による波形歪が空間的に広がる
のを防ぎ、大振幅部のみに波形歪が残存するようにして
、かかる波形歪により復元出力信号に実質的な品質低下
が生じないようにする、という格別の効果が得られる。
(Effects of the Invention) As is clear from the above explanation, in this type of emphasis/de-emphasis device, conventionally, nonlinear processing is performed to suppress the signal amplitude of the large amplitude part generated by emphasis processing within a predetermined dynamic range. However, when nonlinear processing is performed using clipping characteristics to avoid deterioration of the S/N ratio in large amplitude parts, the nonlinear and inverse nonlinear processing do not complement each other, resulting in waveform distortion. In contrast, in this type of emphasis/de-emphasis device according to the present invention, waveform distortion caused by nonlinear processing is prevented from spreading spatially, and waveform distortion remains only in large amplitude parts. In this way, a special effect can be obtained in that the quality of the reconstructed output signal is not substantially degraded due to such waveform distortion.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図(a)および(b)は本発明によるエンファシス
装置およびデイエンファシス装置の構成例をそれぞれ示
すブロック線図、 第2図は同じくその構成例における各部信号波形の例を
順次に示す波形図、 第3図(a)および(b)は従来のエンファシス装置お
よびデイエンファシス装置の構成をそれぞれ示すブロッ
ク線図、 第4図(a)および(b)は同じくその従来の構成にお
ける各部信号波形を非線形特性およびクリップ特性によ
りそれぞれ信号処理を行なった場合についてそれぞれ順
次に示す波形図、 第5図(a)、 (b)および(c)は非線形回路の特
性例を送信側、受信側および送受信総合についてそれぞ
れ示す特性曲線図、 第6図(a)、 (b)および(c)は非線形回路の他
の特性例を送信側、受信側および送受信総合についてそ
れぞれ示す特性曲線図、 第7図(a)、 (b)および(c)は第3図示の従来
装置に順次に回路を付加して第1図示の本発明装置に到
る過程を順次に示すブロック線図である。 ■・・・減算器 2、5.9.11.13.16.20・・・係数器3・
・・非線形回路 4、15.19・・・逆非線形回路 6、14.17.21・・・加算器 7、18.22・・・順次遅延・加重加算回路(P)8
、10.12・・・単位遅延素子。 Cユ (1,L ; 第3図 従来のエソ77・/ズ・ティエフ77/λMlの11泳
(b )−r江ソフ?・/ス装置 −1と 第7図 循3図示の従来v1・&iA1国ホク本介eB裂置への
J葺^の変!(l )−M3Xホcn(11来ay !
1(a) and (b) are block diagrams showing configuration examples of an emphasis device and a de-emphasis device according to the present invention, respectively, and FIG. 2 is a waveform diagram sequentially showing examples of signal waveforms of each part in the same configuration example. , FIGS. 3(a) and (b) are block diagrams showing the configurations of a conventional emphasis device and a de-emphasis device, respectively, and FIGS. 4(a) and (b) similarly show signal waveforms of each part in the conventional configuration. Waveform diagrams are shown sequentially for cases in which signal processing is performed using nonlinear characteristics and clipping characteristics. Figures 5 (a), (b), and (c) show examples of characteristics of nonlinear circuits on the transmitting side, receiving side, and overall transmitting and receiving side. Figures 6(a), (b) and (c) are characteristic curve diagrams respectively showing other characteristic examples of nonlinear circuits for the transmitting side, receiving side, and overall transmission/reception; Figure 7(a) ), (b) and (c) are block diagrams sequentially showing the process of sequentially adding circuits to the conventional device shown in FIG. 3 to arrive at the device of the present invention shown in FIG. 1. ■...Subtractor 2, 5.9.11.13.16.20...Coefficient unit 3.
...Nonlinear circuit 4, 15.19...Inverse nonlinear circuit 6, 14.17.21...Adder 7, 18.22...Sequential delay/weighted addition circuit (P) 8
, 10.12... Unit delay element. C Yu (1, L; Figure 3 Conventional ESO 77/Z TIF 77/λMl's 11 stroke (b)-rE Soft?/S device-1 and Figure 7 Circulation 3 illustrated conventional v1. &iA1 country Hokuhonsuke eB separation to Jbuki^'s change! (l) - M3Xhocn (11 days ay!

Claims (1)

【特許請求の範囲】 1、0kn<1とし、Nを正の整数として、▲数式、化
学式、表等があります▼ なる最小位相の条件を満たす伝達関数H_(_2_)お
よび当該伝達関数H_(_2_)に対する逆の伝達関数
H^−^1_(_2_)のフィルタ特性をそれぞれ呈す
るエンファシス回路およびディエンファシス回路に、非
線形回路および当該非線形回路に対応する逆非線形回路
をそれぞれ付加してなるエンファシス・ディエンファシ
ス装置において、前記エンファシス回路に後置して付加
した前記非線形回路の出力信号を前記逆非線形回路およ
び前記ディエンファシス回路にそれぞれ相当する他の逆
非線形回路および他のディエンファシス回路を順次に介
して前記エンファシス回路に帰還するようにしたことを
特徴とするエンファシス・ディエンファシス装置。
[Claims] If 1, 0kn<1 and N is a positive integer, there are ▲ mathematical formulas, chemical formulas, tables, etc. ) is an emphasis/de-emphasis system in which a non-linear circuit and an inverse non-linear circuit corresponding to the non-linear circuit are added to an emphasis circuit and a de-emphasis circuit each exhibiting filter characteristics of an inverse transfer function H^-^1_(_2_) for the non-linear circuit. In the apparatus, the output signal of the nonlinear circuit added after the emphasis circuit is sequentially passed through another inverse nonlinear circuit and another deemphasis circuit corresponding to the inverse nonlinear circuit and the deemphasis circuit, respectively. An emphasis/de-emphasis device characterized by feeding back to an emphasis circuit.
JP18705890A 1990-07-17 1990-07-17 Emphasis/de-emphasis device Pending JPH0477125A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18705890A JPH0477125A (en) 1990-07-17 1990-07-17 Emphasis/de-emphasis device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18705890A JPH0477125A (en) 1990-07-17 1990-07-17 Emphasis/de-emphasis device

Publications (1)

Publication Number Publication Date
JPH0477125A true JPH0477125A (en) 1992-03-11

Family

ID=16199430

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18705890A Pending JPH0477125A (en) 1990-07-17 1990-07-17 Emphasis/de-emphasis device

Country Status (1)

Country Link
JP (1) JPH0477125A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5386590A (en) * 1993-07-28 1995-01-31 Celeritas Technologies, Ltd. Apparatus and method for increasing data transmission rate over wireless communication systems using spectral shaping
US5533048A (en) * 1993-07-28 1996-07-02 Celeritas Technologies, Ltd. Apparatus and method for compensating for limiter induced non-linear distortion in a wireless data communication system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5386590A (en) * 1993-07-28 1995-01-31 Celeritas Technologies, Ltd. Apparatus and method for increasing data transmission rate over wireless communication systems using spectral shaping
US5507033A (en) * 1993-07-28 1996-04-09 Celeritas Technologies, Ltd. Apparatus and method for increasing data transmission rate over wireless communication systems using spectral shaping
US5533048A (en) * 1993-07-28 1996-07-02 Celeritas Technologies, Ltd. Apparatus and method for compensating for limiter induced non-linear distortion in a wireless data communication system

Similar Documents

Publication Publication Date Title
JPH05130459A (en) Method and device for removing channel induced distortion from signal
JP3576573B2 (en) Imaging device
JPH0477125A (en) Emphasis/de-emphasis device
JP3761220B2 (en) Complex filter device
JP2637978B2 (en) Motion adaptive image quality improvement device
JP3579217B2 (en) Gamma (γ) correction circuit for TV receiver
JPS59221078A (en) Contour correcting system of picture signal
US5172232A (en) Method and apparatus for communication channel identification and signal restoration
KR940008203Y1 (en) Apparatus for compensating color signal
JPH09162699A (en) Up-converter
JPH02241273A (en) Noise reduction circuit for picture signal
JP2574803B2 (en) Noise reduction circuit for color television signal
JPH0211069A (en) Ghost removing device
JP2857538B2 (en) Ghost removal circuit
JP2583877B2 (en) Noise suppression device
JPH0130350B2 (en)
JPH0316079B2 (en)
JP2789726B2 (en) Color image enhancement circuit
JPS6240887A (en) Emphasis system
JP2007141176A (en) Noise reducing circuit and noise reducing method
JP2731037B2 (en) Noise removal circuit
JP2874698B2 (en) Non-linear distortion compensator
JPS6380687A (en) Cyclic type noise reducing device
JPH0337351B2 (en)
JP3214957B2 (en) Noise reduction circuit