JPH0467775A - Switching power unit - Google Patents

Switching power unit

Info

Publication number
JPH0467775A
JPH0467775A JP17670390A JP17670390A JPH0467775A JP H0467775 A JPH0467775 A JP H0467775A JP 17670390 A JP17670390 A JP 17670390A JP 17670390 A JP17670390 A JP 17670390A JP H0467775 A JPH0467775 A JP H0467775A
Authority
JP
Japan
Prior art keywords
switch means
current
switching
transformer
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17670390A
Other languages
Japanese (ja)
Inventor
Koji Yoshida
幸司 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP17670390A priority Critical patent/JPH0467775A/en
Publication of JPH0467775A publication Critical patent/JPH0467775A/en
Pending legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

PURPOSE:To reduce loss and control a spike current by connecting the primary winding of a transformer with an inductance element and a first switching element in series, and connecting auxiliary winding with a rectifying means, a current limiting means, and a second switching element, and further connecting an output terminal to the secondary winding through a rectifying/smoothing circuit. CONSTITUTION:(b) shows the state of a current I'D, where the exciting energy accumulated in a transformer 3 is consumed by a reset circuit and the magnetic flux of the transformer 3 is reset, and a current IQ, where the flyback voltage induced in the tertiary winding 3c by the turn-on of an auxiliary switching means 6 is applied to a current limiting means 9 and is limited, being circulating. Next, for (c), since the said circulating current is broken by an auxiliary switch 9 being turned off, the energy accumulated in an inductance element 16 lets an exciting current I'Q flow to a DC power source 1, so that it may regenerate energy, through the parasitic capacity 18 of a switching means 4 turned off and the distributed capacity 17 of the transformer 3, so the voltage across the switching means 4 becomes zero.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は産業用や民生用の電子機器に直流安定化電圧を
供給するスイッチング電源装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a switching power supply device that supplies DC stabilized voltage to industrial and consumer electronic equipment.

従来の技術 近年、スイッチング電源装置は電子機器の低価格化・小
型化・高性能化・省エネルギー化に伴い、より小型で出
力の安定性が高く高効率なものが強く求められている。
BACKGROUND OF THE INVENTION In recent years, as electronic devices have become cheaper, smaller, more sophisticated, and more energy efficient, there has been a strong demand for switching power supplies that are smaller, have more stable output, and are more efficient.

以下に従来のスイッチング電源装置について説明する。A conventional switching power supply device will be explained below.

第4図は従来のスイッチング電源装置の回路構成を示す
ものでいわゆる矩形波型電源である。第4図において、
1は直流電源で商用の交流電圧を整流平滑することで、
もしくは電池などで構成されるものであり、入力端子2
,2゛に入力電圧を供給し正端子を入力端子2に接続し
、負端子を入力端子2゛に接続している。3はトランス
であり、1次巻線3aの一端を入力端子2に接続し他端
をスイッチ手段4を介して入力端子2′に接続し、2次
巻線3bの両端を整流平滑回路12に接続している。4
はスイッチ手段であり、制御端子に印加される制御回路
19のオンオフ信号によりオンオフして前記入力電圧を
前記1次巻線3aに印加したり遮断したりする。12は
整流平滑回路であり、前記2次巻線3bの両端に誘起す
る交流電圧を直流電圧に変換し出力端子14.14′に
出力電圧を供給する。13は出力検出回路であり、出力
端子14.14’の前記出力電圧を検出し内部基準電圧
と比較増幅した信号を制御回路19に伝達する。14,
14“は出力端子てあり、整流平滑回路12より供給さ
れた前記出力電圧を負荷15に供給する。15は負荷で
あり、出力電流1 OUTを流し、電力を消費する。1
9は制御回路であり、出力検出回路13より伝達された
信号によりスイッチ手段4の制御端子に印加するオンオ
フ信号のパルス幅を変化させ、前記出力電圧が絶えず一
定となるように制御する。20はダイオードであり、ア
ノードを前記1次巻線3aとスイッチ手段4の接続点に
接続し、カソードを抵抗22およびコンデンサ21の並
列回路を介して前記1次巻線3aと入力端子2の接続点
に接続しており、これらダイオード20.コンデンサ2
1.抵抗22で構成されるリセット回路は前記1次巻線
3aの両端に誘起するフライバック電圧を維持しトラン
ス3の磁束をリセットし、スパイク電圧を吸収する。
FIG. 4 shows the circuit configuration of a conventional switching power supply, which is a so-called rectangular wave type power supply. In Figure 4,
1 is by rectifying and smoothing the commercial AC voltage using a DC power supply.
Or it is composed of a battery, etc., and the input terminal 2
, 2', the positive terminal is connected to the input terminal 2', and the negative terminal is connected to the input terminal 2'. 3 is a transformer, one end of the primary winding 3a is connected to the input terminal 2, the other end is connected to the input terminal 2' via the switch means 4, and both ends of the secondary winding 3b are connected to the rectifying and smoothing circuit 12. Connected. 4
is a switch means, which is turned on and off by an on/off signal from the control circuit 19 applied to a control terminal to apply or cut off the input voltage to the primary winding 3a. A rectifying and smoothing circuit 12 converts the AC voltage induced across the secondary winding 3b into a DC voltage and supplies the output voltage to the output terminals 14 and 14'. Reference numeral 13 denotes an output detection circuit, which detects the output voltage of the output terminals 14 and 14', compares it with an internal reference voltage, and transmits the amplified signal to the control circuit 19. 14,
14" is an output terminal, which supplies the output voltage supplied from the rectifier and smoothing circuit 12 to a load 15. 15 is a load, which flows an output current 1 OUT and consumes power. 1
Reference numeral 9 denotes a control circuit which changes the pulse width of the on/off signal applied to the control terminal of the switch means 4 in accordance with the signal transmitted from the output detection circuit 13, so as to control the output voltage to be constantly constant. A diode 20 has an anode connected to the connection point between the primary winding 3a and the switch means 4, and a cathode connected to the primary winding 3a and the input terminal 2 through a parallel circuit of a resistor 22 and a capacitor 21. These diodes 20. capacitor 2
1. A reset circuit constituted by a resistor 22 maintains the flyback voltage induced across the primary winding 3a, resets the magnetic flux of the transformer 3, and absorbs the spike voltage.

以上のように構成されたスイッチング電源装置について
、第5図および第6図を参照して詳しく動作説明を行う
。第5図(a)〜(e)はスイッチ手段4の各部の動作
波形を示しており、(a)はスイッチ手段4の両端に印
加されるスイッチング電圧VDSの波形であり、(b)
はスイッチ手段4に流れるスイッチング電流IDの波形
であり、(C)はスイッチ手段4の制御端子に印加され
る制御回路19のオンオフ信号VGIを示しており、各
波形状態の時間変化を示すためt1〜t4の信号を波形
に記している。スイッチ手段4に流れるスイッチング電
流波形IDはスイッチ手段4がターンオン時(t3で示
す時間)に大きなスパイク電流IDPが発生しているの
が認められる。これは、トランス3の各巻線に発生する
線間容量および層間容量などの分布容量への充放電々流
や、スイッチ手段4に関連する寄生容量の充放電々流に
よるものである。第6図(a)、 (b)はスパイク電
流ropが発生する様子を等価的に示す説明図であり、
第6図において(a)はトランス3の前記分布容量17
およびスイッチ手段4の前記寄生容量18を等価的に記
して示しており、スイッチ手段4がターンオンした時の
スパイク電流ropの流れを示し、第6図(b)はスイ
ッチ手段4にMO8FETトランジスタを使用した時の
前記寄生容量18にあたるドレイン・ソース間容量C0
5Sの充放電々流の流れを示しており、これらの容量に
よりスイッチ手段4に発生する損失PONは、PON−
上(CI7+ CHB> X VDS’X fでおよそ
示される。ここで、C10は前記分布容量17の容量値
であり、C10は前記寄生容量18の容jiffであり
、VDSはターンオン直前のスイッチ手段4の両端電圧
であり、fはスイッチング周波数である。このように前
記分布容量17および前記寄生容ji18は、スイッチ
手段4のターンオン時のスパイク電流によるノイズの増
加や信頼性低下および損失の増加を招く反面、スイッチ
手段4のターンオフ時(t4で示す時間)に発生するト
ランス3の1次巻線3aの励磁エネルギーやり−ケーシ
インダクタンスの励磁エネルギーにより発生するスパイ
ク電圧を吸収しスイッチング電圧波形VOSの急峻な立
ち上がりを防止するように作用し、スイッチ手段4のタ
ーンオフ時のスパイク電圧によるノイズや損失の発生を
低減し信頼性を向上させる。第4図において前記2次巻
線3bの極性および整流平滑回路12がいわゆるフライ
バック構成およびフィードフォワード構成などいがなる
構成においても同様な動作となる。
The operation of the switching power supply device configured as described above will be explained in detail with reference to FIGS. 5 and 6. 5(a) to (e) show the operating waveforms of each part of the switch means 4, (a) is the waveform of the switching voltage VDS applied to both ends of the switch means 4, and (b) is the waveform of the switching voltage VDS applied to both ends of the switch means 4.
is the waveform of the switching current ID flowing through the switch means 4, and (C) shows the on/off signal VGI of the control circuit 19 applied to the control terminal of the switch means 4, and in order to show the time change of each waveform state, t1 The signal from t4 to t4 is shown in the waveform. It can be seen that in the switching current waveform ID flowing through the switch means 4, a large spike current IDP is generated when the switch means 4 is turned on (time indicated by t3). This is due to the charging and discharging currents to distributed capacitances such as line capacitance and interlayer capacitance generated in each winding of the transformer 3, and the charging and discharging currents to parasitic capacitances related to the switch means 4. FIGS. 6(a) and 6(b) are explanatory diagrams equivalently showing how the spike current rop is generated,
In FIG. 6, (a) shows the distributed capacitance 17 of the transformer 3.
and the parasitic capacitance 18 of the switch means 4 are shown in equivalent form, and the flow of the spike current rop when the switch means 4 is turned on is shown. FIG. 6(b) shows the use of an MO8FET transistor in the switch means 4 The drain-source capacitance C0 corresponding to the parasitic capacitance 18 when
5S shows the flow of charging and discharging current, and the loss PON generated in the switch means 4 due to these capacitances is PON-
(approximately represented by (CI7+ CHB> , and f is the switching frequency.Thus, the distributed capacitance 17 and the parasitic capacitance ji18 cause an increase in noise, a decrease in reliability, and an increase in loss due to the spike current when the switch means 4 is turned on. On the other hand, the excitation energy of the primary winding 3a of the transformer 3 generated when the switch means 4 is turned off (time indicated by t4) absorbs the spike voltage generated by the excitation energy of the case inductance, and the steep switching voltage waveform VOS is absorbed. It acts to prevent rising, reduces the noise and loss caused by the spike voltage when the switch means 4 is turned off, and improves reliability.In FIG. However, similar operations occur in other configurations such as the so-called flyback configuration and feedforward configuration.

第7図は従来のスイッチング電源装置の他の回路構成図
を示すものでいわゆる電圧共振型電源である。第7図に
おいて第4図と同じものは同一の符号を記し説明は省略
する。第7図において、1は直流電源てあり、2,2゛
は入力端子であり、3はトランスであり、4はスイッチ
手段であり、12は整流平滑回路であり、13は出力検
出回路であり14.14’は出力端子であり、15は負
荷であり、19は制御回路である。5はダイオードであ
り、アノードを入力端子2′に接続し、カソードをスイ
ッチ手段4と前記1次巻線3aの接続点に接続し、スイ
ッチ手段4がオフの期間でも直流電源1に回生される電
流が流れるようにしている。24はトランス3の1次巻
線3aと2次巻MSb間のリーケージインダクタンスま
たはインダクタンス素子(以下、単にリーケージインダ
クタンスと言う。)であり、入力端子2と前記1次巻線
33間に直列に接続される。23はコンデンサであり、
一端を入力端子2とリーケージインダクタンス24の接
続点に接続し、他端を前記1次巻線3aとスイッチ手段
4の接続点に接続し、コンデンサ23とリーケージイン
ダクタンス24または前記1次巻線3aとの共振回路を
構成する。
FIG. 7 shows another circuit diagram of a conventional switching power supply, which is a so-called voltage resonance type power supply. In FIG. 7, the same parts as in FIG. 4 are denoted by the same reference numerals, and the description thereof will be omitted. In Fig. 7, 1 is a DC power supply, 2 and 2' are input terminals, 3 is a transformer, 4 is a switch means, 12 is a rectifier and smoothing circuit, and 13 is an output detection circuit. 14 and 14' are output terminals, 15 is a load, and 19 is a control circuit. 5 is a diode whose anode is connected to the input terminal 2' and whose cathode is connected to the connection point between the switch means 4 and the primary winding 3a, so that even when the switch means 4 is off, the power is regenerated to the DC power supply 1. Allows current to flow. 24 is a leakage inductance or inductance element (hereinafter simply referred to as leakage inductance) between the primary winding 3a and the secondary winding MSb of the transformer 3, and is connected in series between the input terminal 2 and the primary winding 33. be done. 23 is a capacitor;
One end is connected to the connection point between the input terminal 2 and the leakage inductance 24, the other end is connected to the connection point between the primary winding 3a and the switch means 4, and the capacitor 23 and the leakage inductance 24 or the primary winding 3a are connected to each other. constitutes a resonant circuit.

以上のように構成されたスイッチング電源装置について
、第8図も参照して詳しく動作説明を行う。第8図(a
)〜(C)はスイッチ手段4の各部の動作波形を示して
おり、(a)はスイッチ手段4の両端に印加されるスイ
ッチング電圧VDSの波形であり、(b)はスイッチ手
段4とダイオード5に流れるスイッチング電流IDの波
形であり、(C)はスイッチ手段4の制御端子に印加さ
れる制御回路19のオンオフ信号VGIを示しており、
各波形状態の時間的変化を示すためt1〜t4の記号を
波形に記し、さらに各波形の実線は負荷15の消費電流
が大きい高負荷時を示し、点線は軽負荷時を示している
。スイッチ手段4のオン期間(ta〜t4期間)にトラ
ンス3とリーケージインダクタンス24に励磁エネルギ
ーが蓄積され、オフ期間(1,〜t2)にリーケージイ
ンダクタンス24またはトランス3の蓄積励磁エネルギ
ーがコンデンサ23に放出され、リーケージインダクタ
ンス24のインダクタンス値L24または前記1次巻線
3aのインダクタンス値LPとコンデンサ23の容量値
C23で決定される共振周波数 または で正弦波状に振動する電圧がコンデンサ6の両端ならび
にスイッチ手段4の両端に発生する。さらに、前記正弦
波状に振動する電圧は、直流電源1の入力電圧または前
記入力電圧と前記1次巻線3aに発生するフライバック
電圧乏の和を中心として振動するため、コンデンサ23
の両端電圧の振幅が十分大きければスイッチ手段4の両
端電圧がゼロでダイオード5に電流が流れている期間(
t2〜t3期間)を発生させ、この期間に同期して制御
回路1つによりスイッチ手段4をオンさせることでゼロ
クロススイッチングとすることが可能となる。このよう
な電圧共振型電源では、スイッチ手段4のターンオンお
よびターンオフ時に印加される電圧波形がスイッチ手段
4の応答スピードに関係なく正弦波状に傾きを持ってゆ
るやかに変化するため、電流波形が急峻に変化してもス
イッチング損失は小さく、しかも電圧波形が正弦波のた
めスイッチングノイズも非常に少ない。しかしこのよう
な電圧共振型電源は、スイッチ手段4がオンする時に必
ず前記ゼロクロスで行わなければ、第8図に点線で示す
ようにコンデンサ23の蓄積電荷をスイッチ手段4で短
絡することになり、スイッチ手段4を破壊したり、スイ
ッチング損失が急激に増加したり、スイッチングノイズ
が増加したりする。前ジインダクタンス24の励磁エネ
ルギーすなわち共振エネルギーを絶えず確保し共振回路
で発生する正弦波状に振動する電圧振幅を確保する必要
があるが、出力電圧を制御するためのオン期間の減少に
伴う励磁エネルギーの減少や負荷15の消費電力減少に
よるスイッチング電流値の減少に伴うj−ケージインダ
クタンス24の励磁エネルギーの減少等により、広い制
御範囲で前記励磁エネルギーを確保することは非常に困
難であり、仮に前記電圧振幅をあらかじめ大きく設定し
て確保した場合、スイッチ手段4に高耐圧が必要になる
など、現在まで有効な解決手段は発見されていない。
The operation of the switching power supply device configured as described above will be explained in detail with reference to FIG. 8 as well. Figure 8 (a
) to (C) show the operating waveforms of each part of the switch means 4, (a) is the waveform of the switching voltage VDS applied to both ends of the switch means 4, and (b) is the waveform of the switching voltage VDS applied to both ends of the switch means 4 and the diode 5. (C) shows the on/off signal VGI of the control circuit 19 applied to the control terminal of the switch means 4;
Symbols t1 to t4 are written on the waveforms to indicate temporal changes in each waveform state, and the solid line of each waveform indicates a high load when the current consumption of the load 15 is large, and the dotted line indicates a light load. Excitation energy is accumulated in the transformer 3 and leakage inductance 24 during the on period (ta to t4 period) of the switch means 4, and the accumulated excitation energy of the leakage inductance 24 or the transformer 3 is released to the capacitor 23 during the off period (1, to t2). A voltage that oscillates sinusoidally at a resonance frequency determined by the inductance value L24 of the leakage inductance 24 or the inductance value LP of the primary winding 3a and the capacitance value C23 of the capacitor 23 is applied to both ends of the capacitor 6 and the switch means 4. occurs at both ends. Further, since the sinusoidally oscillating voltage oscillates around the input voltage of the DC power supply 1 or the sum of the input voltage and the flyback voltage deficiency generated in the primary winding 3a, the capacitor 23
If the amplitude of the voltage across the switch means 4 is sufficiently large, the period during which the voltage across the switch means 4 is zero and current flows through the diode 5 (
t2-t3 period), and by turning on the switch means 4 by one control circuit in synchronization with this period, it becomes possible to perform zero-cross switching. In such a voltage resonance type power supply, the voltage waveform applied when the switch means 4 is turned on and turned off changes gradually in a sinusoidal manner regardless of the response speed of the switch means 4, so that the current waveform becomes steep. Even if the voltage changes, switching loss is small, and since the voltage waveform is a sine wave, switching noise is also very low. However, in such a voltage resonance type power supply, unless the switch means 4 is turned on at the zero cross, the accumulated charge in the capacitor 23 will be short-circuited by the switch means 4, as shown by the dotted line in FIG. The switching means 4 may be destroyed, switching loss may increase rapidly, and switching noise may increase. It is necessary to constantly secure the excitation energy, that is, resonance energy, of the front inductance 24 to ensure the voltage amplitude that oscillates in a sinusoidal waveform generated in the resonant circuit. It is very difficult to secure the excitation energy in a wide control range due to a decrease in the excitation energy of the J-cage inductance 24 due to a decrease in the switching current value due to a decrease in the switching current value due to a decrease in the switching current value due to a decrease in power consumption of the load 15, etc. If the amplitude is set large in advance and secured, the switch means 4 will need to have a high withstand voltage, so no effective solution has been found to date.

第7図において前記2次巻線3bの極性および整流平滑
回路12がいわゆるフライバック構成およびフィードフ
ォワード構成等のいかなる構成においても同様な動作と
なる。
In FIG. 7, the polarity of the secondary winding 3b and the rectifying and smoothing circuit 12 operate in the same manner regardless of the so-called flyback configuration or feedforward configuration.

第9図は従来のスイッチング電源装置の他の回路構成を
示すもので、いわゆる電流共振型電源で)る。第9図に
おいて第4図および第7図と同じものは同一符号を記し
説明は省略する。第9図において、1は直流電源であり
、2,2′は入力端子であり、3はトランスであり、4
はスイッチ手段であり、5はダイオードであり、12は
整流平滑回路であり、13は出力検出回路であり、14
゜14′は出力端子であり、19は制御回路であり、2
0はダイオードであり、21はコンデンサであり、22
は抵抗である。25はトランス3の1次巻線3aと2次
巻線3b間の2次側リーケージインダクタンスまたはイ
ンダクタンス素子(以下、単にリーケージインダクタン
スと言う。)であり、前記2次巻線3bと整流平滑回路
12間に直列に接続される。26はコンデンサであり、
前記2次側リーケージインダクタンス25を介して前記
2次巻線3bの両端に接続されるように接続され、2次
側リーケージインダクタンス25とコンデンサ26で共
振回路を構成する。
FIG. 9 shows another circuit configuration of a conventional switching power supply, which is a so-called current resonance type power supply. In FIG. 9, the same parts as in FIGS. 4 and 7 are denoted by the same reference numerals, and explanations thereof will be omitted. In Figure 9, 1 is a DC power supply, 2 and 2' are input terminals, 3 is a transformer, and 4
is a switch means, 5 is a diode, 12 is a rectifier and smoothing circuit, 13 is an output detection circuit, and 14
゜14' is an output terminal, 19 is a control circuit, and 2
0 is a diode, 21 is a capacitor, 22
is resistance. 25 is a secondary leakage inductance or inductance element (hereinafter simply referred to as leakage inductance) between the primary winding 3a and the secondary winding 3b of the transformer 3, and the secondary winding 3b and the rectifying and smoothing circuit 12 connected in series between. 26 is a capacitor;
It is connected to both ends of the secondary winding 3b via the secondary leakage inductance 25, and the secondary leakage inductance 25 and the capacitor 26 form a resonant circuit.

以上のように構成されたスイッチング電源装置について
、第10図も参照して詳しく動作説明を行う。第10図
(a)〜(C)はスイッチ手段4の各部の動作波形を示
しており、(a)はスイッチ手段40両端に印加される
スイッチング電圧VDSの波形てあり、(b)はスイッ
チ手段4とダイオード5に流れるスイッチング電流ID
の波形であり、(C)はスイッチ手段4の制御端子に印
加される制御回路19のオンオフ信号VGIを示してお
り、各波形状態の時間変化を示すためt1〜t4の信号
を波形に記している。スイッチ手段4のオン期間(1+
〜t4期間)に前記2次巻線3bの両端に誘起する電圧
により共振回路を構成する2次側リーケージインダクタ
ンス25のインダクタンス値L25とコンデンサ26の
容量値C26で決定される共振周波数fc=  ’  
−r−百「でπ 2π て正弦波状に振動する電流が流れる。これによりスイッ
チ手段4に流れるスイッチング電流ID も正弦波状に
振動し、特に前記正弦波状の電流がゼロから立上がり負
になる時点でスイッチ手段4をオフとすることでゼロク
ロススイッチングとすることが可能である。このような
電流共振型電源で潔、スイッチ手段4のターンオンおよ
びターンオフ時に流れる電流波形が正弦波状に傾きをも
ってゆるやかに変化するため、電圧波形が急峻に変化し
てもスイッチング損失は比較的少な(、しかも電流波形
が正弦波のためスイッチングノイズも非常に少ない。し
かしこのような電流共振型電源は、スイッチ手段4がタ
ーンオンする時(t3時間)に第4図と第5図さらに第
6図で詳しく説明したようにトランス3の分布容量およ
びスイッチ手段4に関連して生じる寄生容量の充放電々
流によるスパイク電流TDPが発生することから、ノイ
ズや損失面で前記電圧共振型電源に比較して劣るため高
周波化の限界は1〜2MHzと言われている。
The operation of the switching power supply device configured as described above will be explained in detail with reference to FIG. 10 as well. 10(a) to (C) show operating waveforms of each part of the switch means 4, (a) shows the waveform of the switching voltage VDS applied across the switch means 40, and (b) shows the waveform of the switching voltage VDS applied to both ends of the switch means 40. Switching current ID flowing through 4 and diode 5
(C) shows the on/off signal VGI of the control circuit 19 applied to the control terminal of the switch means 4, and the signals from t1 to t4 are written in the waveform to show the time change of each waveform state. There is. The on period of the switch means 4 (1+
~t4 period), the resonance frequency fc=' determined by the inductance value L25 of the secondary side leakage inductance 25 and the capacitance value C26 of the capacitor 26 that constitute a resonance circuit by the voltage induced across the secondary winding 3b.
-r-100'', a sinusoidal oscillating current flows at π 2π.As a result, the switching current ID flowing through the switch means 4 also oscillates sinusoidally, and especially at the point where the sinusoidal current rises from zero and becomes negative. Zero-cross switching can be achieved by turning off the switch means 4.With such a current resonant power supply, the waveform of the current flowing when the switch means 4 is turned on and off changes gently with a sinusoidal slope. Therefore, even if the voltage waveform changes sharply, the switching loss is relatively small (and since the current waveform is a sine wave, the switching noise is also very small. However, in such a current resonant power supply, the switching means 4 is turned on. As explained in detail in FIGS. 4, 5, and 6, at time t3, a spike current TDP occurs due to charging and discharging of the parasitic capacitance generated in connection with the distributed capacitance of the transformer 3 and the switch means 4. Therefore, it is inferior to the voltage resonance type power source in terms of noise and loss, and the limit for increasing the frequency is said to be 1 to 2 MHz.

発明が解決しようとする課題 しかしながら前記の従来の構成では、第4図に示した矩
形波電源の場合、スイッチング電流と電圧波形が共に立
上がりや立下がりが急峻な矩形波状であり、さらに大き
なスイッチングノイズやスイッチング損失が増加し高周
波化することができない。第7図に示した電圧共振型電
源の場合、出し、ゼロクロススイッチングを確保するこ
とが困難でさらにスイッチ手段4に過大な電圧が印加さ
れるため、広範囲で安定した制御ができない。第9図に
示した電圧共振型電源の場合、大きなスパイク電流の発
生によるスイッチング損失やスイッチングノイズのため
高周波化に限界がある。このような高周波化の限界はス
イッチング電源装置の小形化を阻害し、スイッチ手段4
に印加される過大な電圧やスパイク電流は信頼性を悪化
させ、制御の困難さは出力安定度の悪化となるなどスイ
ッチング電源装置の技術動向を満足することができない
という問題を有していた。
Problems to be Solved by the Invention However, in the conventional configuration described above, in the case of the rectangular wave power supply shown in FIG. 4, both the switching current and the voltage waveform are rectangular waves with steep rises and falls, and even larger switching noise is generated. and switching loss increases, making it impossible to increase the frequency. In the case of the voltage resonance type power supply shown in FIG. 7, it is difficult to ensure zero-cross switching and, furthermore, an excessive voltage is applied to the switch means 4, so that stable control over a wide range cannot be performed. In the case of the voltage resonant power supply shown in FIG. 9, there is a limit to how high the frequency can be increased due to switching loss and switching noise due to the generation of large spike currents. This limitation of increasing the frequency hinders the miniaturization of the switching power supply device, and the switching means 4
Excessive voltages and spike currents applied to the switch deteriorate reliability, and difficulty in control deteriorates output stability, making it impossible to meet the technological trends of switching power supplies.

本発明は前記従来の問題点を解決するもので、安定した
ゼロクロススイッチングの実現による損失の低減とスパ
イク電流の抑制および低ノイズ化を実現し高周波化が可
能となるスイッチング電源装置を提供することを目的と
する。
The present invention solves the above-mentioned conventional problems, and aims to provide a switching power supply device that realizes stable zero-cross switching to reduce loss, suppress spike current, and reduce noise, and is capable of operating at high frequencies. purpose.

課題を解決するための手段 この目的を解決するために本発明のスイッチン締とイン
ダクタンス素子、オンオフを繰り返す第1のスイッチン
グ素子を直列に接続し、前記1次巻線と前記インダクタ
ンス素子の接続点に一端を接続した補助巻線と、この補
助巻線の両端に整流手段、電流制限手段、前記第1のス
イッチング素子と交互にオンオフを繰り返す第2のスイ
ッチング素子と前記インダクタンス素子が直列回路をな
すように接続し、前記トランスの2次巻線に、整流平滑
手段を介して、出力端子を接続したものである。
Means for Solving the Problem In order to solve this object, a switching element of the present invention, an inductance element, and a first switching element that repeats on/off are connected in series, and a connection point between the primary winding and the inductance element is connected in series. An auxiliary winding having one end connected to the auxiliary winding, a rectifier at both ends of the auxiliary winding, a current limiting means, a second switching element that alternately turns on and off with the first switching element, and the inductance element form a series circuit. The output terminal is connected to the secondary winding of the transformer via a rectifying and smoothing means.

作用 この構成によって、第1のスイッチング素子のオフ時に
、トランスの補助巻線、整流手段、電流制限手段、第2
のスイッチング素子、インダクタンス素子を介して循環
電流が流れ、インダクタンス素子にエネルギーを蓄積す
る。第2のスイッチング素子がオフすると、蓄積された
エネルギーによりコンデンサ2巻線の分布容量、スイッ
チング素子の寄生容量を介して電流が流れ、分布容量。
Operation With this configuration, when the first switching element is turned off, the auxiliary winding of the transformer, the rectifying means, the current limiting means, and the second
Circulating current flows through the switching element and inductance element, and energy is stored in the inductance element. When the second switching element turns off, the stored energy causes current to flow through the distributed capacitance of the second winding of the capacitor and the parasitic capacitance of the switching element, increasing the distributed capacitance.

イツチング素子をオンオフさせることでゼロクロススイ
ッチングを達成することができる。また、前記循環電流
は出力電圧の制御による前記第1のスイッチ手段のオン
オフの繰り返し状態の変化に対して安定して得られるた
め、常に安定したゼロクロススイッチングを維持するこ
とができる。
Zero cross switching can be achieved by turning on and off the switching elements. Further, since the circulating current is stably obtained against changes in the repeated on/off state of the first switching means by controlling the output voltage, stable zero-cross switching can always be maintained.

実施例 以下本発明の一実施例について、図面を参照しながら説
明する。
EXAMPLE An example of the present invention will be described below with reference to the drawings.

第1図は本発明の実施例におけるスイッチング電源装置
の構成を示すものである。第1図において、第4図と同
じものは同一の記号を記し説明を省略する。第1図にお
いて、1は直流電源、2゜2゛は入力端子、3はトラン
スで1次巻線3a。
FIG. 1 shows the configuration of a switching power supply device in an embodiment of the present invention. In FIG. 1, the same parts as in FIG. 4 are denoted by the same symbols, and explanations thereof will be omitted. In Fig. 1, 1 is a DC power supply, 2゜2゛ is an input terminal, and 3 is a transformer with a primary winding 3a.

2次巻線3bさらに3次巻線3Cを有し、4はスイッチ
手段であり、12は整流平滑手段であり、13は出力検
出回路であり、14.14’は出力端子であり、15は
負荷である。16はインダクタンス素子であり、前記直
流電源1.前記1次巻線3a、前記インダクタンス素子
16.スイッチ手段4が直列回路をなすように接続され
、トランス3の分布容量、スイッチ手段4の寄生容量な
どの蓄積電荷のためのエネルギーを蓄える。5はダイオ
ードであり、アノードを入力端子2“に接続し、カソー
ドをスイッチ手段4と前記インダクタンス素子16の接
続点に接続し、スイッチ手段4がオフの期間でも直流電
源1に回生される電流が流れるようにしている。6は補
助スイッチ手段であり、一端を前記インダクタンス素子
16とスイッチ手段4の接続点に接続され、他端を電流
制限手段9とダイオード8および前記3次巻線3Cの直
列回路を介して1次巻線3aとインダクタンス素子16
の接続点に接続し、制御端子は制御回路11の第2のオ
ンオフ信号か印加されオンオフを繰り返し、前記3次巻
線3c、ダイオード8゜電流制限手段9を流れる電流を
オンオフする。8はダイオードであり、アノードを前記
3次巻線3cに接続し、カソードを電流制限手段9に接
続し、前記3次巻線3Cに誘起するフライバック電圧に
限手段であり、前記3次巻線3Cから前記ダイオード8
を流れる電流を制限する。7はコンデンサで、10は抵
抗であり、コンデンサ7と抵抗10は並列に接続され、
一方をダイオード8と電流制限手段9の接続点に、他方
を入力端子2に接続し、これらダイオード8とコンデン
サ7と抵抗10て構成されるリセット回路は前記3次巻
線3c七1次巻線3aの両端に誘起するフライバック電
圧を維持しトランス3の磁束をリセットするために利用
される。11は制御回路11であり、スイッチ手段4と
補助スイッチ手段6の制御端子にそれぞれ第1および第
2のオンオフ信号を印加し、出力検出回路13の信号を
受は出力電圧が一定になるようにスイッチ手段4に印加
する第1のオンオフ信号のパルス幅を制御すると共に、
スイッチ手段4のオフ期間中のみ補助スイッチ手段6を
オンさせるように補助スイッチ手段6に印加する第2の
オンオフ信号も制御する。
It has a secondary winding 3b and a tertiary winding 3C, 4 is a switch means, 12 is a rectifying and smoothing means, 13 is an output detection circuit, 14 and 14' are output terminals, and 15 is a It's a load. 16 is an inductance element, and the DC power supply 1. The primary winding 3a, the inductance element 16. The switch means 4 are connected to form a series circuit and store energy for accumulated charges such as the distributed capacitance of the transformer 3 and the parasitic capacitance of the switch means 4. 5 is a diode, whose anode is connected to the input terminal 2'' and whose cathode is connected to the connection point between the switch means 4 and the inductance element 16, so that even when the switch means 4 is off, the current regenerated to the DC power supply 1 is Reference numeral 6 denotes an auxiliary switch means, one end of which is connected to the connection point between the inductance element 16 and the switch means 4, and the other end connected to the connection point of the current limiting means 9, the diode 8, and the tertiary winding 3C connected in series. The primary winding 3a and the inductance element 16 through the circuit.
The second on/off signal of the control circuit 11 is applied to the control terminal, which repeatedly turns on and off, thereby turning on and off the current flowing through the tertiary winding 3c, the diode 8° current limiting means 9. A diode 8 has an anode connected to the tertiary winding 3c and a cathode connected to the current limiting means 9, which limits the flyback voltage induced in the tertiary winding 3C. from line 3C to said diode 8
limit the current flowing through the 7 is a capacitor, 10 is a resistor, and capacitor 7 and resistor 10 are connected in parallel,
One end is connected to the connection point between the diode 8 and the current limiting means 9, and the other end is connected to the input terminal 2. It is used to maintain the flyback voltage induced across the transformer 3a and reset the magnetic flux of the transformer 3. Reference numeral 11 denotes a control circuit 11, which applies first and second on/off signals to the control terminals of the switch means 4 and the auxiliary switch means 6, respectively, and receives the signal from the output detection circuit 13 so that the output voltage becomes constant. Controlling the pulse width of the first on/off signal applied to the switch means 4,
A second on/off signal applied to the auxiliary switch means 6 is also controlled so that the auxiliary switch means 6 is turned on only while the switch means 4 is off.

以上のように構成されたスイッチング電源装置(マいて
、第2図および第3図を参照して詳しく動作説明を行う
。第2図(a)〜(C)はスイッチ手段4および補助ス
イッチ手段6の各部の動作波形を示しており、(a)は
スイッチ手段4の両端に印加されるスイッチング電圧波
形VOSであり、(b)はスイッチ手段4とダイオード
5を流れるスイッチング電流波形■Dてあり、(C)は
スイッチ手段4の制御端子に印加される制御回路11の
第1のオンオフ信号VGIを示しており、(d)は補助
スイッチ手段6に流れるスイッチング電流IQの波形で
あり、(e)は補助スイッチ手段6の制御端子に印加さ
れる制御回路11の第2のオンオフ信号VG2を示して
おり、各波形状態の時間的変化を示すためt1〜t4の
記号を波形に記している。スイッチ手段4に流れるスイ
ッチング電流波形IDでスイッチ手段4がターンオンす
る直前の期間(t2〜t3期間)に負電流が流れゼロク
ロススイッチングとなっていることが認められる。次に
第3図を参照して前記ゼロクロススイッチングとなる動
作の説明を詳しく述べる。第3図(a)〜(C)は各波
形の状態での等ffE回路と図である。第3図(a’)
はスイッチ手段4がオンの期間(t、 3〜t4期間)
の状態を示し、(b)はスイッチ手段4がターンオフし
ており補助スイッチ手段6がオンの期間(1,〜t2期
間)の状態を示し、(c)はスイッチ手段4がターンオ
ンする直前で補助スイッチ手段6かオフしている期間(
t2〜t3期間)の状態を示している。第3図で、17
はトランス3の分布容量を等価的に示し、18はスイッ
チ手段4の寄生容量を等価的に示している。第3図(a
)は直流電源1より前記1次巻線3aに励磁電流または
出力電流も重畳された電流が流れている状態である。第
3図(b)はトランス3に蓄積された励磁エネルギーか
前記1次巻線3aおよび3次巻線3cを通してダイオー
ド8.コンデンサ7、抵抗10のリセット回路により消
費されトランス3の磁束がリセットされている電流(T
Dと、さらに補助スイッチ手段6のオンにより前記3次
巻線3cに誘起するフライバック電圧が電流制限手段9
に印加され前記電流制限手段9により制限される電流I
Qが前記3次巻線3c、ダイオード8.電流制限手段9
゜補助スイッチ手段6.インダクタンス素子16を介し
て電流が循環している(以下循環電流と言う)様子を示
す。この循環電流は、トランス3に対して、微小にしか
励磁せずトランス3のリセット動作に影響を与えること
なく、インダクタンス素子16にのみに励磁エネルギー U−丁L+6IQ2 で示されるエネルギーが蓄積される。ここで、L、+s
はインダクタンス素子16のインダクタンス値であり、
IQは循環電流値を示す。次に第3図(c)に示すよう
に、補助スイッチ手段6がオフすることて前記循環電流
が遮断されるため、インダクタンス素子16に蓄積され
た励磁エネルギーはオフしているスイッチ手段4の寄生
容量18およびトランス3の分布容量17を介して直流
電源1にエネルギーを回生ずるように励磁電流ビ。を流
すため、スイッチ手段4の両端電圧はゼロとなり、その
後スイッチ手段4がオンすることでゼロクロススイッチ
ングとなる。このようなゼロクロススイッチングが可能
となる条件は、インダクタンス素子16に蓄積されたエ
ネルギーと前記分布容量17および寄生容量18のスイ
ッチ手段4がオフ期間中に印加された電圧による蓄積エ
ネルギーの関係が下記の必要があり、これらのエネルギ
ーはすべて直流電圧源1に回生されるため損失は発生し
ない。
The operation of the switching power supply device configured as described above will be explained in detail with reference to FIGS. 2 and 3. FIGS. The operating waveforms of each part are shown, (a) is the switching voltage waveform VOS applied to both ends of the switch means 4, and (b) is the switching current waveform (D) flowing through the switch means 4 and the diode 5. (C) shows the first on/off signal VGI of the control circuit 11 applied to the control terminal of the switch means 4, (d) shows the waveform of the switching current IQ flowing through the auxiliary switch means 6, and (e) indicates the second on/off signal VG2 of the control circuit 11 applied to the control terminal of the auxiliary switch means 6, and symbols t1 to t4 are written on the waveforms to indicate temporal changes in each waveform state. It can be seen from the switching current waveform ID flowing through the switching means 4 that a negative current flows during the period (t2 to t3 period) immediately before the switching means 4 is turned on, resulting in zero cross switching.Next, referring to FIG. A detailed explanation of the operation resulting in zero cross switching will be given below. Figures 3 (a) to (C) are diagrams of equal ffE circuits in each waveform state. Figure 3 (a')
is the period during which the switch means 4 is on (t, 3 to t4 period)
(b) shows the state during the period (period 1 to t2) when the switch means 4 is turned off and the auxiliary switch means 6 is on, and (c) shows the state when the auxiliary switch is turned on immediately before the switch means 4 is turned on. The period during which the switch means 6 is off (
t2 to t3 period). In Figure 3, 17
18 equivalently represents the distributed capacitance of the transformer 3, and 18 equivalently represents the parasitic capacitance of the switch means 4. Figure 3 (a
) is a state in which a current, in which the excitation current or the output current is also superimposed, flows from the DC power supply 1 to the primary winding 3a. FIG. 3(b) shows that the excitation energy stored in the transformer 3 is passed through the primary winding 3a and the tertiary winding 3c to the diode 8. The current (T
D, and the flyback voltage induced in the tertiary winding 3c by turning on the auxiliary switch means 6 is the current limiting means 9.
A current I applied to the current limiting means 9 and limited by the current limiting means 9
Q is the tertiary winding 3c, the diode 8. Current limiting means 9
゜Auxiliary switch means 6. This figure shows how current circulates through the inductance element 16 (hereinafter referred to as circulating current). This circulating current excites the transformer 3 only slightly and does not affect the reset operation of the transformer 3, and the energy represented by the excitation energy U-L+6IQ2 is accumulated only in the inductance element 16. Here, L, +s
is the inductance value of the inductance element 16,
IQ indicates the circulating current value. Next, as shown in FIG. 3(c), the auxiliary switch means 6 is turned off and the circulating current is cut off, so that the excitation energy accumulated in the inductance element 16 is transferred to the parasitic energy of the switch means 4 which is turned off. The exciting current is set so as to regenerate energy to the DC power source 1 via the capacitor 18 and the distributed capacitor 17 of the transformer 3. , the voltage across the switch means 4 becomes zero, and then the switch means 4 is turned on, resulting in zero cross switching. The conditions under which such zero cross switching is possible are as follows: Since all of this energy is regenerated to the DC voltage source 1, no loss occurs.

ここで、C10は分布容量17の等価容量値であり、C
10は寄生容量18の等価容量値であり、VOSはスイ
ッチ手段4のオフ期間に両端に印加される電圧値て゛あ
る。このことは、出力電圧を制御するために可変される
スイッチ手段4のオンオフ時間幅および出力電流の大小
にかかわらず前記循環電流IQは前記3次巻線3cの誘
起電圧で電流制限手段9によりのみ決定される値である
ことから常に安定したゼロクロススイッチングが確保で
きる。
Here, C10 is the equivalent capacitance value of the distributed capacitance 17, and C10 is the equivalent capacitance value of the distributed capacitance 17.
10 is the equivalent capacitance value of the parasitic capacitance 18, and VOS is the voltage value applied to both ends of the switch means 4 during the off period. This means that regardless of the on/off time width of the switch means 4 that is varied to control the output voltage and the magnitude of the output current, the circulating current IQ is limited to the induced voltage of the tertiary winding 3c by the current limiting means 9. Since the value is determined, stable zero-cross switching can always be ensured.

さらに第2図に示すような前記循環電流IQが一定であ
れば補助スイッチ手段6のオン時間も点線で示すように
、スイッチ手段4がオンする手前の短期間とすることで
電流制限手段9に発生する損失を減少させることもてき
る。また補助スイッチ手段6かオフしてからスイッチ手
段4がオンするまでに多少遅れを持たすのは(t2〜t
3期間)、スイッチ手段4の両端電圧がゼロ電圧になる
までの前記分布容量17および寄生容量18の充放電時
間を得るためにある程度必要であり、その値はおよそ t3  t2”号 L+e lc+7+c+slで表さ
れ、これはインダクタンス素子16と前記となる。第1
図において前記2次巻線3bの極性および整流平滑回路
12がいわゆるフライバック構成およびフィードフォワ
ード構成なといかなる構成においても同様な動作となる
Furthermore, if the circulating current IQ is constant as shown in FIG. It can also reduce the losses that occur. Furthermore, there is a slight delay between turning off the auxiliary switch means 6 and turning on the switch means 4 (t2 to t
3 period) is necessary to obtain the charging/discharging time of the distributed capacitance 17 and the parasitic capacitance 18 until the voltage across the switching means 4 becomes zero voltage, and the value is approximately t3 t2'' L+e lc+7+c+sl. and this becomes the inductance element 16.The first
In the figure, the polarity of the secondary winding 3b and the rectifying and smoothing circuit 12 operate in the same manner regardless of the so-called flyback configuration or feedforward configuration.

以上のように本実施例によれば、スイッチ手段4のオフ
期間に前記3次巻線3Cからダイオード8゜電流制限手
段9.補助スイッチ手段6.前記3次巻線3Cを介して
循環電流を流すように構成することにより、スイッチ手
段4のターンオン時のスパイク電流を防止でき、しかも
ゼロクロススイッチングとすることができ、さらにスイ
ッチ手段4のターンオフ時に発生するトランス3の前記
1次巻線3aの励磁エネルキーやインダクタンス素子1
6により発生するスパイク電圧を前記分布容量17、寄
生容量18に積極的に吸収させるかもしくは外部に容量
を接続し前記分布容量17や寄生容量18を等価的に増
加させることでさらに大きく吸収させ、スイッチング電
圧波形の急峻な立上がりを防止させターンオフもゼロク
ロススイッチングとすることが損失なく可能となり、低
ノイズ。
As described above, according to this embodiment, during the OFF period of the switch means 4, the current limiting means 9. Auxiliary switch means 6. By configuring the circulating current to flow through the tertiary winding 3C, it is possible to prevent the spike current generated when the switch means 4 is turned on, and zero-cross switching can be achieved, and furthermore, the spike current that occurs when the switch means 4 is turned off can be prevented. The excitation energy key of the primary winding 3a of the transformer 3 and the inductance element 1
By actively absorbing the spike voltage generated by 6 into the distributed capacitance 17 and the parasitic capacitance 18, or by connecting a capacitor to the outside and equivalently increasing the distributed capacitance 17 and the parasitic capacitance 18, the spike voltage is absorbed even more. It prevents the steep rise of the switching voltage waveform and allows turn-off to be zero-cross switching without loss, resulting in low noise.

低損失、高効率、高周波化することができる。なお、前
記循環電流による損失は、前記1次巻線3aおよび3次
巻線3cの巻線抵抗による損失と電流制限手段9の損失
と補助スイッチ手段6のスイッチング損失であるが、循
環電流を小さく設計することであまり大きな損失となら
ない。さらに、電流制限手段9をインダクタンス素子に
することで、電流制限手段9の損失をなくすことができ
る。
Low loss, high efficiency, and high frequency can be achieved. The losses due to the circulating current include losses due to the winding resistance of the primary winding 3a and tertiary winding 3c, losses in the current limiting means 9, and switching losses in the auxiliary switch means 6. By designing it, there will be no big loss. Furthermore, by using an inductance element as the current limiting means 9, the loss of the current limiting means 9 can be eliminated.

また、スイッチ手段4のオフ期間でのトランス3の励磁
をリセットする回路を、ダイオード8と抵抗10.コン
デンサ7からなる電力消費型としたか、他のリセット回
路を使用しても同様な効果が得られる。特に、コンデン
サ7の一端を入力端子2に接続し、他端を補助スイッチ
手段6と電流制限手段9の接続点に接続することで、無
損失型とすることができる。また、本発明は第五式で構
成されるスイッチング電源回路にも同様に適用可能なこ
ともいうまでもない。
Further, a circuit for resetting the excitation of the transformer 3 during the off-period of the switch means 4 is constructed using a diode 8 and a resistor 10. A similar effect can be obtained by using a power consumption type reset circuit consisting of the capacitor 7 or by using another reset circuit. In particular, by connecting one end of the capacitor 7 to the input terminal 2 and connecting the other end to the connection point between the auxiliary switch means 6 and the current limiting means 9, a lossless type can be achieved. Furthermore, it goes without saying that the present invention can be similarly applied to a switching power supply circuit constituted by the fifth type.

発明の効果 以上にように本発明は、トランスの1次巻線に並列接続
された3次巻線に、整流手段と電流制限手段と補助スイ
ッチ手段、スイッチ手段と1次巻線の中間に接続された
インダクタンス素子の直列回路を接続し、スイッチ手段
と相補的に補助スイッチ手段をオンオフするようにする
。補助スイッチ手段がオンしている時3次巻線を通して
循環電流が流れ、補助スイッチ手段がターンオフした時
、トランスの分布容量やスイッチ手段の寄生容量の蓄積
電荷を放電することで、スイッチ手段の両端電圧がゼロ
でオンするゼロクロススイッチングを絶えず安定に実現
し低ノイズ化、低損失化。
As described above, the present invention provides a tertiary winding connected in parallel to the primary winding of a transformer, a rectifying means, a current limiting means, an auxiliary switch means, and a tertiary winding connected between the switch means and the primary winding. A series circuit of inductance elements is connected to turn on and off the auxiliary switch means complementary to the switch means. When the auxiliary switch means is turned on, a circulating current flows through the tertiary winding, and when the auxiliary switch means is turned off, the accumulated charge of the distributed capacitance of the transformer and the parasitic capacitance of the switch means is discharged, thereby reducing the voltage across the switch means. Achieves constant and stable zero-cross switching, which turns on when the voltage is zero, resulting in low noise and low loss.

高効率化、高信頼で制御範囲の広い、優れたスイッチン
グ電源装置を実現できるものである。
This makes it possible to realize an excellent switching power supply device that is highly efficient, highly reliable, and has a wide control range.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例におけるスイッチング電源装
置の回路構成図、第2図は本発明の第1図の回路構成図
の動作波形図、第3図は本発明の第1図の回路構成図の
説明図、第4図は従来のスイッチング電源装置の回路構
成図、第5図は従来の第4図の回路構成図の動作波形図
、第6図は従来の第4図の回路構成図の説明図、第7図
は従来の他のスイッチング電源装置の回路構成図、第8
図は従来の第7図の回路構成図の動作波形図、第9図は
従来の他のスイッチング電源装置の回路構成図、第10
図は従来の第9図の回路構成図の動作波形図である。 1・・・・・・直流電源、2,2′・・・・・・入力端
子、3・・・・・・トランス、4・・・・・・スイッチ
手段、5,8.22・・・・・・ダイオード、6・・・
・・・補助スイッチ手段、7・・・・・・コンデンサ、
9・・・・・・電流制限手段、10.24・・・・・・
抵抗、11・・・・・・制御回路、12・・・・・・整
流平滑手段、13・・・・・・出力検出回路、14.1
4“・・・・・・出力端子、15・・・・・・負荷、1
6・・・・・・インダクタンス素子。 代理人の氏名 弁理士 粟野重孝 ほか1名第 図 C。 第 図 第 図 (σ) / (b)
1 is a circuit configuration diagram of a switching power supply according to an embodiment of the present invention, FIG. 2 is an operating waveform diagram of the circuit configuration diagram of FIG. 1 of the present invention, and FIG. 3 is a circuit diagram of the circuit configuration of FIG. 1 of the present invention. An explanatory diagram of the configuration diagram, FIG. 4 is a circuit configuration diagram of a conventional switching power supply device, FIG. 5 is an operating waveform diagram of the conventional circuit configuration diagram of FIG. 4, and FIG. 6 is a conventional circuit configuration diagram of FIG. 4. 7 is a circuit diagram of another conventional switching power supply device, and FIG. 8 is an explanatory diagram of the diagram.
The figure is an operating waveform diagram of the conventional circuit diagram of FIG. 7, FIG. 9 is a circuit diagram of another conventional switching power supply, and FIG.
This figure is an operation waveform diagram of the conventional circuit diagram of FIG. 9. 1...DC power supply, 2, 2'...Input terminal, 3...Transformer, 4...Switch means, 5, 8.22... ...Diode, 6...
... Auxiliary switch means, 7 ... Capacitor,
9... Current limiting means, 10.24...
Resistor, 11... Control circuit, 12... Rectifying and smoothing means, 13... Output detection circuit, 14.1
4"...Output terminal, 15...Load, 1
6...Inductance element. Name of agent: Patent attorney Shigetaka Awano and one other person Figure C. Figure Figure (σ) / (b)

Claims (1)

【特許請求の範囲】[Claims] 直流入力端子にトランスの1次巻線とインダクタンス素
子、オンオフを繰り返すスイッチ手段を直列に接続し、
前記1次巻線と前記インダクタンス素子の接続点に一端
を接続した3次巻線と、この3次巻線の両端に整流手段
、電流制限手段、前記スイッチ手段と交互にオンオフを
繰り返す補助スイッチ手段と前記インダクタンス素子が
直列回路をなすように接続し、前記トランスの2次巻線
に整流平滑手段を介して出力端子を接続したスイッチン
グ電源装置。
Connect the primary winding of a transformer, an inductance element, and a switching means that repeats on and off in series to the DC input terminal.
A tertiary winding having one end connected to a connection point between the primary winding and the inductance element, and a rectifier at both ends of the tertiary winding, a current limiting means, and an auxiliary switch means that alternately turns on and off with the switch means. and the inductance element are connected to form a series circuit, and an output terminal is connected to the secondary winding of the transformer via a rectifying and smoothing means.
JP17670390A 1990-07-04 1990-07-04 Switching power unit Pending JPH0467775A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17670390A JPH0467775A (en) 1990-07-04 1990-07-04 Switching power unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17670390A JPH0467775A (en) 1990-07-04 1990-07-04 Switching power unit

Publications (1)

Publication Number Publication Date
JPH0467775A true JPH0467775A (en) 1992-03-03

Family

ID=16018275

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17670390A Pending JPH0467775A (en) 1990-07-04 1990-07-04 Switching power unit

Country Status (1)

Country Link
JP (1) JPH0467775A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5694304A (en) * 1995-02-03 1997-12-02 Ericsson Raynet Corporation High efficiency resonant switching converters
US5712772A (en) * 1995-02-03 1998-01-27 Ericsson Raynet Controller for high efficiency resonant switching converters

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5694304A (en) * 1995-02-03 1997-12-02 Ericsson Raynet Corporation High efficiency resonant switching converters
US5712772A (en) * 1995-02-03 1998-01-27 Ericsson Raynet Controller for high efficiency resonant switching converters

Similar Documents

Publication Publication Date Title
US9287792B2 (en) Control method to reduce switching loss on MOSFET
US4785387A (en) Resonant converters with secondary-side resonance
US8743565B2 (en) High power converter architecture
US9019724B2 (en) High power converter architecture
US6005782A (en) Flyback converter with soft switching using auxiliary switch and resonant circuit
US7995360B2 (en) Power system with shared clamp reset
WO2007095346B1 (en) Two terminals quasi resonant tank circuit
JP3498669B2 (en) Switching power supply
US8582325B2 (en) Flyback converter with forward converter reset clamp
JP4521574B2 (en) Half-bridge resonant converter
KR20150044317A (en) Converter and driving method thereof
US11165351B1 (en) Conversion apparatus with oscillation reduction control and method of operating the same
US6314003B2 (en) Switched-mode power supply
KR100979905B1 (en) Active clamp forward converter
JP3221185B2 (en) Switching power supply
JP4716813B2 (en) Resonant type converter
JP2555245Y2 (en) High efficiency power supply circuit
JP2004304962A (en) Snubber circuit and switching power unit mounting same
US20220329167A1 (en) High performance two stage power converter with enhanced light load management
JPH0467775A (en) Switching power unit
JPH0332299B2 (en)
CN213279477U (en) Ringing current power supply
KR101228796B1 (en) Power supply unit supplying stanby power by sharing switch of main converter
JP3429420B2 (en) Switching power supply
JPH01114366A (en) Dc-dc converter