JPH0463612B2 - - Google Patents

Info

Publication number
JPH0463612B2
JPH0463612B2 JP58011147A JP1114783A JPH0463612B2 JP H0463612 B2 JPH0463612 B2 JP H0463612B2 JP 58011147 A JP58011147 A JP 58011147A JP 1114783 A JP1114783 A JP 1114783A JP H0463612 B2 JPH0463612 B2 JP H0463612B2
Authority
JP
Japan
Prior art keywords
generator
voltage
converter
input
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58011147A
Other languages
Japanese (ja)
Other versions
JPS59139827A (en
Inventor
Hiroshi Kawaguchi
Akihiko Kawahara
Toshihiko Kano
Takashi Yoshida
Yasunori Suzuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Sharyo Ltd
Original Assignee
Nippon Sharyo Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Sharyo Ltd filed Critical Nippon Sharyo Ltd
Priority to JP58011147A priority Critical patent/JPS59139827A/en
Publication of JPS59139827A publication Critical patent/JPS59139827A/en
Publication of JPH0463612B2 publication Critical patent/JPH0463612B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Supply And Distribution Of Alternating Current (AREA)

Description

【発明の詳細な説明】 本発明はエンジン発電機を並列運転する場合に
おいて両発電機の負荷分担を制御する方法に関す
るものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method for controlling load sharing between engine generators when they are operated in parallel.

近年建設現場等で使用される可搬式エンジン発
電機においては使用電力の変化が大きいことと運
搬上の観点から小型、中型の発電機を複数台有し
て必要に応じて並列運転させることが多くなつて
いる。
In recent years, portable engine generators used at construction sites, etc., often have multiple small or medium-sized generators and operate them in parallel as necessary, due to the large changes in power consumption and transportation considerations. It's summery.

エンジン発電機には通常負荷が増加すると回転
数が下がる特性、いわゆる垂下特性の調速機が装
備されているので電力負荷が変動するとそれに対
応して回転数(周波数)が変動する。この垂下特
性は各エンジンが個有の特性を有し同一にするこ
とが困難であるため、並列運転時には両発電機の
負荷率が均等に分担されない。そこでこの負荷率
を均一にし両発電機のトータル発電機容量いつぱ
いまでの使用を可能にするため、負荷分担装置が
用いられている。
Engine generators are usually equipped with a governor with a so-called drooping characteristic, which lowers the number of revolutions as the load increases, so when the power load changes, the number of revolutions (frequency) changes accordingly. Since each engine has its own characteristics and it is difficult to make these drooping characteristics the same, the load factor of both generators is not equally shared during parallel operation. Therefore, a load sharing device is used in order to equalize this load factor and enable the use of both generators up to their total generator capacity.

従来一般に用いられている負荷分担装置及びそ
の方法を第1図および第2図で説明すると、第1
図は負荷分担装置のブロツク図で、エンジン発電
機の分担する有効電力Pは、発電機母線から変流
器CT1,CT3と変成器T11,T13を介して電流と電
圧の信号を得て有効電力検出回路Aに入力して求
め、差動増幅回路Bに出力する。差動増幅回路B
では、信号線Sで供給される他の発電機(基準の
発電機)の分担電力信号と突合わせ、その結果を
判定回路Cへ印加する。判定回路Cでは、適当な
不感帯幅を持つて信号線Sの値より発電機の有効
電力の方が大きい場合は周波数下げリレー駆動回
路RYaをONとし、逆に小さい場合は周波数上げ
リレー駆動回路RYbをONとし、分担電力量が同
等になるように制御される。尚、Ra,Rcは抵抗
である。
The conventionally commonly used load sharing device and its method are explained with reference to FIGS. 1 and 2.
The figure is a block diagram of a load sharing device. The active power P shared by the engine generator is transmitted through current transformers CT 1 and CT 3 and transformers T 11 and T 13 from the generator bus through current and voltage signals. The obtained power is inputted to the active power detection circuit A to be determined, and outputted to the differential amplifier circuit B. Differential amplifier circuit B
Then, it is compared with the shared power signal of another generator (reference generator) supplied through the signal line S, and the result is applied to the determination circuit C. In the judgment circuit C, if the active power of the generator is larger than the value of the signal line S with an appropriate dead band width, the frequency lowering relay drive circuit RYa is turned on, and if it is smaller, the frequency raising relay drive circuit RYb is turned on. is turned on, and the shared power amount is controlled to be equal. Note that Ra and Rc are resistances.

上記有効電力検出回路Aは第2図に示す回路
で、変流器CT1、変成器T11、ダイオードブリツ
ジSR、平均値回路D等から構成され、変流器
CT1の出力電圧を変成器T11の出力とダイオード
スイツチング回路SRでスイツチングし、その出
力を平均値回路Dで平均して有効電力を求めるも
ので、三相電力の場合はこの回路を2組用いる。
すなわち、電圧eおよび電流iをe=√2
Esinωt、i=√2Isin(ωt+Θ)とすれば変流器
CT1の両端に接続された抵抗Rdの両端に発生す
る電圧eiは次式のようになる。
The active power detection circuit A is shown in FIG. 2 and is composed of a current transformer CT 1 , a transformer T 11 , a diode bridge SR, an average value circuit D, etc.
The output voltage of CT 1 is switched by the output of transformer T 11 and the diode switching circuit SR, and the output is averaged by the average value circuit D to obtain the active power. In the case of three-phase power, this circuit is Use a set.
That is, voltage e and current i are set as e=√2
Esinωt, i=√2Isin(ωt+Θ), current transformer
The voltage ei generated across the resistor Rd connected across CT 1 is given by the following equation.

ei=α・i・Rd sin(ωt+Θ) ただしαはCT比 この電圧eiを高抵抗Reとダイオードブリツジ
SR、変成器T11で構成したダイオードスイツチ回
路を通すと、ev>0のときep=eiとなり、ev<0
のときep=0となるのでこれを平均値回路Dで
平均すると次式のようになる。
ei=α・i・Rd sin(ωt+Θ) where α is the CT ratio This voltage ei is connected to the high resistance Re and the diode bridge.
When passed through a diode switch circuit composed of SR and transformer T11 , when ev>0, ep=ei, and ev<0
Since ep=0 when

p=1/2π{∫〓〓〓t=〓0√2・α・I・R
1sin(ωt+Θ)dωt}=π/2α・I・Rd cosΘ 一方交流回路の電力PはEIcosΘで表わされる
ので、電圧epは電力Pに比例した値となり電力
が測定される。
p=1/2π{∫〓〓〓 t =〓 0 √2・α・I・R
1 sin(ωt+Θ)dωt}=π/2α·I·Rd cosΘ On the other hand, since the power P of the AC circuit is expressed by EIcosΘ, the voltage ep is a value proportional to the power P, and the power is measured.

以上説明したような構成を有する従来の負荷分
担装置における負荷分担方法では、抵抗、コンデ
ンサ、トランジスタ等の構成によつているため、
周囲の湿度や温度、電源電圧のノイズの影響を受
け易いとともに、アナログ処理であることと相俟
つて応答性も遅く制御精度が悪いばかりでなく力
率低下時の電力測定は実際上不可能である。ま
た、負荷分担する両発電機がほぼ同様のものでな
いと利用できないばかりか、回路が複雑なために
保守点検に手間がかかり、信頼性の面でもまた経
済性の面からも改善が望まれている。
The load sharing method in the conventional load sharing device having the configuration described above relies on the configuration of resistors, capacitors, transistors, etc.
It is easily affected by ambient humidity, temperature, and power supply voltage noise, and because it is an analog process, the response is slow and control accuracy is poor, and it is practically impossible to measure power when the power factor drops. be. In addition, not only can it be used unless the two generators that share the load are almost the same, but the circuit is complex and maintenance and inspection is time-consuming, so improvements are desired from both reliability and economical points of view. There is.

本発明は上記の点に鑑み開発されたもので、簡
便な構成で精度が高く、かつ信頼性の高いエンジ
ン発電機の負荷分担方法を得ることを目的として
おり、その特徴とするところは負荷分担制御する
発電機の電圧信号と電流信号それぞれを、ゼロク
ロスとバツフア回路を介してマイクロコンピユー
タに入力する一方、両信号をレベル調整器、フイ
ルタおよびA/Dコンバータを介して直流のデジ
タル信号に変換してマイクロコンピユータに入力
し、ゼロクロスで出力変化した時点間を水晶発振
子を用いた発振回路のクロツクで計数して電圧と
電流の位相角を演算し、これとA/Dコンバータ
から得た発電機の電圧と電流とから発電機の有効
電力を演算し、これと基準の発電機の有効電力と
比較して周波数下げリレーまたは周波数上げリレ
ーへ指令制御するものである。
The present invention has been developed in view of the above points, and aims to provide a simple configuration, high accuracy, and highly reliable load sharing method for engine generators. The voltage and current signals of the generator to be controlled are input to a microcomputer via zero cross and buffer circuits, while both signals are converted to DC digital signals via a level adjuster, filter and A/D converter. The phase angle of the voltage and current is calculated by counting the time between the points when the output changes at zero crossing using the clock of an oscillation circuit using a crystal oscillator, and then calculating the phase angle of the voltage and current. The active power of the generator is calculated from the voltage and current of the generator, and this is compared with the reference active power of the generator to command and control the frequency lowering relay or frequency increasing relay.

以下、本発明の一実施例を第3図乃至第5図に
基づいて説明する。
Hereinafter, one embodiment of the present invention will be described based on FIGS. 3 to 5.

第3図は本発明の方法を説明するためのエンジ
ン発電機の負荷分担装置を示すブロツク図で、
ZC1〜ZC4はゼロクロス、BF1〜BF4はバツフア回
路、AT1〜AT4はレベル調整器、F1〜F4はフイ
ルタ、ADはA/Dコンバータ(アナログデジタ
ルコンバータ)、CPUはマイクロコンピユータ、
CRは水晶発振子、IC5〜IC6はバツフア、RY1
周波数下げリレー、RY2は周波数上げリレーであ
る。尚1aへ負荷分担制御させる発電機の電源線
から検知した入力電圧信号の端子、2aは同じく
入力電流信号の端子、4aは基準の発電機の電源
線から検知した入力電圧信号の端子、5aは同じ
く入力電流信号の端子である。ここでゼロクロス
ZC1とゼロクロスZC2〜ZC4、バツフア回路BF1
バツフア回路BF2〜BF4、レベル調整器AT1とレ
ベル調整器AT2〜AT4、フイルタF1とフイルタ
F2〜F4は同様のものである。
FIG. 3 is a block diagram showing a load sharing device for an engine generator for explaining the method of the present invention.
ZC 1 to ZC 4 are zero crosses, BF 1 to BF 4 are buffer circuits, AT 1 to AT 4 are level adjusters, F 1 to F 4 are filters, AD is an A/D converter (analog digital converter), and CPU is a micro computer,
CR is a crystal oscillator, IC 5 to IC 6 are buffers, RY 1 is a frequency lowering relay, and RY 2 is a frequency increasing relay. Note that 1a is the terminal for the input voltage signal detected from the power line of the generator to be subjected to load sharing control, 2a is the terminal for the input current signal, 4a is the terminal for the input voltage signal detected from the power line of the reference generator, and 5a is the terminal for the input voltage signal detected from the power line of the generator to be controlled by load sharing. It is also a terminal for input current signals. zero cross here
ZC 1 and zero cross ZC 2 to ZC 4 , buffer circuit BF 1 and buffer circuit BF 2 to BF 4 , level adjuster AT 1 and level adjuster AT 2 to AT 4 , filter F 1 and filter
F2 to F4 are similar.

ゼロクロスZC1は、端子1aから入力電圧信号
を受けてその信号が零電位を通過するときに出力
変化を行わせるもので、演算増幅器OP1、抵抗
R1,R2、ダイオードS1,S2から構成されており、
演算増幅器OP1の負の入力端子には端子1aから
の入力電圧信号を、また正の入力端子は零電位に
接続されている。
Zero cross ZC 1 receives an input voltage signal from terminal 1a and changes the output when the signal passes through zero potential, and consists of an operational amplifier OP 1 and a resistor.
Consists of R 1 , R 2 , diodes S 1 , S 2 ,
The negative input terminal of the operational amplifier OP1 is connected to the input voltage signal from the terminal 1a, and the positive input terminal is connected to zero potential.

演算増幅器OP1の出力は入力端子の極性でもつ
てそれぞれの入力端子に印加された電圧の和を無
限大倍増幅して出力されるので、演算増幅器OP1
の出力端子には入力信号の切換わる零V電位のと
ころで出力信号レベルの切換わる動作が得られ
る。
The output of operational amplifier OP 1 is amplified by infinite times the sum of the voltages applied to each input terminal depending on the polarity of the input terminals, so operational amplifier OP 1
At the output terminal of , an operation is obtained in which the output signal level is switched at the zero V potential where the input signal is switched.

ダイオードS1,S2は演算増幅器OP1に一定値
(0.5〜0.7V)以上の電圧が印加しないようにする
ため、また抵抗R1,R2はダイオードS1,S2に流
れる電流値を制限するとともに、演算増幅器OP1
の温度特性を良くするために設けられている。
The diodes S 1 and S 2 are used to prevent a voltage higher than a certain value (0.5 to 0.7V) from being applied to the operational amplifier OP 1 , and the resistors R 1 and R 2 are used to control the current value flowing through the diodes S 1 and S 2 . Operational amplifier OP 1 with limit
This is provided to improve the temperature characteristics of the

バツフア回路BF1はゼロクロスZC1の出力信号
をマイクロコンピユータCPUに接続するもので、
マイナス極性出力を除去するダイオードS3とゼロ
クロスZC1の出力電圧信号(通常15V程度)をプ
ラス5V程度の信号に変換するバツフアIC1で構成
されている。したがつてバツフア回路BF1の出力
動作波形は第4図cに示すものが得られる。同様
に基準の発電機の電源線から検知した入力電圧信
号を端子2aから受けてゼロクロスZC2を介して
バツフア回路BF2を通すとこの出力動作波形は第
4図dに示すものが得られる。尚、S6,S9,S12
はダイオード、IC2,IC3,IC4はバツフアである。
Buffer circuit BF 1 connects the output signal of zero cross ZC 1 to the microcomputer CPU.
It consists of a diode S 3 that removes negative polarity output and a buffer IC 1 that converts the output voltage signal (usually about 15V) of zero cross ZC 1 to a signal of about +5V. Therefore, the output operation waveform of the buffer circuit BF1 is as shown in FIG. 4c. Similarly, when the input voltage signal detected from the power supply line of the reference generator is received from the terminal 2a and passed through the buffer circuit BF2 via the zero cross ZC2 , the output operation waveform shown in FIG. 4d is obtained. Furthermore, S 6 , S 9 , S 12
is a diode, and IC 2 , IC 3 , and IC 4 are buffers.

レベル調整器AT1は端子1aから電圧信号を
受けてA/DコンバータADの扱い易い信号でか
つ直流信号に変換するもので、演算増幅器OP11
抵抗R11〜R13、ダイオードS21から構成されてお
り半波整流とレベルの変換を行つている。すなわ
ち演算増幅器OP11を反転入力増幅器として用い、
入力抵抗R11と帰還抵抗R13の比でレベル変換を
行い(変換比=R13/R11)、演算増幅器OP11の出
力帰還回回路に挿入したダイオードS21で半波整
流が行われる。なお抵抗R12は演算増幅器OP11
動作安定のためのものである。フイルタF1は入
力信号に含まれているリツプルを吸収し直流成分
のみの信号を出力させるものである。フイルタ
F1を通した信号はA/DコンバータADに入力し
デジタル信号に変換しマイクロコンピユータ
CPUに出力される。
The level adjuster AT 1 receives the voltage signal from the terminal 1a and converts it into a DC signal that is easy to handle for the A/D converter AD .
It consists of resistors R11 to R13 and a diode S21 , and performs half-wave rectification and level conversion. That is, using operational amplifier OP 11 as an inverting input amplifier,
Level conversion is performed by the ratio of input resistance R 11 to feedback resistance R 13 (conversion ratio = R 13 /R 11 ), and half-wave rectification is performed by diode S 21 inserted in the output feedback circuit of operational amplifier OP 11 . Note that the resistor R12 is for stabilizing the operation of the operational amplifier OP11 . The filter F1 absorbs ripples contained in the input signal and outputs a signal containing only DC components. filter
The signal passed through F1 is input to the A/D converter AD, converted to a digital signal, and sent to the microcomputer.
Output to CPU.

同様に端子2aからの信号はレベル調整器
AT2、フイルタF2を通してA/DコンバータAD
に入力されアナログ信号をデジタル信号に変換さ
れマイクロコンピユータCPUに出力される(こ
の値は電圧の場合と同じく実効値に比例した値が
得られる)。一方、上記と同様に基準の発電機の
入力電圧信号端子4aから信号を受けてゼロクロ
スZC3、バツフア回路BF3を介してマイクロコン
ピユータCPUへ出力するとともに、この信号は
レベル調整器AT3、フイルタF3、A/Dコンバ
ータADを介してマイクロコンピユータCPUへ出
力される。
Similarly, the signal from terminal 2a is level adjusted.
AT 2 , A/D converter AD through filter F 2
The input analog signal is converted into a digital signal and output to the microcomputer CPU (this value is proportional to the effective value, as in the case of voltage). On the other hand, similarly to the above, a signal is received from the input voltage signal terminal 4a of the reference generator and output to the microcomputer CPU via the zero cross ZC 3 and the buffer circuit BF 3 . F 3 is output to the microcomputer CPU via the A/D converter AD.

さらに基準の発電機の入力電流信号の端子5a
から信号を受けて、ゼロクロスZC4、バツフア回
路BF4を介してマイクロコンピユータCPUへ出力
するとともに、この信号はレベル調整器AT4
フイルタF4、A/DコンバータADを介してマイ
クロコンピユータへ出力される。ここでA/Dコ
ンバータADは、端子1a,2a,4a,5aそ
れぞれの入力を切換えてデジタル信号化する、い
わゆるマルチプレクサ付のA/Dコンバータで、
マイクロコンピユータCPUからA/Dコンバー
タADへの矢印はマルチプレクサ選択信号線を示
すものである。
Furthermore, the terminal 5a of the input current signal of the reference generator
It receives a signal from and outputs it to the microcomputer CPU via zero cross ZC 4 and buffer circuit BF 4 , and this signal is sent to level adjuster AT 4 ,
The signal is output to the microcomputer via filter F 4 and A/D converter AD. Here, the A/D converter AD is a so-called A/D converter with a multiplexer that switches the inputs of terminals 1a, 2a, 4a, and 5a and converts them into digital signals.
The arrow from the microcomputer CPU to the A/D converter AD indicates a multiplexer selection signal line.

マイクロコンピユータCPUは入出力装置、演
算装置および記憶装置などからなり、これに水晶
発振子CRを用いた発振回路のクロツクが付設さ
れており、バツフア回路BF1,BF2,BF3,BF4
およびA/DコンバータADからの出力信号を入
力し、両発電機それぞれの電力を計測し、両者を
比較して差がある場合はバツフアIC5またはバツ
フアIC6へ出力する。
The microcomputer CPU consists of an input/output device, an arithmetic device, a storage device, etc., and is equipped with an oscillation circuit clock using a crystal oscillator CR, and buffer circuits BF 1 , BF 2 , BF 3 , BF 4
It inputs the output signal from the A/D converter AD, measures the power of each of the two generators, compares the two, and if there is a difference, outputs it to buffer IC 5 or buffer IC 6 .

電力の計測は次のように行われる。 Power measurement is performed as follows.

すなわち第4図cで示すバツフア回路BF1の出
力変化(0→1または1→0)が生じた時点をス
タートにして、水晶発振子CRを用いた発振回路
のクロツクで計数を始め、次の方向の変化が生じ
た時点で計数を停止し、この結果計数T1(第4図
c)を求める。同様にして、バツフア回路BF1
出力変化が生じた時点をスタートにしてバツフア
回路BF2の出力が同じ方向の変化を生ずるまでの
時間T2(第4図d)を求め、(1)式より電圧と電流
の間の位相角Θ1を演算する。
That is, starting from the time when the output change (0→1 or 1→0) of the buffer circuit BF1 shown in FIG. Counting is stopped when a change in direction occurs, and the resulting count T 1 (FIG. 4c) is determined. Similarly, the time T 2 (Fig. 4 d) from when the output of the buffer circuit BF 1 changes in the same direction until the output of the buffer circuit BF 2 changes in the same direction is determined, and the equation (1) is obtained. Calculate the phase angle Θ 1 between voltage and current.

Θ1=T2/T1×360(度) ……(1) なお(1)式で演算された値が0〜90゜のときは遅
相、90゜〜270゜のときは逆電力、270゜〜360゜のとき
は進相である。
Θ 1 = T 2 / T 1 × 360 (degrees) ...(1) Note that when the value calculated by equation (1) is 0 to 90°, it is slow phase, and when it is 90° to 270°, it is reverse power. When the angle is between 270° and 360°, it is phase advancing.

次に(1)式で求めたΘ1値とA/DコンバータAD
で得た電圧E1と電流I1より(2)式で有効電力Pを演
算する。
Next, the Θ1 value obtained using equation (1) and the A/D converter AD
Calculate the active power P using equation (2) from the voltage E 1 and current I 1 obtained in .

P=K1・E1・I1・cosΘ1 ……(2) ただしK1は比例定数 (2)式は単相の場合の有効電力であるが、三相の
場合は第5図に示す平衡三相負荷の回路で電圧と
してEu−v1電流としてIvを用い、線間電圧と相
電流の差30゜分を考慮し(3)式で有効電力P1を求め
ることができる。
P=K 1・E 1・I 1・cosΘ 1 ...(2) However, K 1 is a constant of proportionality. Equation (2) is the active power in the case of a single phase, but in the case of three phases it is shown in Figure 5. In a circuit with a balanced three-phase load, using Eu-v 1 as the voltage and Iv as the current, the active power P 1 can be calculated using equation (3), taking into account the 30° difference between the line voltage and the phase current.

P1=K1・E1・I1cos(Θ1−30) ……(3) 一方基準の発電機の電力P2は、同様にしてバ
ツフア回路BF3,BF4の出力変化より電圧と電流
の位相角Θ2を求め、A/DコンバータADで得た
電圧E2と電流I2から(4)式で求める。
P 1 = K 1 · E 1 · I 1 cos (Θ 1 −30) ...(3) On the other hand, the power P 2 of the reference generator is similarly determined by the voltage and the output changes of the buffer circuits BF 3 and BF 4 . The phase angle Θ 2 of the current is determined using equation (4) from the voltage E 2 obtained by the A/D converter AD and the current I 2 .

P2=K2・E2・I2cos(Θ2−30) ……(4) K2は定数 次に上記演算した両発電機に分担されている電
力P1,P2を比較し、P2−P1の値が許容値以上の
場合はバツフアIC5を介してリレー制御電圧に増
幅し、周波数下げリレーRY1をONとし、エンジ
ン調速機のモータを駆動してエンジン回転数を減
少させる。
P 2 = K 2 · E 2 · I 2 cos (Θ 2 −30) ...(4) K 2 is a constant Next, compare the electric power P 1 and P 2 divided between the two generators calculated above, If the value of P 2 - P 1 is greater than the allowable value, it is amplified to relay control voltage via buffer IC 5 , turns on frequency lowering relay RY 1 , and drives the engine governor motor to reduce the engine speed. reduce

またP1−P2の値が許容値以上の場合はバツフ
アIC6を介して周波数上げリレーRY2をONとす
る。これにより両発電機の分担電力が同じくなる
ように制御される。なお両発電機の容量が異る場
合はそれぞれの公称容量PS1,PS2でそれぞれの
分担電力P1,P2を除して比較し両発電機の負荷
分担率が同じくなるように制御される。
Also, if the value of P 1 - P 2 is greater than the allowable value, frequency increase relay RY 2 is turned on via buffer IC 6 . This controls the power shared by both generators to be the same. If the capacities of both generators are different, the shared power P 1 and P 2 are divided by their respective nominal capacities PS 1 and PS 2 and compared, and the load sharing ratio of both generators is controlled to be the same. Ru.

上記説明した負荷分担方法は、基準の発電機の
垂下特性が不明な場合でも使用できるように構成
したが、例えば一方の発電機に電力P1を計測す
るゼロクロスZC1,ZC2、バツフア回路BF1
BF2、レベル調整器AT1,AT2、フイルタF1
F2、A/DコンバータAD1、マイクロコンピユ
ータCPU1を有し、他の発電機(基準とする発電
機)に電力P2を計測するゼロクロスZC3,ZC4
バツフア回路BF3,BF4、レベル調整器AT3
AT4、A/DコンバータAD2、マイクロコンピユ
ータCPU2を有して両発電機の電力がデジタルで
計測できる場合は、バツフア回路BF3,BF4
A/DコンバータAD2からの信号をマイクロコン
ピユータCPU1に入力するか、第3図に示す如く
コンピユータCPUに設けた出力端子6aから電
力信号をもらうようにすればよい。
The load sharing method explained above is configured so that it can be used even when the drooping characteristics of the reference generator are unknown . 1 ,
BF 2 , Level adjuster AT 1 , AT 2 , Filter F 1 ,
F 2 , A/D converter AD 1 , microcomputer CPU 1 and zero cross ZC 3 , ZC 4 that measures power P 2 to another generator (reference generator);
Buffer circuit BF 3 , BF 4 , level adjuster AT 3 ,
If you have AT 4 , A/D converter AD 2 , and microcomputer CPU 2 and can measure the power of both generators digitally, the signals from buffer circuits BF 3 , BF 4 and A/D converter AD 2 can be The power signal may be input to the computer CPU 1 , or may be received from an output terminal 6a provided on the computer CPU as shown in FIG.

また上記のように発電機それぞれにデジタル化
した電力を計測する装置を備えた場合には、それ
ぞれのマイクロコンピユータCPUに予め基準と
なる調速機の垂下特性を設定して、これと比較し
てそれぞれの発電機の周波数上げまたは周波数下
げリレーを制御することもできるし、基準の発電
機の垂下特性が予め測定できれば、負荷分担制御
する発電機のマイクロコンピユータCPUにこれ
を記憶させて負荷分担制御を行うこともできる。
In addition, if each generator is equipped with a device that measures digitalized power as described above, the drooping characteristics of the speed governor as a standard can be set in advance in each microcomputer CPU, and compared with this. It is also possible to control the frequency up or down relay for each generator, or if the drooping characteristics of the standard generator can be measured in advance, this can be stored in the microcomputer CPU of the generator to be used for load sharing control. You can also do

以上説明したように本発明に係るエンジン発電
機の自動負荷分担方法は、発電機の有効電力をデ
ジタル信号で処理するので、温度、湿度等の周囲
条件の影響が少なく信頼性が高いと共に、構成が
簡便で調整も不用であり保守管理も容易である。
また発電機の電圧と電流の位相差を水晶発振子を
用いた発振回路のクロツクで計測しているので、
精度が極めてよく応答性が高くなり負荷分担動作
が迅速である。さらに第3図に示した実施例によ
れば、相手発電機の垂下特性が不明でも簡便に負
荷分担ができ、また有効電力のみならず無効電力
や力率や簡便に求めることができるので、より精
度の高い負荷分担も可能であるなど優れた効果が
ある。
As explained above, the automatic load sharing method for an engine generator according to the present invention processes the active power of the generator using a digital signal, so it is less affected by ambient conditions such as temperature and humidity, and is highly reliable. It is simple, requires no adjustment, and is easy to maintain.
Also, since the phase difference between the voltage and current of the generator is measured by the clock of the oscillation circuit using a crystal oscillator,
The accuracy is extremely high, the responsiveness is high, and the load sharing operation is quick. Furthermore, according to the embodiment shown in Fig. 3, it is possible to easily share the load even if the drooping characteristics of the partner generator are unknown, and not only the active power but also the reactive power and power factor can be easily determined. It has excellent effects such as highly accurate load sharing.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来用いられている可搬型のエンジン
発電機における負荷分担装置を示すブロツク図、
第2図は電力検出回路Aの回路図、第3図は本発
明の方法を説明するための自動負荷分担装置を示
すブロツク図、第4図は本発明の方法における動
作波形の説明図で、a,bは両発電機から得た電
圧信号波形、c,dはバツフア回路BF1,BF2
出力波形、第5図は平衡三相負荷ベクトル図であ
る。 1a,2a,4a,5a,6aは端子、ZC1
ZC4はゼロクロス、BF1〜BF4はバツフア回路、
AT1〜AT4はレベル調整器、F1〜F4はフイルタ、
ADはA/Dコンバータ、CPUはマイクロコンピ
ユータ、IC5,IC6はバツフア、CRは水晶発振子、
RY1は周波数下げリレー、RY2は周波数上げリレ
ーである。
Figure 1 is a block diagram showing a load sharing device in a conventionally used portable engine generator.
FIG. 2 is a circuit diagram of power detection circuit A, FIG. 3 is a block diagram showing an automatic load sharing device for explaining the method of the present invention, and FIG. 4 is an explanatory diagram of operating waveforms in the method of the present invention. a and b are voltage signal waveforms obtained from both generators, c and d are output waveforms of buffer circuits BF 1 and BF 2 , and FIG. 5 is a balanced three-phase load vector diagram. 1a, 2a, 4a, 5a, 6a are terminals, ZC 1 ~
ZC 4 is zero cross, BF 1 to BF 4 are buffer circuits,
AT 1 to AT 4 are level adjusters, F 1 to F 4 are filters,
AD is an A/D converter, CPU is a microcomputer, IC 5 and IC 6 are buffers, CR is a crystal oscillator,
RY 1 is a frequency down relay and RY 2 is a frequency up relay.

Claims (1)

【特許請求の範囲】[Claims] 1 負荷分担制御する発電機の電圧信号および電
流信号それぞれを、零電位を通過するとき出力変
化を行ない矩形波を得るゼロクロスとマイナス極
性を除去するバツフア回路を介してマイクロコン
ピユータに入力する一方、前記両信号それぞれを
A/Dコンバータの扱い易いレベルの直流信号に
変換するレベル調整器およびフイルタとデジタル
信号に変換するA/Dコンバータを介してマイク
ロコンピユータに入力し、発電機電圧のゼロクロ
ス信号出力の変化があつた時点より、次の変化が
あつたまでの時間を水晶発振子を用いた発振回路
のクロツクで計数するとともに、上記発電機電圧
のゼロクロス信号出力の変化があつた時点より発
電機電流のゼロクロスで同じ変化があるまでの時
間を計数して電圧と電流の間の位相角を演算し、
これとA/Dコンバータから得た発電機電圧と発
電機電流とから発電機の有効電力を演算し、これ
と基準の発電機の有効電力と比較して周波数下げ
リレーまたは周波数上げリレーへ指令制御して負
荷分担することを特徴とするエンジン発電機の自
動負荷分担方法。
1. Each of the voltage and current signals of the generator to be subjected to load sharing control is input to the microcomputer via a buffer circuit that changes the output when passing through zero potential to obtain a rectangular wave and removes the zero cross and negative polarity. Both signals are input to a microcomputer via a level adjuster and filter that converts them into DC signals at a level that can be easily handled by the A/D converter, and an A/D converter that converts them into digital signals, and the zero-cross signal output of the generator voltage is input to the microcomputer. The time from when a change occurs until the next change occurs is counted by the clock of an oscillation circuit using a crystal oscillator, and the generator current starts from the time when the zero-cross signal output of the generator voltage changes. Calculate the phase angle between voltage and current by counting the time until the same change occurs at the zero crossing of
The active power of the generator is calculated from this and the generator voltage and generator current obtained from the A/D converter, and this is compared with the reference active power of the generator to command and control the frequency lowering relay or frequency increasing relay. An automatic load sharing method for an engine generator, characterized in that the load is shared by the engine generator.
JP58011147A 1983-01-26 1983-01-26 Automatic load sharing device for engine generator Granted JPS59139827A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58011147A JPS59139827A (en) 1983-01-26 1983-01-26 Automatic load sharing device for engine generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58011147A JPS59139827A (en) 1983-01-26 1983-01-26 Automatic load sharing device for engine generator

Publications (2)

Publication Number Publication Date
JPS59139827A JPS59139827A (en) 1984-08-10
JPH0463612B2 true JPH0463612B2 (en) 1992-10-12

Family

ID=11769904

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58011147A Granted JPS59139827A (en) 1983-01-26 1983-01-26 Automatic load sharing device for engine generator

Country Status (1)

Country Link
JP (1) JPS59139827A (en)

Also Published As

Publication number Publication date
JPS59139827A (en) 1984-08-10

Similar Documents

Publication Publication Date Title
US7446493B2 (en) Control methodologies for a motor control module
JPS604811A (en) Electromagnetic flowmeter
JPH027266B2 (en)
JPH05188096A (en) Current detector of semiconductor controller for motor
JP2661933B2 (en) Circuit for measuring the DC component of the current flowing through the primary winding of the output transformer of the inverter
RU2143120C1 (en) Method and device for voltage measuring
US3846688A (en) Machine work sensor
US4055803A (en) Combined watt and var transducer
JPH0463612B2 (en)
JPS59165990A (en) Method and circuit device for regulating ac motor
JPH0463611B2 (en)
JPS6356504B2 (en)
JPH0461579B2 (en)
SU924592A1 (en) Sine-wave current active or reactive component pickup
KR950003021Y1 (en) Current limit circuit for electronic range
JP5309500B2 (en) Power supply device and method for determining phase loss thereof
JPS6324448Y2 (en)
SU1280340A1 (en) Digital temperature meter
Draganov ELECTRICAL ENERGY MEASURING MODUL WITH GALVANOMAGNETIC CURRENT TRANSDUCER
SU586446A1 (en) Device for supplying single-phase active loads
JPH0740173Y2 (en) Angle detector
SU1010564A1 (en) Device for measuring rotation speed of induction phase-wound rotor motor
SU1027621A1 (en) Speed pickup
JPH0134130Y2 (en)
SU640347A1 (en) Angular displacement-to-voltage converter