JPH0461922U - - Google Patents
Info
- Publication number
- JPH0461922U JPH0461922U JP10457790U JP10457790U JPH0461922U JP H0461922 U JPH0461922 U JP H0461922U JP 10457790 U JP10457790 U JP 10457790U JP 10457790 U JP10457790 U JP 10457790U JP H0461922 U JPH0461922 U JP H0461922U
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- fet
- bias circuit
- drain
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Amplifiers (AREA)
Description
第1図はこの考案の一実施例を示す高周波高出
力増幅器の構成図、第2図は従来の高周波高出力
増幅器の構成図である。 1は信号入力端子、2はゲートバイアス回路、
3はFET、4はドレインバイアス回路、5はコ
ンデンサ、6は信号出力端子。なお、図中同一符
号は、同一または相当部分を示す。
力増幅器の構成図、第2図は従来の高周波高出力
増幅器の構成図である。 1は信号入力端子、2はゲートバイアス回路、
3はFET、4はドレインバイアス回路、5はコ
ンデンサ、6は信号出力端子。なお、図中同一符
号は、同一または相当部分を示す。
Claims (1)
- 信号入力端子に接続したゲートバイアス回路と
上記信号入力端子とゲートバイアス回路の接続点
にFETのゲート端子をつないだFETと、上記
FETのドレイン端子に接続したドレインバイア
ス回路と、上記FETのドレイン端子とドレイン
バイアス回路の接続点につないだ信号出力端子と
を有し、上記FETのソース端子とグランドを接
続してある高周波高出力増幅器において、上記F
ETのドレイン端子とグランド間にコンデンサを
接続したことを特徴とする高周波高出力増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10457790U JPH0461922U (ja) | 1990-10-04 | 1990-10-04 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10457790U JPH0461922U (ja) | 1990-10-04 | 1990-10-04 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0461922U true JPH0461922U (ja) | 1992-05-27 |
Family
ID=31849912
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10457790U Pending JPH0461922U (ja) | 1990-10-04 | 1990-10-04 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0461922U (ja) |
-
1990
- 1990-10-04 JP JP10457790U patent/JPH0461922U/ja active Pending