JPH045703A - Sequence program generating device - Google Patents

Sequence program generating device

Info

Publication number
JPH045703A
JPH045703A JP10721390A JP10721390A JPH045703A JP H045703 A JPH045703 A JP H045703A JP 10721390 A JP10721390 A JP 10721390A JP 10721390 A JP10721390 A JP 10721390A JP H045703 A JPH045703 A JP H045703A
Authority
JP
Japan
Prior art keywords
program
circuit
double coil
memory
check
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10721390A
Other languages
Japanese (ja)
Inventor
Kiyobumi Higuchi
樋口 清文
Toshikatsu Nosaka
野坂 俊勝
Hiroshi Kutsuyama
沓山 弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP10721390A priority Critical patent/JPH045703A/en
Publication of JPH045703A publication Critical patent/JPH045703A/en
Pending legal-status Critical Current

Links

Landscapes

  • Programmable Controllers (AREA)

Abstract

PURPOSE:To shorten the time and to reduce labor required for generating a program by executing grammatical error check, double coil check and correction, and the optimization of a circuit simultaneously with an interactive system every time generating one circuit at the time of the generation of the program. CONSTITUTION:A CPU 11 executes double coil check processing, etc., based on a system program stored beforehand in a system program memory 12. The memory 12 stores the system program to make the CPU 11 execute the double coil check, etc. A user program memory 13 stores a user program converted by a user based on a ladder diagram, and a data memory 14 stores tentatively retrieved double coil data, etc. An input circuit 15 is provided with a large number of input signal sources such as various kinds of switches, an operating coil and so on, and an output circuit 16 is provided with a large number of control realys. A peripheral device interface 17 matches a voltage level, etc., between a programmable controller and a programming console of its peripheral device.

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は、実行すべきシーケンス命令をラダー図の形態
で入力することが可能であり、この命令と実行形式の機
械語とが1;1で対応する命令体系のプログラマブル 
コントローラのシーケンスプログラム作成装置に関する
DETAILED DESCRIPTION OF THE INVENTION (a) Industrial Application Field The present invention allows input of a sequence command to be executed in the form of a ladder diagram, and this command and an executable machine language are one; Programmable command system corresponding to 1
The present invention relates to a sequence program creation device for a controller.

(ロ)従来の技術 従来ラダー図によってシーケンス命令を入力し得るプロ
グラマブル・コントローラのプログラム作成装置がある
。上記シーケンス・プログラム作成装置は、例えば第6
0で示されるようなラダー図に基づいてプログラムを作
成する。このように入力されたシーケンス プログラム
のエラーチェック、回路の最適化(特願昭63−116
79号)二重コイル(特願昭63−322759号)の
修正等をシーケンス・プログラム作成後に行う装置があ
る。
(B) Prior Art Conventionally, there is a program creation device for a programmable controller that can input sequence commands using a ladder diagram. The above-mentioned sequence program creation device is, for example, a sixth
Create a program based on the ladder diagram shown in 0. Error checking of sequence programs input in this way and circuit optimization (Patent application 1986-116)
No. 79) There is an apparatus that performs corrections of a double coil (Japanese Patent Application No. 63-322759) after creating a sequence program.

(ハ)発明が解決しようとする課題 ところで、こうした方法ではユーザがプログラムを作成
していく上でプログラム全部を作成後チエツク、最適化
、二重コイル等の修正等を行う場合、エラーリスト等を
出してそれを参照しながらチエツクを行っていかなけれ
ばならず、プログラムノチエツクと修正に時間と労力が
かかるという問題があった。
(c) Problems to be solved by the invention By the way, with this method, when the user creates a program and performs checks, optimizations, corrections such as double coils, etc. after creating a program, an error list etc. There was a problem in that it took time and effort to check and modify the program because the program had to be downloaded and checked while referring to it.

本発明は斯かる事情に鑑みてなされたものであリ、プロ
グラムのチエツク、最適化、修正等を一回路毎に行うこ
とにより、シーケンスプログラム作成の労力と時間を軽
減することを目的とする。
The present invention has been made in view of the above circumstances, and it is an object of the present invention to reduce the effort and time required to create a sequence program by checking, optimizing, and modifying the program for each circuit.

(ニ)課題を解決するための手段 上記目的を達成するために、本発明のプログラム作成装
置は、操作者からのコマンド入力に応じて、上記ユーザ
プログラムの文法エラーのチエツクを行なう文法エラー
処理手段と、二重コイルを検索し、修正する二重コイル
処理手段と、回路の最適化を行なう最適化回路処理手段
とを具備し、これらの処理をユーザと対話形式で行なう
ものである。
(d) Means for Solving the Problems In order to achieve the above object, the program creation device of the present invention includes a grammatical error processing means for checking the grammatical errors in the user program in response to a command input from an operator. , a double coil processing means for searching and modifying double coils, and an optimization circuit processing means for optimizing the circuit, and these processes are performed interactively with the user.

(ホ)作 用 以上の構成のシーケンスプログラム作成装置によれば、
プログラム作成時に、−回路作成毎に対話形式で文法エ
ラーチェック、二重コイルチエツクと修正、回路の最適
化を同時に行なえる。これによりプログラムを全て入力
し終わってからエラーチェックを行ない、エラーリスト
等を見ながらプログラムの修正を行なわなくてもよいの
でプログラム作成に要する時間、及び労力の軽減を図る
ことができる。
(e) According to the sequence program creation device configured as above,
When creating a program, you can simultaneously perform syntax error checks, double coil checks and corrections, and circuit optimization in an interactive format each time you create a circuit. This eliminates the need to check for errors after inputting the entire program and modify the program while looking at an error list, thereby reducing the time and effort required to create the program.

(へ)実施例 以下に、この発明に係るシーケンス プログラム作成装
置の実施例を添付図面を参照しながら説明する。
(F) Embodiments Below, embodiments of the sequence program creation device according to the present invention will be described with reference to the accompanying drawings.

第1図は、プログラム作成装置の機能ブロック口を示す
FIG. 1 shows the functional blocks of the program creation device.

このシーケンス・プログラム作成装置は、ユーザプログ
ラムの命令等を入力する入力部(1)と、−回路作成毎
に文法エラーチェックを行なう文法エラー処理部(2)
と、文法エラーがなくなれば、二重コイルがあるか検索
し、修正をする二重コイル処理部(3)と、回路のステ
ップ数を少なくして実行速度向上のために回路の最適化
を行なう最適回路処理部(4)と、(2)、+31 (
4)の処理部の結果を表示し、ユーザと対話形式で処理
して行くために必要な表示部(5)とを有する。
This sequence program creation device includes an input section (1) for inputting user program commands, etc., and a grammar error processing section (2) for checking grammar errors each time a circuit is created.
When there are no grammar errors, the double coil processing unit (3) searches for a double coil and makes corrections, and the circuit is optimized to reduce the number of steps in the circuit and improve execution speed. Optimal circuit processing section (4), (2), +31 (
It has a display section (5) necessary for displaying the results of the processing section 4) and performing the processing in an interactive manner with the user.

第2図は、シーケンスプログラム作成装置のハードウェ
ア構成図を示す。
FIG. 2 shows a hardware configuration diagram of the sequence program creation device.

このシーケンスプログラム作成装置のパスライン(18
)には、CPU1ll)と、システムプロクラムメモリ
(12)と、ユーザプログラムメモリ(13)と、デー
タメモリ(14)と、入力回路(15)と、出力回路(
16)と、周辺装置インターフェース(17)とが接続
されている。
The pass line (18) of this sequence program creation device
) includes a CPU 1ll), a system program memory (12), a user program memory (13), a data memory (14), an input circuit (15), and an output circuit (
16) and a peripheral device interface (17) are connected.

CP U (11)は、システムプログラムメモリ(1
2)に予め格納されるシステムプログラムに基づいて、
二重コイルチエツク処理等を実行する。
CPU (11) has system program memory (1
2) Based on the system program stored in advance,
Executes double coil check processing, etc.

システムプログラムメモリ(]2)は、二重コイルチエ
ツク処理等を上記CP U (11)に行なわせるシス
テムプログラムを格納する。このシステムプログラムに
基づいて表したものが、上記第1図の機能ブロック図で
ある。
The system program memory (2) stores a system program that causes the CPU (11) to perform double coil check processing and the like. The functional block diagram shown in FIG. 1 above is based on this system program.

ユーザプログラムメモリ(13)は、ユーザがラダー図
に基づいて、プロクラム変換したユーザプログラムを格
納する。また、データメモリ(14)は、検索した二重
コイルデータ等を一時的に格納する。さらに、入力回路
(15)は、各種スイッチ、あるいは操作コイル等多数
の入力信号源を有するものであり、出力回路(16)は
、多数の制御用リレーを装備している。
The user program memory (13) stores a user program converted by the user based on a ladder diagram. Further, the data memory (14) temporarily stores searched double coil data and the like. Furthermore, the input circuit (15) has a large number of input signal sources such as various switches or operation coils, and the output circuit (16) is equipped with a large number of control relays.

周辺装置インターフェース(17)は、プログラマブル
・コントローラとその周辺装置であるブロクラミング 
コンソール間の電圧レベル等の整合を取っている。
The peripheral device interface (17) is a programmable controller and its peripheral devices.
The voltage levels, etc. between consoles are matched.

第3図は、シーケンス プログラム作成装置に接続され
る操作パネルf15a)を示す。
FIG. 3 shows an operation panel f15a) connected to the sequence program creation device.

操作パネル(15a’)は、0〜9までの数字キーf1
5b)と要素キー(15c)と、命令キー(15dlと
、各種処理キー(15elに別れており、数字キー(1
5b)は。
The operation panel (15a') has number keys f1 from 0 to 9.
5b), element keys (15c), command keys (15dl), various processing keys (15el), and numeric keys (15c), command keys (15dl), and various processing keys (15el).
5b) is.

ユーザプログラム作成時に要素番号等を入力するときに
使用するものであり、各種処理キー(15e)は、プロ
グラム作成、修正時に操作される各種機能キーを備えて
おり、命令キー(15c)はシーケンス命令を入力する
ときに使用される。
The various processing keys (15e) are used to input element numbers, etc. when creating a user program, and the various processing keys (15e) are equipped with various function keys operated when creating or modifying a program.The command key (15c) is used to input sequence commands. used when entering.

第4図は入力回路の初期表示画面、第5図はシーケンス
・プログラム作成処理プログラムのフローチャートを示
す。
FIG. 4 shows the initial display screen of the input circuit, and FIG. 5 shows a flowchart of the sequence program creation processing program.

こうした構成において、丈ず、操作者により、−回路プ
ログラムを作成する(第6図)。そしてこの回路のチエ
ツクを行ない何もないことがわかると、次回路の作成を
行ないく第7図)、−回路入力後「回路作成」キーを押
すと、回路のチエツクを開始する。この場合は文法エラ
ーrLD、AND命令が8個以上ある」と表示される。
In such a configuration, the operator immediately creates a circuit program (FIG. 6). If this circuit is checked and it is found that there is nothing, the next circuit is created (FIG. 7). - After inputting the circuit, pressing the ``Create Circuit'' key starts checking the circuit. In this case, the message "grammar error rLD, there are 8 or more AND instructions" is displayed.

そこで回路の修正を行ない再び「回路作成」キーを押す
と回路のチエツクを行ない何もないので次回路の作成に
移る(第8図)。3つ目の回路(第9図)作成後、「回
路作成」キーを入力すると第5図のフローに基づいて、
チエツクを行ない結果を表示する(第9図)。「二重コ
イルが存在します、修正しますか<Y/N>J、「最適
化しますか〈Y/N〉」というメツセージが出て両者と
も「Y」とすると第10図のようになる。そして「作成
終了」キーを押してプログラムの作成を終える。
Then, when the circuit is corrected and the ``Create Circuit'' key is pressed again, the circuit is checked and nothing is found, so the process moves on to creating the next circuit (Figure 8). After creating the third circuit (Figure 9), press the "Create circuit" key and the flow will be as shown in Figure 5.
Check and display the results (Figure 9). The message "Double coil exists. Do you want to modify it? <Y/N>J,""Do you want to optimize it? <Y/N>" appears. If you select "Y" for both, the result will be as shown in Figure 10. . Then press the "Create Finish" key to finish creating the program.

上記構成のプログラム作成装置であれば、−回路作成毎
にチエツクを行ないながらプログラムを作成して行ける
ので、プログラム作成後チエツクを行ないリスト等を見
ながらプログラムの修正を行なう方法に較べ、プログラ
ム作成の時間および労力が軽減できる。
With the program creation device with the above configuration, the program can be created while checking each time a circuit is created, so compared to the method of checking after creating the program and modifying the program while looking at a list etc. Time and effort can be reduced.

(ト)発明の効果 以上のように、本発明のシーケンス プログラム作成装
置によれば、−回路毎にチエツクを行ないながら対話形
式でプログラム作成が行なえるので、プログラム作成後
−度にチエツクを行ないリスト等を見ながら修正を行な
う方法に較べてプログラム作成の時間および労力が軽減
でき、引いてはプログラムミスによる被制御対象の誤動
を減少させることができるという特有の効果が得られる
(G) Effects of the Invention As described above, according to the sequence program creation device of the present invention, it is possible to create a program in an interactive manner while checking each circuit. This method has the unique effect of reducing the time and effort required to create a program compared to the method of making corrections while checking the program, and further reduces the possibility of erroneous movements of the controlled object due to programming errors.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本願発明に係るシーケンス・プログラム作成装
置の機能ブロック図、第2図はシーケンス・プログラム
作成装置のハードウェア構成図、第3図はシーケンス・
プログラム作成装置の操作パネルを示す外観図、第4図
は、シーケンス・プログラム作成装置の初期画面、第5
図は、プログラム作成処理の流れ図、第6図乃至第10
図は入力回路の表示部の表示形態を示す状態模式図であ
る。 t、ll)・・・CPU、(12)・・−システムプロ
グラムメモリ、(13)・・・ユーザプログラムメモリ
、(14)・・データメモリ、(15)・・・入力回路
、(16)・・・出力回路、(17)−・−周辺装置イ
ンターフェース。
FIG. 1 is a functional block diagram of a sequence program creation device according to the present invention, FIG. 2 is a hardware configuration diagram of the sequence program creation device, and FIG. 3 is a sequence program creation device according to the present invention.
Fig. 4 is an external view showing the operation panel of the program creation device;
The figures are flowcharts of the program creation process, figures 6 to 10.
The figure is a schematic state diagram showing the display form of the display section of the input circuit. t, ll)...CPU, (12)...-system program memory, (13)...user program memory, (14)...data memory, (15)...input circuit, (16)... ... Output circuit, (17) --- Peripheral device interface.

Claims (1)

【特許請求の範囲】[Claims] 1)被制御対象をシーケンス制御するユーザプログラム
をラダー図を用いて対話形式で一回路毎に入力する入力
手段と、入力されたユーザプログラムを格納する記憶手
段と、ユーザプログラム内の文法エラーチェックを行う
文法エラー処理手段と、ラダー図内の二重コイルを修正
する二重コイル処理手段と、回路の最適化を行う最適化
処理手段と、を有して成るシーケンスプログラム作成装
置。
1) An input means for inputting a user program for sequence control of a controlled object circuit by circuit in an interactive format using a ladder diagram, a storage means for storing the input user program, and a grammar error check in the user program. A sequence program creation device comprising: a grammar error processing means for correcting a double coil in a ladder diagram; a double coil processing means for correcting a double coil in a ladder diagram; and an optimization processing means for optimizing a circuit.
JP10721390A 1990-04-23 1990-04-23 Sequence program generating device Pending JPH045703A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10721390A JPH045703A (en) 1990-04-23 1990-04-23 Sequence program generating device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10721390A JPH045703A (en) 1990-04-23 1990-04-23 Sequence program generating device

Publications (1)

Publication Number Publication Date
JPH045703A true JPH045703A (en) 1992-01-09

Family

ID=14453357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10721390A Pending JPH045703A (en) 1990-04-23 1990-04-23 Sequence program generating device

Country Status (1)

Country Link
JP (1) JPH045703A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204307B1 (en) 1997-09-05 2001-03-20 Seiko Epson Corporation Ink composition capable of realizing image possessing excellent rubbing/scratch resistance
US6538047B1 (en) 1999-09-29 2003-03-25 Seiko Epson Corporation Ink composition and ink jet recording method using the same
US7040747B2 (en) 1999-07-30 2006-05-09 Seiko Epson Corporation Recording method for printing using two liquids on recording medium
JP2009134366A (en) * 2007-11-28 2009-06-18 Digital Electronics Corp Editor device, editor program, and recording medium which records the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204307B1 (en) 1997-09-05 2001-03-20 Seiko Epson Corporation Ink composition capable of realizing image possessing excellent rubbing/scratch resistance
US6653367B2 (en) 1997-09-05 2003-11-25 Seiko Epson Corporation Ink composition capable of realizing image possessing excellent rubbing/scratch resistance
US7040747B2 (en) 1999-07-30 2006-05-09 Seiko Epson Corporation Recording method for printing using two liquids on recording medium
US6538047B1 (en) 1999-09-29 2003-03-25 Seiko Epson Corporation Ink composition and ink jet recording method using the same
JP2009134366A (en) * 2007-11-28 2009-06-18 Digital Electronics Corp Editor device, editor program, and recording medium which records the same

Similar Documents

Publication Publication Date Title
JP3705735B2 (en) On-demand interface device and its window display device
JP4242361B2 (en) Development support equipment
JPH045703A (en) Sequence program generating device
JPH0554277A (en) Plant monitor device
JPH07261992A (en) Program converting and editing method and program converting and editing device
JP2000163109A (en) Ladder programming device and its method
JPH0410081B2 (en)
JPH06138925A (en) Numerical controller
JPH08147265A (en) Method and device for verifying operability
JP2533373B2 (en) Control program creation method
JP3000281B2 (en) Data entry system
JPH08339208A (en) Program preparation device for programmable controller
JPH0863218A (en) Program constitution display system
JPH0728827A (en) Drawing explanatory sentence generator
JPS6132106A (en) Programming device of programmable controller
JPH0895612A (en) Sfc program development device
JPH02250122A (en) Cpu simulator
JPH04367029A (en) Programming device for programmable controller
JPH0433010A (en) Retrieving system for machining program
JPS61131124A (en) Conversation input processing system
JPH09160611A (en) Programmable controller
JPH01177613A (en) System for displaying nc program
JPH0439746A (en) Program development supporting device
JPH05334152A (en) Rapid access method for variable length message file
JPS62203215A (en) Command controller