JPH0454775A - Focusing detecting device - Google Patents

Focusing detecting device

Info

Publication number
JPH0454775A
JPH0454775A JP2164562A JP16456290A JPH0454775A JP H0454775 A JPH0454775 A JP H0454775A JP 2164562 A JP2164562 A JP 2164562A JP 16456290 A JP16456290 A JP 16456290A JP H0454775 A JPH0454775 A JP H0454775A
Authority
JP
Japan
Prior art keywords
photoelectric conversion
output
shift register
analog memory
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2164562A
Other languages
Japanese (ja)
Other versions
JP3076054B2 (en
Inventor
Shinichi Kodama
児玉 晋一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Optical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Optical Co Ltd filed Critical Olympus Optical Co Ltd
Priority to JP02164562A priority Critical patent/JP3076054B2/en
Publication of JPH0454775A publication Critical patent/JPH0454775A/en
Application granted granted Critical
Publication of JP3076054B2 publication Critical patent/JP3076054B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To decrease the scale of an electric circuit and a memory and to attain high speed processing by using a single shift register so as to read a photoelectric conversion signal by one line simultaneously and storing the signal into an analog memory without any modification. CONSTITUTION:An analog memory section 101b consists of plural analog memories storing tentatively an output of each photoelectric conversion element being a component of a light receiving section 101a. A select register 101c reads an output of each line of each photoelectric conversion element being a component of the light receiving section 101a and latches a read photoelectric conversion signal to each analog memory of an analog memory section 101b. The register 101c is formed by integrating shift registers corresponding to each line. Through the constitution above, an output of each photoelectric conversion element being a component of the light receiving section 101a is latched in each analog memory of the analog memory section 101b at a high speed by controlling the select register 101c with a clock signal.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、カメラ等において使用される、合焦点検出装
置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a focused point detection device used in a camera or the like.

[従来の技術] 従来、合焦点検出装置としては、例えば、瞳分割した2
つの被写体像を光電変換装置を用いて検出し、検出した
2つの被写体像の位相差から合焦点を得る装置が知られ
ている。また、このような合焦点検出装置において、光
電変換装置としてエリアセンサを用いたもの・が知られ
ている。光電変換装置としてエリアセンサを用いた合焦
点検出装置においては、通常、このエリアセンサを構成
する各光電変換素子の出力(映像信号)の内、任意の領
域の映像信号のみを抜き出して、−旦メモリに記憶させ
、合焦点の検出に使用する。
[Prior art] Conventionally, as a focused point detection device, for example,
2. Description of the Related Art A device is known that detects two subject images using a photoelectric conversion device and obtains a focused point from a phase difference between the two detected subject images. Further, among such focused point detection devices, one using an area sensor as a photoelectric conversion device is known. In a focused point detection device that uses an area sensor as a photoelectric conversion device, the output (video signal) of each photoelectric conversion element constituting the area sensor is usually extracted from only the video signal of an arbitrary region. It is stored in memory and used to detect the focal point.

エリアセンサから任意の領域の映像信号を抜き出してメ
モリに記憶させる技術としては、従来、以下のようなも
のが知られている。
Conventionally, the following techniques are known as techniques for extracting a video signal of an arbitrary area from an area sensor and storing it in a memory.

第1の技術は、光電変換装置内にアドレスデコ−ダ回路
を設け、このアドレスデコーダ回路によりエリアセンサ
の各光電変換素子(画素)のアドレス(X座標およびX
座標)を直接指定して映像信号を読出してメモリに記憶
させるものである。
The first technique is to provide an address decoder circuit within the photoelectric conversion device, and use this address decoder circuit to determine the address (X coordinate and
The video signal is read out by directly specifying the coordinates) and stored in the memory.

(Frame Interlfne Transfer
−CCD)等を用いるものである。すなわち、各画素に
対応するレジスタを設け、このレジスタに1ライン分の
映像信号を同時に取り込ませるものである。
(Frame Interlfne Transfer
-CCD), etc. That is, a register corresponding to each pixel is provided, and one line of video signals is simultaneously taken into this register.

[発明が解決しようとする課題] しかし、上述のごとき技術には、以下のような課題があ
った。
[Problems to be Solved by the Invention] However, the above techniques have the following problems.

アドレスデコーダ回路を用いて映像信号を抜き出す場合
、各画素のアドレスをX座標およびX座標について指定
しなければならないため、回路規模が大きくなり、この
ためコストが高くなるという課題があった。また、1画
素づつ読出して、A/D変換した後にメモリに記憶させ
なければならないので、「読出し」、「記憶」に要する
時間が長いという課題もあった。
When extracting a video signal using an address decoder circuit, it is necessary to specify the address of each pixel in terms of the X coordinate and the X coordinate, which causes a problem in that the circuit scale becomes large and therefore the cost becomes high. In addition, since each pixel must be read out, A/D converted, and then stored in a memory, there is also the problem that the time required for "reading" and "storing" is long.

また、1ライン分の映像信号について順次読出しを行な
った後に合焦点検出に用いる領域以外の映像信号を掃き
捨てる場合、全ての画素に対応させてメモリを設けるこ
ととなるので、メモリ容量が膨大なものとなってしまう
という課題かあった。
In addition, if the video signals for one line are sequentially read out and then the video signals outside the area used for in-focus point detection are to be discarded, a memory must be provided for every pixel, which requires a huge memory capacity. There was the issue of it becoming a thing.

特に、このようなエリアセンサを合焦点検出装置に使用
する場合は、実際に必要となるのは数ライン分の情報の
みであるので、無駄が多い。
In particular, when such an area sensor is used in a focal point detection device, only information for a few lines is actually required, which is wasteful.

本発明は、以上説明したような従来の合焦点検出装置の
課題に艦みて試されたものであり、電気回路やメモリの
規模が小さく、且つ、高速処理が可能な、合焦点検出装
置を提供することを目的とする。
The present invention was attempted in view of the problems of conventional focused point detection devices as explained above, and provides a focused point detection device that has a small electric circuit and memory and is capable of high-speed processing. The purpose is to

[課題を解決するための手段] 本発明の合焦点検出装置は、被写体からの光束を結像さ
せる結像光学系と、上記結像光学系によって結像された
被写体像を光電変換する光電変換手段と、上記光電変換
手段による光電変換信号に基づいて上記結像光学系の合
焦点を検出する合焦点検出手段とを具備する合焦点検出
装置において、上記光電変換手段は、各画素毎に光電変
換信号を出力する複数の光電変換素子と、上記光電変換
素子の出力のそれぞれを一時的に記憶する複数のアナロ
グメモリと、上記光電変換素子の読出しと、この読出し
た光電変換信号を上記アナログメモリにラッチさせるシ
フトレジスタとを具備している。
[Means for Solving the Problems] A focused point detection device of the present invention includes an imaging optical system that forms an image of a light beam from a subject, and a photoelectric conversion that photoelectrically converts the subject image formed by the imaging optical system. and a focused point detecting means for detecting a focused point of the imaging optical system based on a photoelectrically converted signal from the photoelectrically converting means, wherein the photoelectrically converting means detects a focused point for each pixel. A plurality of photoelectric conversion elements that output conversion signals, a plurality of analog memories that temporarily store the outputs of the photoelectric conversion elements, and a plurality of analog memories that read out the photoelectric conversion elements and store the read photoelectric conversion signals in the analog memory. It is equipped with a shift register that latches the data.

[作用〕 本発明の合焦点検出装置によれば、光電変換装置(光電
変換手段)の一定の領域(合焦点検出に用いる領域)か
ら映像信号を抜き出す際に、各画素のアドレスを直接指
定して映像信号を読出すのではな(、単一のシフトレジ
スタによって、1ライン分の光電変換信号を同時に読出
し、そのままアナログメモリに読み込ませるので、電気
回路やメモリの規模が小さくてすみ、且つ、高速処理が
可能となる。
[Function] According to the focused point detection device of the present invention, when extracting a video signal from a certain area (area used for focused point detection) of a photoelectric conversion device (photoelectric conversion means), the address of each pixel can be directly specified. Instead of reading out the video signal using a single shift register, the photoelectric conversion signals for one line are simultaneously read out and read into the analog memory as they are, so the scale of the electric circuit and memory can be small, and High-speed processing becomes possible.

[実施例コ 以下、本発明の実施例について、本発明の合焦点検出装
置を一眼レフレックスカメラに搭載した場合を例にとっ
て説明する。
[Embodiments] Hereinafter, embodiments of the present invention will be described, taking as an example a case where the in-focus point detection device of the present invention is mounted on a single-lens reflex camera.

第1図(a)は、本発明の合焦点検出装置を搭載した一
眼レフレックスカメラの電気回路系の構成を概略的に示
すブロック図である。図において、101は本発明の合
焦点検出装置としての合焦点検出回路、102は被写体
からの光束を撮影フィルム(図示せず)や合焦点検出回
路101等、に導く撮影レンズ、103は撮影レンズ1
02の位置を検出する位置検出回路、ユ04は撮影レン
ズ102を合焦点まで移動させる駆動制御回路である。
FIG. 1(a) is a block diagram schematically showing the configuration of an electric circuit system of a single-lens reflex camera equipped with the in-focus point detection device of the present invention. In the figure, 101 is a focused point detection circuit as a focused point detection device of the present invention, 102 is a photographic lens that guides the light flux from the subject to a photographic film (not shown), the focused point detection circuit 101, etc., and 103 is a photographic lens. 1
02 is a position detection circuit, and 04 is a drive control circuit that moves the photographing lens 102 to the in-focus point.

駆動制御回路104は、合焦点検出回路101から入力
した合焦点に関する情報と、位置検出回路103から入
力した撮影レンズ102の位置に関する情報とにより、
撮影レンズ102を合焦点まで移動させる。
The drive control circuit 104 uses the information regarding the in-focus point input from the in-focus point detection circuit 101 and the information regarding the position of the photographing lens 102 input from the position detection circuit 103.
The photographing lens 102 is moved to the in-focus point.

第1図(b)は、M1図(a)に示した合焦点検出回路
101の光電変換部の構成を概略的に示すブロック図で
ある。図において、101aは複数の光電変換素子から
なる受光部、101bは受光部101aを構成する各光
電変換素子の出力を−時的に記憶する複数のアナログメ
モリからなるアナログメモリ部、101cは受光部10
1aを構成する各光電変換素子の各ラインの出力を読出
し且つ読出した光電変換信号を上記アナログメモリ部1
01bの各アナログメモリにラッチさせるセレクトレジ
スタである。セレクトレジスタ101Cは各ラインに対
応させたシフトレジスタを一体化させて構成されている
。このような構成において、セレクトレジスタ101c
をクロック制御することにより、受光部101aを構成
する各光電変換素子の出力を、高速で上記アナログメモ
リ部101bの各アナログメモリにラッチさせることが
可能となる。
FIG. 1(b) is a block diagram schematically showing the configuration of the photoelectric conversion section of the focused point detection circuit 101 shown in FIG. 1(a). In the figure, 101a is a light receiving section consisting of a plurality of photoelectric conversion elements, 101b is an analog memory section consisting of a plurality of analog memories that temporally stores the output of each photoelectric conversion element constituting the light receiving section 101a, and 101c is a light receiving section. 10
The output of each line of each photoelectric conversion element constituting 1a is read out, and the read photoelectric conversion signal is stored in the analog memory section 1.
This is a select register to be latched in each analog memory of 01b. The select register 101C is configured by integrating shift registers corresponding to each line. In such a configuration, the select register 101c
By controlling the clock, the output of each photoelectric conversion element constituting the light receiving section 101a can be latched into each analog memory of the analog memory section 101b at high speed.

第2図は、第1図に示した一眼レフレックスカメラの構
成の1実施例を示すブロック図である。
FIG. 2 is a block diagram showing one embodiment of the configuration of the single-lens reflex camera shown in FIG. 1.

図に示したように、本実施例においては、合焦点検出回
路101は、撮影レンズ102を介して導かれた被写体
からの光束を瞳分割して結像させる結像光学系としての
AF光学系201、AF光学系201によって結像され
た光束を映像信号に変換する光電変換手段としての光電
変換装置202、合焦点位置の検出や撮影レンズ102
の駆動量の算出等を行なう合焦点検出手段としてのAF
制御回路203、光電変換装置202か出力した映像信
号をモニターしてAF制御回路203に供給するモニタ
ー回路204、および、光電変換装置202の出力した
映像信号に周波数帯域制限を加えてAF制御回路203
に供給するフィルタ回路205によって構成されている
。また、位置検出回路103は、撮影レンズ102に設
けられたミラーに光を照射するための発光素子206お
よび撮影レンズ201に設けられたミラーで反射した光
を受光して電気信号に変換する光電変換装置207によ
って構成されている。
As shown in the figure, in this embodiment, the in-focus point detection circuit 101 is an AF optical system that functions as an imaging optical system that splits the light beam from the subject guided through the photographic lens 102 into an image. 201, a photoelectric conversion device 202 as a photoelectric conversion means for converting the light beam imaged by the AF optical system 201 into a video signal; a photoelectric conversion device 202 for detecting a focal point position; and a photographing lens 102;
AF as a focusing point detection means for calculating the driving amount of
A control circuit 203 , a monitor circuit 204 that monitors the video signal output from the photoelectric conversion device 202 and supplies it to the AF control circuit 203 , and a monitor circuit 204 that applies frequency band limitation to the video signal output from the photoelectric conversion device 202 and supplies it to the AF control circuit 203 .
It is constituted by a filter circuit 205 that supplies Further, the position detection circuit 103 includes a light emitting element 206 for irradiating light onto a mirror provided on the photographic lens 102 and a photoelectric converter that receives light reflected by a mirror provided on the photographic lens 201 and converts it into an electrical signal. It is configured by the device 207.

また、第3図に、本実施例に係わる一眼レフレックスカ
メラの光学系の構成を概略的に示す。第3図において、
第1図或いは第2図の構成部と同じ符号を付した部分は
、それぞれ第1図或いは第2図の場合と同じものを示す
。また、301は撮影レンズ201を介して導かれた被
写体からの光束を反射させるためのミラー 302はコ
ンデンサレンズ、303はコンデンサレンズ302を通
過した光束を2方向に分割するハーフミラ−304は被
写体からの光束を撮影者が目視するためのファインダー
 305は各種表示を被写体からの光束と重ねてファイ
ンダーから撮影者に目視させるための表示用LEDであ
る。
Furthermore, FIG. 3 schematically shows the configuration of the optical system of the single-lens reflex camera according to this embodiment. In Figure 3,
Components denoted by the same reference numerals as those in FIG. 1 or 2 indicate the same components as in FIG. 1 or 2, respectively. Further, 301 is a mirror for reflecting the light flux from the subject guided through the photographic lens 201, 302 is a condenser lens, and 303 is a half mirror that divides the light flux that has passed through the condenser lens 302 into two directions. A finder 305 for the photographer to view the luminous flux is a display LED that allows the photographer to visually view various displays superimposed on the luminous flux from the subject through the finder.

このような−眼レフレックスカメラにおいて、撮影レン
ズ102を介して導かれた被写体からの光束は、ミラー
301で反射した後コンデンサレンズを通過し、ハーフ
ミラ−303でAF光学系201へ達する光束とファイ
ンダー304に達する光束とに分割される。AF光学系
201へ達した光束は、光電変換装置202で映像信号
に変換され、合焦点検出等に使用される。また、ファイ
ンダー304に達した光束は、撮影者に目視される。
In such an eye reflex camera, the light flux from the subject guided through the photographing lens 102 is reflected by the mirror 301, passes through the condenser lens, and reaches the AF optical system 201 by the half mirror 303 and the finder. It is divided into a luminous flux reaching 304. The light flux that has reached the AF optical system 201 is converted into a video signal by a photoelectric conversion device 202, and is used for in-focus point detection and the like. Further, the light flux that has reached the finder 304 is visually observed by the photographer.

次に、合焦点検出回路101の主要な構成部について、
詳細に説明する。
Next, regarding the main components of the focused point detection circuit 101,
Explain in detail.

まず、AF光学系201について説明する。First, the AF optical system 201 will be explained.

AF光学系201は、撮影レンズ102およびコンデン
サレンズ302を通過した被写体からの光束を、瞳分割
して光電変換装置202の受光部(後述)の表面に結像
させるためのものである。
The AF optical system 201 is for pupil-dividing a luminous flux from a subject that has passed through the photographic lens 102 and the condenser lens 302, and forms an image on the surface of a light receiving section (described later) of the photoelectric conversion device 202.

第4図に、撮影レンズ102、コンデンサレンズ302
およびAF光学系201の光学的な関係を概念的に示す
。図において、201aおよび201bはAF光学系2
01を構成するAFレンズ、401は光電変換装置20
2の受光部の表面、402aはAFレンズ201aによ
って結像された被写体像、402bはAFレンズ201
bによって結像された被写体像を、それぞれ示している
FIG. 4 shows a photographing lens 102 and a condenser lens 302.
The optical relationship between the AF optical system 201 and the AF optical system 201 is conceptually shown. In the figure, 201a and 201b are the AF optical system 2
01 is an AF lens, 401 is a photoelectric conversion device 20
2, 402a is the subject image formed by the AF lens 201a, 402b is the AF lens 201
The subject images formed by b are shown respectively.

本実施例の合焦点検出回路101は、この2つの被写体
像402aおよび402bの像間隔を算出し、算出され
た像間隔に基づいて一眼レフレックスカメラと被写体と
の距離を算出し、この距離に基づいて合焦点を検出する
The in-focus point detection circuit 101 of this embodiment calculates the image interval between these two subject images 402a and 402b, calculates the distance between the single-lens reflex camera and the subject based on the calculated image interval, and calculates the distance between the single-lens reflex camera and the subject based on the calculated image interval. The in-focus point is detected based on the

次に、光電変換装置202について説明する。Next, the photoelectric conversion device 202 will be explained.

光電変換装置202は、第4図に示した被写体像402
aおよび402bを映像信号に変換するためのものであ
る。
The photoelectric conversion device 202 converts the subject image 402 shown in FIG.
This is for converting signals a and 402b into video signals.

第5図に、光電変換装置202の内部の構成を概略的に
示す。図において、501は2次元に配列された複数の
光電変換素子を有する受光部、502は受光部501を
構成する各光電変換素子の出力(映像信号)を記憶する
ためのアナログメモリ部、503は受光部501から映
像信号を読出してアナログメモリ部502に記憶させる
ためのVシフトレジスタ(セレクトレジスタ101c)
 、504はアナログメモリ部502に記憶された映像
信号を読出すためのHシフトレジスタ、505はHシフ
トレジスタ502によってアナログメモリ部502から
読み出された映像信号を外部(モニター回路204また
はフィルタ回路205)に出力するための出力回路、5
06は光電変換装置202全体の制御を行なう制御回路
である。
FIG. 5 schematically shows the internal configuration of the photoelectric conversion device 202. In the figure, 501 is a light receiving section having a plurality of photoelectric conversion elements arranged two-dimensionally, 502 is an analog memory section for storing the output (video signal) of each photoelectric conversion element constituting the light receiving section 501, and 503 is an analog memory section for storing the output (video signal) of each photoelectric conversion element constituting the light receiving section 501. V shift register (select register 101c) for reading the video signal from the light receiving unit 501 and storing it in the analog memory unit 502
, 504 is an H shift register for reading out the video signal stored in the analog memory section 502, and 505 is an H shift register for reading out the video signal stored in the analog memory section 502. ), an output circuit for outputting to
06 is a control circuit that controls the entire photoelectric conversion device 202.

受光部501は、光電変換素子を有する画素セルを2次
元に配列して構成されている。I56において、S(i
、j)は、受光部501を構成する画素セルの1つを概
念的に表したものである。
The light receiving section 501 is configured by two-dimensionally arranging pixel cells each having a photoelectric conversion element. In I56, S(i
, j) conceptually represents one of the pixel cells that constitute the light receiving section 501.

なお、「i」は画素セルの水平方向(図中、横方向)の
座標を、「j」は同じく垂直方向(図中、縦方向)の座
標を、それぞれ示している。また、Rはリセット信号入
力端子、Vjは読出し信号入力端子、SOiは映像信号
出力端子である。水平方向に並んだ各画素セルS (1
,jo)、S (2゜JO)l ・・・の読出し信号入
力端子Vjoは、共通化されている。すなわち、画素セ
ルS(1,jo)S(2,jo)、・・・の映像信号は
、走査線Vj。をオンすることにより同時に読み出され
る。また、垂直方向に並んだ各画素セルS (io、1
)。
Note that "i" indicates the coordinate of the pixel cell in the horizontal direction (horizontal direction in the figure), and "j" similarly indicates the coordinate in the vertical direction (vertical direction in the figure). Further, R is a reset signal input terminal, Vj is a read signal input terminal, and SOi is a video signal output terminal. Each pixel cell S (1
, jo), S (2°JO)l . . . have a common readout signal input terminal Vjo. That is, the video signals of the pixel cells S(1, jo) S(2, jo), . . . are the scanning lines Vj. are read out simultaneously by turning on. In addition, each pixel cell S (io, 1
).

5(i(、,2)、・・・の映像信号出力端子5Oi(
5(i(,,2),... video signal output terminal 5Oi(
.

は、共通化されている。has been standardized.

第6図(a)に、受光、部501の画素セルの電気回路
構成を示す。本実施例では、光電変換素子として、S 
i T (Static Induction Lsa
geSenser )を用いた。また、図において、M
TRはリセット用トランジスタ、MTVは信号読比し用
トランジスタである。本実施例の受光部501は、この
ような画素セルを2次元に配列して構成されている。ま
た、SiTの光電変換特性を、第6図(b)に示す。図
において、横軸はSiTが受光した光量、縦軸はSiT
の出力値を示している。このように、SiTは、ある一
定のレベルまでは受光光量と出力値が比例するので、光
量に応じた値の映像信号を得ることができる。なお、第
5図において、D(#]、k)、D(I2.k)、D(
#s、k)は、それぞれ、SiTをフィルタで避光した
画素セルを示している。これらの画素セルは、避光を行
っていない画素セルS(i、j)の出力を補正して暗電
流の影響を除去するために使用される。
FIG. 6(a) shows the electric circuit configuration of the pixel cell of the light receiving section 501. In this example, as a photoelectric conversion element, S
i T (Static Induction Lsa
geSenser) was used. Also, in the figure, M
TR is a reset transistor, and MTV is a signal reading transistor. The light receiving section 501 of this embodiment is configured by two-dimensionally arranging such pixel cells. Further, the photoelectric conversion characteristics of SiT are shown in FIG. 6(b). In the figure, the horizontal axis is the amount of light received by the SiT, and the vertical axis is the amount of light received by the SiT.
shows the output value. In this way, in SiT, the amount of received light is proportional to the output value up to a certain level, so it is possible to obtain a video signal with a value corresponding to the amount of light. In addition, in FIG. 5, D(#], k), D(I2.k), D(
#s, k) each indicate a pixel cell in which SiT is shielded from light by a filter. These pixel cells are used to correct the output of the pixel cell S(i, j) that is not shaded to remove the influence of dark current.

アナログメモリ部502は、2次元に配列された複数個
のメモリセルM(m、n)を有している。
The analog memory section 502 has a plurality of memory cells M(m,n) arranged two-dimensionally.

なお、「−m」は画素セルの水平方向の座標を、rnJ
は同じく垂直方向の座標を、それぞれ示している。メモ
リセルM(m、n)の個数は、水平方向については、受
光部501の画素セルS (i。
Note that "-m" indicates the horizontal coordinate of the pixel cell, rnJ
similarly indicate the coordinates in the vertical direction. In the horizontal direction, the number of memory cells M (m, n) is the pixel cell S (i.

j)の個数と同じである。また、メモリセルM(m、n
)の垂直方向の個数は、合焦点の検出のための映像信号
の抜き田しを行なう領域の垂直方向の長さに合わせて決
定すればよいが、ここではn個とする。第7図に、アナ
ログメモリ部502の構成を示す。なお、第7図におい
ては、垂直方向の1ラインのメモリセルのみ示している
。図において、701は受光部501の画素セルの映像
信号出力端子SO1と各メモリセルとの間の配線を開閉
するためのスイッチ用トランジスタ、702−1〜70
2−nは映像信号を記憶する際にメモリセルを選択する
ためのトランジスタ、703−1〜70B−nは映像信
号を蓄積するアナログメモリとしてのコンデンサ、70
4は映像信号を読出す際にメモリセルを選択するための
トランジスタ、705はコンデンサ703−1に蓄積さ
れた電荷(映像信号)を増幅するためのパワートランジ
スタ、706は各メモリセルとグランドとの配線を開閉
するリセット用のトランジスタである。
The number is the same as j). In addition, memory cell M (m, n
) may be determined in accordance with the vertical length of the area where the video signal is extracted for detection of the in-focus point, but here it is assumed to be n. FIG. 7 shows the configuration of the analog memory section 502. Note that in FIG. 7, only one line of memory cells in the vertical direction is shown. In the figure, 701 is a switching transistor for opening and closing the wiring between the video signal output terminal SO1 of the pixel cell of the light receiving section 501 and each memory cell, and 702-1 to 70
2-n is a transistor for selecting a memory cell when storing a video signal; 703-1 to 70B-n are capacitors serving as an analog memory for storing video signals;
4 is a transistor for selecting a memory cell when reading a video signal, 705 is a power transistor for amplifying the charge (video signal) accumulated in the capacitor 703-1, and 706 is a transistor for connecting each memory cell to the ground. This is a reset transistor that opens and closes the wiring.

水平方向に並んだ各メモリセルM(1,no)。Each memory cell M (1, no) is arranged in the horizontal direction.

M(2,no)、・・・の読出し制御線M n (、は
、共通化されている。すなわち、メモリセルM(1゜n
o)+ M(2,no)、+++は、読み込み制御線M
 n (、をオンすることにより同時に映像信号を読み
込む。また、垂直方向に並んだ各メモリセルM(mo、
1)、M(mo、2)、・・・の映像信号出力端子5O
1oも、共通化されている。ここで、水平方向に並んだ
各画素セルS (1,jo)、S(2,jo)、・・・
の続出し信号入力端子Vjoおよび垂直方向に並んだ各
画素セル5(io、’l)。
The read control line M n (, of M(2, no), . . . is shared. That is, the read control line M n (,
o) + M (2, no), +++ is the read control line M
By turning on n (, the video signals are read simultaneously. Also, each memory cell M (mo,
1), M (mo, 2), ... video signal output terminal 5O
1o is also standardized. Here, each pixel cell S (1, jo), S (2, jo), . . . arranged in the horizontal direction
, and each pixel cell 5(io,'l) arranged in the vertical direction.

5(io、2)、・・・の映像信号出力端子So i(
1も、上述のように、それぞれ共通化されている。
5 (io, 2), ... video signal output terminal So i (
1 are also standardized, as described above.

したがって、■シフトレジスタ503により、読出し信
号入力端子Vjoと読み込み制御線M n Oとが同時
にオンされると、水平方向に並んだ各画素セルS (1
,jo)、S (2,jo)、−から出力される各映像
信号は、それぞれ、水平方向に並んだ各メモリセルM 
(1,no ) 、 M (2゜n o ) + ・・
・に同時に記憶される。このように、本実施例の光電変
換装置202では、受光部501から出力される水平方
向の1ライン分の映像信号を、同時にアナログメモリ部
502に記憶させることかできる。また、垂直方向に並
んだ各メモリセルM (mO、1) 、 M (mo 
、  2) 、 −の読出し制御線Hm(1が共通化さ
れていることより、この読出し制御線Hm□をオンする
と、各メモリセルM (mo 、1)、M (mo、2
)、−は同時に(すなわち、平均化されて)、映像信号
を出力する。
Therefore, when the shift register 503 turns on the read signal input terminal Vjo and the read control line M n O at the same time, each pixel cell S (1
, jo), S (2, jo), - are respectively output from each memory cell M arranged in the horizontal direction.
(1, no), M (2゜no) +...
・Memorized at the same time. In this way, in the photoelectric conversion device 202 of this embodiment, the video signal for one line in the horizontal direction output from the light receiving section 501 can be stored in the analog memory section 502 at the same time. In addition, each memory cell M (mO, 1), M (mo
, 2) , - read control line Hm (1 is shared, so when this read control line Hm□ is turned on, each memory cell M (mo, 1), M (mo, 2)
) and - simultaneously (that is, averaged) output video signals.

第8図(a)に、■シフトレジスタ503の構成を示す
。図において、BSRは基本ブロック、vSPはスター
トパルスを入力する入力パルス、VRは2種類のタロツ
ク信号を入力する入力端子である。また、第9図(a)
に、基本プロ・ツクBSHの構成を示す。図において、
HlおよびH2はクロック信号、SPはスタートパルス
を、それぞれ示している。また、第9図(b)に、基本
ブロックBSHの動作時のタイミングチャートを示す。
FIG. 8(a) shows the structure of the shift register 503. In the figure, BSR is a basic block, vSP is an input pulse for inputting a start pulse, and VR is an input terminal for inputting two types of tarok signals. Also, Fig. 9(a)
The configuration of the basic program BSH is shown in FIG. In the figure,
H1 and H2 are clock signals, and SP is a start pulse, respectively. Further, FIG. 9(b) shows a timing chart during operation of the basic block BSH.

図に示したように、各インバータの出力は、クロック信
号H1によって次段の基本プロ・ツクBSHにシフトさ
れ、クロック信号H2によって出力される。
As shown in the figure, the output of each inverter is shifted to the next stage basic program BSH by a clock signal H1 and output by a clock signal H2.

第8図(a)に示したように、■シフトレジスタ503
の各基本ブロックBSHの出力は、受光部501の読出
し信号入力端子Vjに信号を与えるものとアナログメモ
リ部502の読み込み制御線Mnに信号を与えるものと
が、並べられている。
As shown in FIG. 8(a), ■Shift register 503
The outputs of each basic block BSH are arranged in such a way that those that give a signal to the read signal input terminal Vj of the light receiving section 501 and those that give a signal to the read control line Mn of the analog memory section 502 are arranged.

このような構成において、第8図(b)に示したように
、vSPから入力するスタートパルスを適当なりロック
数だけずらしてvSPから2個入力すると、VjとMl
、Vj+2とM2、Vj+3とM3・・・というように
、順次オンされていく。したがって、受光部501から
出力される映像信号を、水平方向の1ライン分毎に、順
次アナログメモリ部502に記憶させていくことが可能
となる。
In such a configuration, as shown in FIG. 8(b), if the start pulses input from vSP are shifted by an appropriate number of locks and two are input from vSP, Vj and Ml
, Vj+2 and M2, Vj+3 and M3, and so on. Therefore, it is possible to sequentially store the video signal output from the light receiving section 501 in the analog memory section 502 for each line in the horizontal direction.

Hシフトレジスタ504は、アナログメモリ部502の
メモリセルM(m、n)の中から映像信号を抜き出すブ
ロックを選択する第1のシフトレジスタと、この第1の
シフトレジスタによって選択されたブロック内のメモリ
セルM(m、n)から映像信号を順次読出す第2のシフ
トレジスタとによって構成されている。第10図に、H
シフトレジスタ504の構成を示す。図において、HA
RおよびHALは上述の第1のシフトレジスタ、HBR
およびHBLは上述の第2のシフトレジスタ、BSRは
基本ブロック、H5PI。
The H shift register 504 includes a first shift register that selects a block from which a video signal is extracted from memory cells M (m, n) of the analog memory section 502, and a and a second shift register that sequentially reads out video signals from memory cells M (m, n). In Figure 10, H
The configuration of shift register 504 is shown. In the figure, HA
R and HAL are the first shift registers mentioned above, HBR
and HBL is the above-mentioned second shift register, BSR is a basic block, and H5PI.

HSP2.H5PI’ 、H3P2’ はそれぞれHA
R,MAL、HBR,HBLにスタートパルスを入力す
る入力端子、HRI、Hl2゜HRI’  HR2’ 
はそれぞれHAR,HALHBR,HBLに2種類のク
ロック信号を入力する入力端子、C1およびC2はそれ
ぞれ第1のシフトレジスタMARおよびMALの出力と
第2のシフトレジスタHBRおよびHBLの出力とを接
続する配線の開閉を行なうための信号を入力する入力端
子である。第4図を用いて説明したように、本実施例で
は、瞳分割により形成された2つの被写体像のそれぞれ
に対して映像信号を読み込まなければならないため、こ
の2つの被写体像に対応する受光部501の領域(ブロ
ック)の選択およびブロック内の映像信号の読出しを平
行して行えるように、第1のシフトレジスタおよび第2
のシフトレジスタをそれぞれ2個づつ設けた。なお、基
本ブロックBSHの構成は、第9図に示したVシフトレ
ジスタの基本ブロックBSRと同様である。たたし、第
1のシフトレジスタHARおよびHALの各BSRの出
力は、それぞれ、第2のシフトレジスタHBRおよびH
BLのBSRの内、対応するブロックの初段のBSRの
出力に接続されている。また、第2のシフトレジスタH
BRおよびHBLの各BSRの出力は、アナログメモリ
部502の各読出し制御線Hmに接続されている。
HSP2. H5PI' and H3P2' are each HA
Input terminal for inputting start pulse to R, MAL, HBR, HBL, HRI, Hl2゜HRI'HR2'
are input terminals that input two types of clock signals to HAR, HALHBR, and HBL, respectively, and C1 and C2 are wirings that connect the outputs of the first shift registers MAR and MAL and the outputs of the second shift registers HBR and HBL, respectively. This is an input terminal for inputting signals for opening and closing. As explained using FIG. 4, in this embodiment, since it is necessary to read the video signal for each of the two subject images formed by pupil division, the light receiving sections corresponding to these two subject images are The first shift register and the second
Two shift registers were provided for each. Note that the configuration of basic block BSH is similar to basic block BSR of the V shift register shown in FIG. 9. However, the output of each BSR of the first shift registers HAR and HAL is outputted to the second shift register HBR and H, respectively.
It is connected to the output of the first stage BSR of the corresponding block among the BL BSRs. Also, the second shift register H
The output of each BSR of BR and HBL is connected to each read control line Hm of the analog memory section 502.

Hシフトレジスタ504の動作について説明する。まず
、第1のシフトレジスタMARおよびHALによって映
像信号の読み込みを行なうブロックを選択するため、H
5PI’およびH3P2’を「ローJ、HRI’および
HR2’を「ハイ」にし、H3PIおよびHSP2から
スタートパルスを、HRIおよびHR2からクロック信
号を、それぞれ第9図(b)に示したタイミングチャー
トと同様にして入力する。スタートパルスか所望のブロ
ックに達すると、第2のシフトレジスタHBRおよびH
BLによりアナログメモリ部502から映像信号を読出
すため、入力端子C1,C2を「ハイ」にしてこのブロ
ックの初段のBSRの出力を「ハイ」にし、入力端子C
I。
The operation of H shift register 504 will be explained. First, in order to select a block from which a video signal is to be read using the first shift registers MAR and HAL, H
Set 5PI' and H3P2' to "low J," set HRI' and HR2' to "high," and set the start pulse from H3PI and HSP2 and the clock signal from HRI and HR2, respectively, according to the timing chart shown in FIG. 9(b). Enter in the same way. When the start pulse or the desired block is reached, the second shift registers HBR and H
In order to read the video signal from the analog memory section 502 by BL, input terminals C1 and C2 are set to "high", the output of the first stage BSR of this block is set to "high", and input terminal C is set to "high".
I.

C2を「ハイ」に戻した後、HR1’およびHR2’か
らクロック信号を入力し、初段のBSHの「ハイ」出力
を順次シフトさせる。これにより、アナログメモリ部5
02の映像信号を読み出すべき領域(ブロック)に対応
する各読出し制御線Hmは順次「オン」になり、読み出
された各映像信号は出力回路505に送られる。
After returning C2 to "high", clock signals are input from HR1' and HR2' to sequentially shift the "high" output of the first stage BSH. As a result, the analog memory section 5
Each readout control line Hm corresponding to an area (block) from which a video signal of 02 is to be read is sequentially turned on, and each read video signal is sent to the output circuit 505.

次に、AF制御回路203について説明する。Next, the AF control circuit 203 will be explained.

AF制御回路203では、光電変換装置202からフィ
ルタ回路205を介して入力した映像信号を用いて、ま
ず、相関演算を行なう。第11図に、光電変換装置20
2の2つのブロックで読み出された被写体像(それぞれ
、像A、像Bとする)の映像信号の関係を示す。相関演
算は、像Aと像Bとの距離を1画素単位づつずらしなが
ら(この時の像をずらした量を「ずれ量」と称す)、随
時相関演算値Σ1ae−−b、Iを求めることにより、
2つの像A、Bの距離を求める。すなわち、相関演算値
が最小となったときのずれ量が両者の距−離である。
The AF control circuit 203 first performs a correlation calculation using the video signal input from the photoelectric conversion device 202 via the filter circuit 205. In FIG. 11, a photoelectric conversion device 20
2 shows the relationship between the video signals of the subject images (image A and image B, respectively) read out in two blocks of No. 2. Correlation calculation is performed by shifting the distance between image A and image B by one pixel (the amount by which the images are shifted at this time is referred to as the "shift amount"), and calculating the correlation calculation value Σ1ae--b,I at any time. According to
Find the distance between two images A and B. That is, the amount of deviation when the correlation calculation value becomes the minimum is the distance between the two.

続いて規格値演算を行なう。規格値演算とは、上述の相
関演算で求めた相関演算値をコントラスト値で割った値
(規格値)を求めるものである。
Next, standard value calculation is performed. The standard value calculation is to obtain a value (standard value) obtained by dividing the correlation calculation value obtained by the above-mentioned correlation calculation by the contrast value.

最後に、補間演算を行なう。第12図は、この補間演算
を説明するためのグラフである。図において、縦軸は相
関演算値の規格値、横軸はずれ量である。また、Mは規
格値が最小となる点を示し、Ll、R1は、それぞれM
から前後に1画素単位だけずらした点を示す。図に示し
たように、Ll。
Finally, interpolation calculations are performed. FIG. 12 is a graph for explaining this interpolation calculation. In the figure, the vertical axis is the standard value of the correlation calculation value, and the horizontal axis is the amount of deviation. In addition, M indicates the point where the standard value is minimum, and Ll and R1 are respectively M
It shows a point shifted forward or backward by one pixel unit. As shown in the figure, Ll.

R1のうち規格値が大きい方の点とMとを通る直線y1
と、L、、R,のうち規格値が小さい方の点を通り、縦
軸に対して傾きが直線y1と対象となる直線y2との交
点Sが補間演算後のずれ量を与える点となる。これらの
直線は、それぞれ、L、、R1から1画素ずれた点L2
.R2を通る。
Straight line y1 passing through M and the point with the larger standard value among R1
The intersection point S between the straight line y1 whose slope is relative to the vertical axis and the target straight line y2 passing through the point with the smaller standard value among L and R is the point that gives the amount of deviation after the interpolation calculation. . These straight lines are located at point L2, which is shifted by one pixel from L, R1, respectively.
.. Pass through R2.

なお、これらの直線の傾きは、 R2〉R2のとき; (’L+ −M) +(R2M) + (R2−R1)
L2≦R2のとき; (R2−R+ ) +(、RI  M) +(R2−L
l )となる。
In addition, the slope of these straight lines is when R2>R2;('L+ -M) + (R2M) + (R2-R1)
When L2≦R2; (R2-R+) +(, RI M) +(R2-L
l).

次に、位置検出回路103について、詳細に説明する。Next, the position detection circuit 103 will be explained in detail.

位置検出回路10Bは、第2図に示したように、撮影レ
ンズ102に設けられたミラーに光を照射するための発
光素子206および撮影レンズ201に設けられたミラ
ーで反射した光を受光して電気信号に変換する充電変換
装置207によって構成されている。この位置検出回路
103の具体的な構成の一例を、第13図に示す。図に
おいて、1301は撮影レンズ102のレンズ群(図示
せず)を保持するための枠、1302は枠1301を移
動させるためのアクチュエータ、1303はアクチュエ
ータ1302に設けられたミラー 1304はミラー1
303の表面に設けられたマスクである。また、発光素
子206は、光源1306と、この光源1306の光を
拡散する拡散板1305とによって構成されている。ま
た、光電変換装置207は、ラインセンサ1307と、
このラインセンサユ307の出力により撮影レンズ10
2の位置を検出する制御回路1308とによって構成さ
れている。
As shown in FIG. 2, the position detection circuit 10B receives light reflected by a light emitting element 206 for irradiating light onto a mirror provided on the photographic lens 102 and a mirror provided on the photographic lens 201. It is constituted by a charging conversion device 207 that converts into an electric signal. An example of a specific configuration of this position detection circuit 103 is shown in FIG. In the figure, 1301 is a frame for holding the lens group (not shown) of the photographing lens 102, 1302 is an actuator for moving the frame 1301, 1303 is a mirror provided on the actuator 1302, and 1304 is a mirror 1.
This is a mask provided on the surface of 303. Further, the light emitting element 206 includes a light source 1306 and a diffusion plate 1305 that diffuses the light from the light source 1306. Further, the photoelectric conversion device 207 includes a line sensor 1307,
The output of this line sensor unit 307 causes the photographing lens 10 to
and a control circuit 1308 that detects the position of 2.

このような構成において、光源1306の光は、拡散板
1305を通過する際に拡散光となり、ミラー1303
で反射して、ラインセンサ1307で光電変換される。
In such a configuration, the light from the light source 1306 becomes diffused light when passing through the diffuser plate 1305, and the light from the light source 1306 becomes diffused light.
The light is reflected by the line sensor 1307 and photoelectrically converted by the line sensor 1307.

ここで、ミラー1303の表面にはマスク1304が設
けられているので、ラインセンサ1307に達する光の
光量は、凹型の分布を有している。制御部1308は、
このラインセンサ1307の出力した信号の強度分布の
変化によって、撮影レンズの移動量を検出する。
Here, since the mask 1304 is provided on the surface of the mirror 1303, the amount of light reaching the line sensor 1307 has a concave distribution. The control unit 1308
The amount of movement of the photographing lens is detected based on the change in the intensity distribution of the signal output from the line sensor 1307.

第14図(a)は、ラインセンサ1307を構成する受
光部の構成を示す電気回路図である。本実施例では、光
電変換素子として、上述の光電変換装置202と同様、
SiTを用いた。また、LRTはリセット用のMO5型
トランジスタである。本実施例のラインセンサ1307
は、このような受光部をライン状に配列して構成されて
いる。
FIG. 14(a) is an electric circuit diagram showing the configuration of a light receiving section that constitutes the line sensor 1307. In this embodiment, as the photoelectric conversion element, like the photoelectric conversion device 202 described above,
SiT was used. Further, LRT is an MO5 type transistor for reset. Line sensor 1307 of this embodiment
is constructed by arranging such light receiving sections in a line.

SiTの光電変換特性を、第14図(b)に示す。図に
おいて、横軸はSiTが受光した光量、縦軸はSiTの
出力値を示している。上述の光電変換装置202の場合
と同様、SiTは、ある−定のレベルまでは受光光量と
出力値が比例するので、光量に応じた値の映像信号を得
ることができる。
The photoelectric conversion characteristics of SiT are shown in FIG. 14(b). In the figure, the horizontal axis shows the amount of light received by the SiT, and the vertical axis shows the output value of the SiT. As in the case of the photoelectric conversion device 202 described above, in the SiT, the amount of received light is proportional to the output value up to a certain level, so it is possible to obtain a video signal having a value corresponding to the amount of light.

第15図に、ミラー1303およびマスク1304で反
射する光の光量分布の変化の様子を示す。図に示したよ
うに、アクチュエータ1302が駆動することによりミ
ラー1303とマスク1304とか移動すると、(a)
→(b)−’ (C)の順で、光量分布が変化する。
FIG. 15 shows changes in the light quantity distribution of light reflected by the mirror 1303 and the mask 1304. As shown in the figure, when the mirror 1303 and mask 1304 are moved by driving the actuator 1302, (a)
The light amount distribution changes in the order of →(b)-'(C).

また、第16図に、ラインセンサ1307全体の構成を
示す。図において、1601は受光部群、1602はデ
コーダ、1603はD/Aコンバータ、1604.16
05.1606はコンパレータ、1607は判定回路、
1608 (1)。
Further, FIG. 16 shows the overall configuration of the line sensor 1307. In the figure, 1601 is a light receiving unit group, 1602 is a decoder, 1603 is a D/A converter, and 1604.16
05.1606 is a comparator, 1607 is a judgment circuit,
1608 (1).

1608 (2)、・・・はメモリとしてのコンデンサ
、1609 (1)a、1609 (1)b、1609
(1)c、1609 (2)a、1609 (2)b。
1608 (2), ... are capacitors as memory, 1609 (1) a, 1609 (1) b, 1609
(1)c, 1609 (2)a, 1609 (2)b.

1609 (2)C,・・・はゲート用トランジスタ、
1610 (1)、1610 (2)−・・はメモリリ
セット用トランジスタである。
1609 (2) C,... are gate transistors,
1610(1), 1610(2)-- are memory reset transistors.

以下、位置検出回路103の動作について、第17図を
用いて説明する。
The operation of the position detection circuit 103 will be explained below using FIG. 17.

まず、ゲート用トランジスタを、まず16o9(1)a
、1609 (2)b、1609 (3)c。
First, the gate transistor is 16o9(1)a
, 1609 (2)b, 1609 (3)c.

次1:1609 (2)a、1609 (3)b。Next 1: 1609 (2) a, 1609 (3) b.

1609(4)Cというように順次スキャンしくステッ
プ5T1701)  このスキャンの結果に基づいて、
マスク13o4の初期位置(すなわち、撮影レンズ10
2の初期位置)を検出する(ステップ5T1702)。
1609(4)C, etc. Step 5T1701) Based on the result of this scan,
The initial position of the mask 13o4 (i.e., the photographic lens 10
2 initial position) is detected (step 5T1702).

次に、制御回路1308は、マスクの移動先の位置xO
を入力しくステップ5T170B)、このXQに基づ、
いて、D/Aコンバータ1603へ供給する3種類の信
号値を決定する(ステップ5T1704)。この3種類
の信号値は、ミラー1303およびマスク1304が移
動して位置XQに達したときに、位置X。に対応する受
光部およびその前後の受光部のゲート用トランジスタで
ある1609(x。
Next, the control circuit 1308 controls the position xO to which the mask is to be moved.
Step 5T170B), based on this XQ,
Then, three types of signal values to be supplied to the D/A converter 1603 are determined (step 5T1704). These three types of signal values are determined at position X when mirror 1303 and mask 1304 move and reach position XQ. 1609(x.

−1)a、1609 (XO)b、、1609 (xO
+1)cがとるべき出力値を意味している。D/Aコン
バータ1603は、供給された各信号をアナログ信号に
変換し、1604,1605゜1606に対して出力す
る。続いて、ミラー1303およびマスク1304の移
動先の位置xoに対応する受光部およびその前後の受光
部のゲート用トランジスタである1 609 (Xo−
1)a、1609 (xo)b、1609 (Xo +
1)cをオンしくステップ5T1705)、アクチュエ
ータの駆動を開始する(ステップ5T1706)  以
後、コンパレータ1604゜1605.1606を用い
て、位置X。−1゜XO,XO+1に対応する受光部1
601の各出力値とD/Aコンバータ1603が出力す
る信号の値とを逐次比較しくステップ5T1707)、
両者が一致すれば、撮影レンズ102がxOに達したも
のとみなして、アクチュエータの駆動を停止しくステッ
プ5T1708)、位置検出を終了する。
-1)a, 1609 (XO)b,, 1609 (xO
+1) means the output value that c should take. The D/A converter 1603 converts each supplied signal into an analog signal and outputs it to 1604, 1605, and 1606. Next, the light receiving section corresponding to the position xo to which the mirror 1303 and the mask 1304 are moved, and the transistors 1609 (Xo-
1) a, 1609 (xo) b, 1609 (Xo +
1) Turn on c, step 5T1705), and start driving the actuator (step 5T1706).Thereafter, use the comparators 1604, 1605, and 1606 to set position -1° Light receiving part 1 corresponding to XO, XO+1
601 and the value of the signal output by the D/A converter 1603, step 5T1707),
If the two match, it is assumed that the photographing lens 102 has reached xO, and the drive of the actuator is stopped (step 5T1708), thereby ending the position detection.

第18図に、ミラー1303およびマスク1304が移
動したときの、位置x(3−1,xO。
FIG. 18 shows the position x(3-1,xO) when the mirror 1303 and the mask 1304 are moved.

x(、+1における、受光部1601の各出力値の変化
を示す。図中りで示した区間において受光部1601の
各出力値の分布が逆転するように、D/Aコンバータ1
603の出力信号のレベルを設定すればよい。
x(, +1). The D/A converter 1 is
What is necessary is to set the level of the output signal of 603.

次に、撮影レンズ102について、詳細に説明する。Next, the photographing lens 102 will be explained in detail.

第19図は、撮影レンズ102の構成の一例を示す図で
ある。図に示したように、撮影レンズ102は、G1.
G2.G3の3個のレンズ群からなり、合焦点検出時に
は、これらのレンズ群のすべてが駆動する。
FIG. 19 is a diagram showing an example of the configuration of the photographing lens 102. As shown in the figure, the photographic lens 102 has G1.
G2. It consists of three G3 lens groups, and all of these lens groups are driven when a focused point is detected.

なお、合焦点を検出した際に、第20図に示したような
、この合焦点検出を行なう被写体領域の中心から対角線
方向にずれた位置の被写体領゛域か、非合焦状態となっ
てしまうときがある。しかし、かかる課題は、レンズ群
G1の位置を移動させることによって解決することが可
能である。
Note that when the in-focus point is detected, as shown in Fig. 20, the object area may be located diagonally away from the center of the object area for which the in-focus point is detected, or it may be out of focus. There are times when I put it away. However, this problem can be solved by moving the position of the lens group G1.

第21図(a)は、レンズ群G1を合焦位置からマイナ
ス方向(図中、左方向)へ0.3mmずらしたときの合
焦点の状態を説明するための図、また、第21図(b)
は、レンズ群G1を合焦位置からプラス方向(図中、右
方向)へ0.3mmずらしたときの合焦点の状態を説明
するための図である。図おいて、F、およびF2は、そ
れぞれ、合焦状態を得る被写体の位置を概念的に示して
いる。また、dおよびrは、第20図にそれぞれ示した
ように、結像面(すなわち、フィルムの表面)の対角線
の長さおよび合焦点検出を行なう被写体領域の中心から
の対角線方向へのずれ量を示している。
FIG. 21(a) is a diagram for explaining the state of the in-focus point when the lens group G1 is shifted by 0.3 mm from the in-focus position in the negative direction (to the left in the figure). b)
is a diagram for explaining the state of the in-focus point when the lens group G1 is shifted from the in-focus position by 0.3 mm in the plus direction (to the right in the figure). In the figure, F and F2 each conceptually indicate the position of the subject that is in focus. Furthermore, as shown in FIG. 20, d and r are the length of the diagonal line of the imaging plane (that is, the surface of the film) and the amount of deviation in the diagonal direction from the center of the subject area where focus detection is performed. It shows.

例えば、第21図(a)に示したように、合焦点検出を
行なう被写体とレンズ群G1との距離が1400mm離
れているとき、レンズ群G1を合焦位置からマイナス方
向へ0.3mmずらすと、この被写体の中心の合焦状態
はほぼ同じであるが、被写体の中心から対角線方向に0
.2dだけずれた位置では、レンズ群G1との距離が1
120mm離れた位置で合焦状態が得られる。一方、第
21図(b)に示したように、レンズ群G1を合焦位置
からプラス方向へ0.3mmずらすと、やはり、この被
写体の中心の合焦状態はほぼ同じであるが、被写体の中
心から対角線方向に0.2dだけずれた位置では、レン
ズ群G1との距離が1820mm離れた位置で合焦状態
が得られる。
For example, as shown in FIG. 21(a), when the distance between the subject for which in-focus point detection is to be performed and the lens group G1 is 1400 mm, if the lens group G1 is shifted 0.3 mm in the negative direction from the in-focus position, , the focus state at the center of this subject is almost the same, but the focus is 0 in the diagonal direction from the center of the subject.
.. At a position shifted by 2d, the distance to lens group G1 is 1.
Focus can be obtained at a distance of 120 mm. On the other hand, as shown in FIG. 21(b), if the lens group G1 is shifted 0.3 mm in the positive direction from the in-focus position, the in-focus state at the center of the subject remains almost the same, but At a position shifted by 0.2d diagonally from the center, a focused state is obtained at a position 1820 mm away from the lens group G1.

このような性質を利用することにより、合焦点検出を行
なう被写体領域の中心と、この中心から対角線方向にず
れた位置とを、同時に合焦状態とすることが可能となる
By utilizing such a property, it is possible to simultaneously bring into focus the center of the subject area for which in-focus point detection is to be performed and a position diagonally shifted from this center.

次に、このような−眼レフレックスカメラが合焦点の検
出を行なうときの動作シーケンスについて、第22図を
用いて説明する。
Next, the operation sequence when such a -eye reflex camera detects a focal point will be explained using FIG. 22.

ます、合焦点検出を行なう被写体領域を決定する(ステ
ップ5T2201)。例えば、ファーストレリーズかオ
ンされたときのファインダー304の中心部に相当する
被写体領域を合焦点検出を行なう被写体領域とすればよ
い。続いて、光電変換装置202をリセットする(ステ
ップ5T2202)。
First, a subject area for in-focus point detection is determined (step 5T2201). For example, the subject area corresponding to the center of the finder 304 when the first release is turned on may be used as the subject area for in-focus detection. Subsequently, the photoelectric conversion device 202 is reset (step 5T2202).

次に、映像信号を取り込む際の、受光部501を構成す
る各光電変換素子の積分時間を決定するための処理を行
なう。まず、ピークモニターを行なう。このピークモニ
ターは、合焦点検出を行なう被写体領域に対応する受光
部501の2つの画素ブロックの内、一方の画素ブロッ
クの画素セルS (i、 j)、 S (i+1. j
)、・・・、S(i十に、j)を用いて行なう。これら
の画素セルをそれぞれオンすると共にHシフトレジスタ
504をオンしくステップ5T2203) 、同時にタ
イマーをスタートさせ(ステップ5T2204) 、各
画素セルの出力値のうちのピーク値(最大値)をモニタ
ー回路204て逐次測定しつつ(ステップ5T22D6
) 、タイマーによる計時を行なう(ステップ5T22
05)。所定の時間が経過する前にピーク値が所定の値
に達したとき(モニターが終了したとき)は、読出し量
pの値を「1」に設定する。すなわち、合焦点検出を行
なう際に、水平方向の1ラインの画素セルについてのみ
、積分を行なうこととする。
Next, processing is performed to determine the integration time of each photoelectric conversion element constituting the light receiving section 501 when capturing a video signal. First, perform a peak monitor. This peak monitor uses pixel cells S (i, j), S (i+1.
), . . . , S(i, j). Turn on each of these pixel cells and turn on the H shift register 504 (step 5T2203), simultaneously start a timer (step 5T2204), and monitor the peak value (maximum value) of the output values of each pixel cell using the monitor circuit 204. While measuring sequentially (step 5T22D6
), time is measured by a timer (step 5T22).
05). When the peak value reaches a predetermined value before a predetermined time elapses (when monitoring ends), the value of the readout amount p is set to "1". That is, when performing in-focus point detection, integration is performed only for one line of pixel cells in the horizontal direction.

次に、映像信号の読出しを行なう。まず、■シフトレジ
スタ503によって、該当する1ラインの画素セルの出
力をアナログメモリ部502に取り込み(ステップ57
2208) 、続いて、これらのうち必要なもののみ(
すなわち、合焦点検出を行なう2つの画素ブロックの出
力のみ)をHシフトレジスタ504により読出す(ステ
ップ5T2209)。読み出された映像信号は、出力回
路505から出力され、フィルタ回路205で高周波成
分を除去された後に、A/D変換回路(図示せず)でA
/D変換卒れる(ステップ5T2210)。A/D変換
された映像信号は、照度補正、暗電流補正等(補正1)
を施された後(ステップ5T2211)、上述の相関演
算および補間演算を行なって撮影レンズ102の移動量
を算出する(ステップ5T2212.5T221B)。
Next, the video signal is read out. First, the shift register 503 imports the output of the pixel cells of one line into the analog memory section 502 (step 57).
2208), then only the necessary ones (
That is, only the outputs of the two pixel blocks for which in-focus point detection is to be performed) are read out by the H shift register 504 (step 5T2209). The read video signal is output from the output circuit 505, and after high frequency components are removed by the filter circuit 205, it is converted to an A/D converter (not shown).
/D conversion is completed (step 5T2210). The A/D converted video signal is subjected to illuminance correction, dark current correction, etc. (correction 1)
(Step 5T2211), the above-mentioned correlation calculation and interpolation calculation are performed to calculate the amount of movement of the photographing lens 102 (Steps 5T2212.5T221B).

続いて、合焦点を行なう被写体領域の受光部501内の
位置に起因する移動量の誤差を補正(補正2)する(ス
テップ5T2214)。
Subsequently, an error in the amount of movement caused by the position of the subject area to be focused in the light receiving unit 501 is corrected (correction 2) (step 5T2214).

その後、上述のようにして撮影レンズ102を移動させ
(ステップ5T2215)、合焦点検出を終了する。
Thereafter, the photographing lens 102 is moved as described above (step 5T2215), and in-focus point detection is completed.

一方、ステップ5T2205において、画素セルの出力
値が所定の値に達する前にタイマーがオーバーフローし
たときは、モニター値をA/D変換したのち(ステップ
5T2216)、読出し量pの値を演算により求める(
ステップ5T2217)。次に、映像信号の読出しを行
なう。
On the other hand, in step 5T2205, if the timer overflows before the output value of the pixel cell reaches a predetermined value, the monitor value is A/D converted (step 5T2216), and then the value of the readout amount p is calculated by calculation (
Step 5T2217). Next, the video signal is read out.

まず、■シフトレジスタ503によって、該当するライ
ンの画素セルの出力を、上述のようにして、ラインごと
に、順次アナログメモリ部502に取り込む(ステップ
5T2218)。続いて、アナログメモリ部502のト
ランジスタ702 (1)〜702(it)を同時にオ
ンすることにより、垂直方向の各記憶データ(映像信号
)の平均化を行なう。同様にして、各垂直ラインについ
て記憶データの平均化を行ない、これらのうち必要なも
ののみをHシフトレジスタ504により読出す(ステッ
プ5T2219)。その後、上記ステップ5T2210
以降を実行し、合焦点検出を終了する。
First, the outputs of the pixel cells of the corresponding line are sequentially taken into the analog memory section 502 line by line as described above by the shift register 503 (step 5T2218). Subsequently, by simultaneously turning on the transistors 702 (1) to 702 (it) of the analog memory section 502, each stored data (video signal) in the vertical direction is averaged. Similarly, the stored data is averaged for each vertical line, and only necessary data is read out by the H shift register 504 (step 5T2219). Then, step 5T2210 above
Execute the following steps to finish in-focus point detection.

このように、本実施例の合焦点検出装置を使用すること
により、回路規模を小さくし、且つ、処理を高速化する
ことが可能となる。さらに、外部からの制御も容易とな
るので、−眼レフレックスカメラ全体についての回路規
模の縮小を図ることも可能である。
In this way, by using the focused point detection device of this embodiment, it is possible to reduce the circuit scale and speed up the processing. Furthermore, since external control becomes easy, it is also possible to reduce the circuit scale of the entire -eye reflex camera.

なお、本実施例では、光電変換素子としてSiTを用い
たが、他の光電変換素子を使用してもよい。また、リニ
ア型のアクチュエータを用いたが、変位が最終的にリニ
アになるものであれば、どのようなアクチュエータを使
用してもよい。さらに、ラインセンサの出力を用いてを
相関演算や補間演算を行なうこととすれば、より高精度
の移動量の検出を行なうことが可能となる。加えて、マ
スクは、コントラストのある周期パターンを得ることの
できるものであれば、どのようなものであってもよい。
Note that although SiT was used as the photoelectric conversion element in this embodiment, other photoelectric conversion elements may be used. Furthermore, although a linear actuator is used, any actuator may be used as long as the displacement is ultimately linear. Furthermore, by performing correlation calculation or interpolation calculation using the output of the line sensor, it becomes possible to detect the amount of movement with higher accuracy. In addition, the mask may be of any type as long as it can provide a periodic pattern with contrast.

次に、本発明に係わる合焦点検出装置の第2の実施例に
ついて説明する。
Next, a second embodiment of the focused point detection device according to the present invention will be described.

本実施例に係わる合焦点検出装置では、■シフトレジス
タを、上記第1の実施例におけるHシフトレジスタ50
4と同様、ブロックを選択する第1のシフトレジスタと
、この第1のシフトレジスタによって選択されたブロッ
ク内の映像信号を順次読出す第2のシフトレジスタとに
よって構成した。
In the in-focus point detection device according to this embodiment, (1) the shift register is replaced with the H shift register 50 in the first embodiment.
4, it is constructed of a first shift register that selects a block and a second shift register that sequentially reads out video signals within the block selected by the first shift register.

第23図に、本実施例に係わるVシフトレジスタの構成
を示す。図において、HRIは上述の第1のシフトレジ
スタ、HR2は上述の第2のシフトレジスタ、BSRは
基本ブロック、SPはVRIにスタートパルスを入力す
る入力端子、VRI、Vl2はそれぞれHRI、HR2
に2種類のクロック信号を入力する入力端子、Cは第1
のシフトレジスタMARおよびHALのaカと第2のシ
フトレジスタ)IBRおよびHBLの出力とを接続する
配線の開閉を行なうための信号を入力する入力端子であ
る。
FIG. 23 shows the configuration of the V shift register according to this embodiment. In the figure, HRI is the above-mentioned first shift register, HR2 is the above-mentioned second shift register, BSR is a basic block, SP is an input terminal for inputting a start pulse to VRI, VRI and Vl2 are HRI and HR2, respectively.
C is the input terminal for inputting two types of clock signals to the
This is an input terminal for inputting a signal for opening and closing the wiring connecting the outputs of the second shift registers MAR and HAL to the outputs of the second shift registers IBR and HBL.

また、第23図に示したVシフトレジスタでは、各基本
ブロックBSHの出力は、受光部501の読出し信号入
力端子Vjに信号を与えるもの、アナログメモリ部50
2の読み込み制御線Mnに信号を与えるもの、および、
出力を行なわないものが、交互に並べられている。この
ような構成において、2クロツク分の長さのスタートパ
ルスをvSPから入力すると、第24図(a)に示した
ように、VlとMl、v2とM2、v3とM 3 、、
In addition, in the V shift register shown in FIG. 23, the output of each basic block BSH is one that provides a signal to the read signal input terminal Vj of the light receiving section 501, and one that provides a signal to the read signal input terminal Vj of the light receiving section 501, and one that supplies a signal to the analog memory section 50.
2, which gives a signal to the read control line Mn, and
Items that do not output are arranged alternately. In such a configuration, when a start pulse with a length of two clocks is input from vSP, as shown in FIG. 24(a), Vl and Ml, v2 and M2, v3 and M 3 , .
.

というように、受光部501の読出し信号入力端子とア
ナログメモリ11502の読み込み制御線Mnとが1組
づつ順次オンされる。したがって、受光部501から出
力される映像信号を、水平方向の1ライン分毎に、順次
アナログメモリ部502に記憶させていくことが可能と
なる。また、受光部501から出力される映像信号信号
の内、必要なもののみを、水平方向の1ライン分毎にア
ナログメモリ部502に記憶させたいときは、VSPか
ら入力するスタートパルスを2クロツク分の長さとする
のではなく、1クロツク分の長さのスタートパルスを、
適当なりロック数だけずらしてVSPから2個入力すれ
ばよい。例えば、第24図(b)に示したように、2個
のスタートパルスを3クロツクずらしてVSPから入力
すると、v2とMl、V3とM2、V 4 トM 3 
・h イウヨうに、順次オンされていく。
In this way, the read signal input terminal of the light receiving section 501 and the read control line Mn of the analog memory 11502 are turned on sequentially one set at a time. Therefore, it is possible to sequentially store the video signal output from the light receiving section 501 in the analog memory section 502 for each line in the horizontal direction. In addition, if you want to store only the necessary video signals output from the light receiving section 501 in the analog memory section 502 for each line in the horizontal direction, the start pulse input from the VSP should be changed for two clocks. Instead of using a start pulse with a length of 1 clock,
It is sufficient to shift the number of locks by an appropriate number of locks and input two from the VSP. For example, as shown in FIG. 24(b), if two start pulses are shifted by 3 clocks and input from VSP, v2 and M1, V3 and M2, V4 and M3
・H is turned on one after another.

このようしてVシフトレジスタを構成することは、ブロ
ックで指定された領域の全ての映像信号を取り込む場合
に非常に有効であり、電気回路やメモリの規模を小さく
し、高速処理を可能にするだけでなく、■シフトレジス
タを作動させるための制御信号を単純化することができ
る。
Configuring the V shift register in this way is very effective when capturing all the video signals in the area specified by the block, reducing the size of the electric circuit and memory and enabling high-speed processing. In addition, ① the control signal for operating the shift register can be simplified.

次に、本発明に係わる合焦点検出装置の第3の実施例に
ついて説明する。本実施例では、合焦点を検出する方法
として、いわゆる山登り方式を採用した。
Next, a third embodiment of the focused point detection device according to the present invention will be described. In this embodiment, a so-called hill-climbing method is adopted as a method for detecting a focused point.

第25図は、本実施例に係わる合焦点検出装置の構成を
概略的に示すブロック図である。図において、102は
撮影レンズ、202は光電変換装置、205はフィルタ
回路であり、それぞれ、上記第1の実施例の撮影レンズ
102、光電変換装!202、フィルタ回路205と同
様の構成を有する。また、2604は制御回路、260
5はアクチュエータである。なお、光電変換装置202
のVシフトレジスタは、上記12の実施例で示したよう
な構成であってもよい。
FIG. 25 is a block diagram schematically showing the configuration of a focused point detection device according to this embodiment. In the figure, 102 is a photographing lens, 202 is a photoelectric conversion device, and 205 is a filter circuit, respectively. 202 and has the same configuration as the filter circuit 205. Further, 2604 is a control circuit, 260
5 is an actuator. Note that the photoelectric conversion device 202
The V shift register may have a configuration as shown in the twelfth embodiment above.

かかる構成において、被写体からの光束は、撮影レンズ
102により、光電変換装置202の受光面に結像され
、光電変換される。光電変換装置202の出力は、フィ
ルタ回路205によって特定の周波数のみ抜き出され、
制御回路2604に入力される。制御回路2604は、
アクチュエータ2605を駆動させて撮影レンズ102
の位置を移動させながら、その都度光電変換装置202
の出力を取り込み、この出力値が最大となるような撮影
レンズ102の位置を探し出す。すなわち、光電変換装
置202の出力値が最大となるときに、合焦状態か得ら
れる。
In this configuration, the light beam from the subject is imaged by the photographing lens 102 on the light receiving surface of the photoelectric conversion device 202, and is photoelectrically converted. The output of the photoelectric conversion device 202 is extracted only at a specific frequency by a filter circuit 205.
It is input to control circuit 2604. The control circuit 2604 is
By driving the actuator 2605, the photographing lens 102
While moving the position of the photoelectric conversion device 202
The position of the photographing lens 102 where this output value is maximized is searched. That is, a focused state is obtained when the output value of the photoelectric conversion device 202 becomes maximum.

第26図に、撮影レンズ102の位置と光電変換装置2
02の出力値との関係を示す。図に示したように、両者
の関係は滑らかな曲線となるので、光電変換装置202
の出力値が増加する方向へ撮影レンズ102を移動させ
ていき、検出した光電変換装置202の出力値が減少し
たときに、前回検出した最大値を与える位置まで撮影レ
ンズ102を戻せばよい。
FIG. 26 shows the position of the photographing lens 102 and the photoelectric conversion device 2.
The relationship with the output value of 02 is shown. As shown in the figure, since the relationship between the two forms a smooth curve, the photoelectric conversion device 202
It is sufficient to move the photographing lens 102 in the direction in which the output value increases, and when the detected output value of the photoelectric conversion device 202 decreases, the photographing lens 102 is returned to the position that gives the previously detected maximum value.

本実施例ような方法により合焦点の検出を行なう場合は
、光電変換装置202の同一の画素セルブロックの出力
のみを繰り返し読出すので、■シフトレジスタ503は
所定の走査線をオンにした状態で固定し、Hシフトレジ
スタ504のみを動作させて映像信号の読出しを行なう
。すなわち、■シフトレジスタ503のリセットは行わ
ず、受先部501、アナログメモリ部502およびHシ
フトレジスタ504をリセットし、Hシフトレジスタ5
04を動作させて映像信号を読出せばよい。
When detecting a focused point using the method of this embodiment, only the output of the same pixel cell block of the photoelectric conversion device 202 is read out repeatedly, so ■ The shift register 503 is set with a predetermined scanning line turned on. It is fixed and only the H shift register 504 is operated to read out the video signal. In other words, (1) the shift register 503 is not reset, the receiving section 501, the analog memory section 502, and the H shift register 504 are reset, and the H shift register 503 is reset.
04 to read out the video signal.

このように、本実施例の合焦点検出装置によれば、■シ
フトレジスタ503は所定の状態で固定し、Hシフトレ
ジスタ504のみを動作させて映像信号を読出すことが
できるので、合焦点を検出するまでの処理時間を短くす
ることが可能となる。
As described above, according to the in-focus point detection device of this embodiment, (1) the shift register 503 is fixed in a predetermined state and the video signal can be read out by operating only the H shift register 504; It becomes possible to shorten the processing time until detection.

[発明の効果コ 以上詳細に説明したように、本発明によれば、電気回路
やメモリの規模か小さく、且つ、処理を高速化すること
が可能な合焦点検出装置、すなわち、低コストで高性能
の合焦点検出装置を提供することができる。
[Effects of the Invention] As explained in detail above, the present invention provides a focused point detection device that has a small electric circuit and memory and can speed up processing, that is, a low-cost and high-performance focusing point detection device. It is possible to provide a focused point detection device with high performance.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の合焦点検出装置を搭載した一眼レフレ
ックスカメラの電気回路系の構成を概略的に示すブロッ
ク図、第2図は第1図に示した一眼レフレックスカメラ
の構成の1実施例を示すブロック図、第3図は第2図に
示した一眼レフレックスカメラの光学系の構成を示す概
略的概念図、第4図は撮影レンズ、コンデンサレンズお
よびAF光学系の光学的な関係を示す概念図、第5図は
光電変換装置202の内部の構成を概略的に示すブロッ
ク図、第6図(a)は受光部の画素セルの構成を示す電
気回路図、第6図(b)はSiTの光電変換特性を示す
グラフ、第7図はアナログメモリ部の構成を示す電気回
路図、第8図(a)はVシフトレジスタの構成を示す概
念図、第8図(b)および第8図(C)はVシフトレジ
スタの動作を説明するためのタイミングチャート、第9
図(a)はVシフトレジスタの基本ブロックの構成を示
す電気回路図、第9図(b)はVシフトレジスタの基本
ブロックの動作時のタイミングチャート、第10図はH
シフトレジスタの構成を示す概念図、第11図は光電変
換装置の2つのブロックで読み出された被写体像の映像
信号の関係を示すグラフ、第12図は補間演算を説明す
るだめのグラフ、第13図は位置検出回路の構成を示す
概念図、第14図(a)はラインセンサを構成する受光
部の構成を示す電気回路図、第14図(b)はSiTの
光電変換特性を示すグラフ、第15図はミラーおよびマ
スクで反射する光の光量分布の変化の様子を示す概念図
、第16図はラインセンサ全体の構成を示す電気回路図
、第17図は位置検出回路の動作シーケンスを示すフロ
ーチャート、第18図はミラーおよびマスクが移動した
ときの受光部の各出力値の変化を示す概念図、第19図
は撮影レンズの概略的構成図、第20図は合焦点検出を
行なう被写体領域の位置のずれを説明するための概念図
、第21図(a)および第21図(b)は撮影レンズの
所定のレンズ群を合焦位置からずらしたときの合焦点の
状態を説明するための概念図、第22図は合焦点の検出
を行なうときの動作シーケンスを示すフローチャート、
第23図は本発明の実施例に係わるVシフトレジスタの
構成を示す概念図、第24図は第23図に示したVシフ
トレジスタの動作を説明するためのタイミングチャート
、第25図は本発明の第3の実施例に係わる合焦点検出
装置の構成を概略的に示すブロック図、第26図は撮影
レンズの位置と光電変換装置の出力値との関係を示すグ
ラフである。 101・・・合焦点検出回路、102・・・撮影レンズ
、103・・・位置検出回路、104・・・駆動制御回
路、201・・・AF光学系、202・・・光電変換装
置、203・・・AF制御回路203.204・・・モ
ニター回路、205・・・フィルタ回路、206・・・
発光素子、207・・・光電変換装置、501・・・受
光部、502・・・アナログメモリ部、503・・・V
シフトレジスタ、504・・・Hシフトレジスタ、50
5・・・出力回路、506・・・制御回路 出願人代理人 弁理士 坪井 淳 第 図(a) 第 図 第 図(b) 第 図 第 図 第 図 第 図 第 図(a) 第 図(b) MI M2 M3M4−−−−V7 V7+1−第 図(b) 出力 リセット スタート (a) 第 第 図 第12図 図 第13図 (a) I (b) 第14図 面素 li葉 1jl (a) (b) (c) 第15図 第17図 第19図 第20図 第18 図 ■VFc+(G 1:A−0,3mm )(a) (b) 1R21図 h4+  VI  M2 V2 第24図(a) M+  VI 2 V2 第24図(b) 第25図 第26図 手続補正書 平5 年2.桑、−% 特許庁長官  植 松   敏  殿 1、事件の表示 特願平2−164562号 2o発明の名称 合焦点検出装置 3、補正をする者 事件との関係  特許出願人 (037)  オリンパス光学工業株式会社4、代理人 東京都千代田区霞が関3丁目7番2号 〒100  電話 03 (502)3181 (大代
表)(6881)  弁理士  坪  井     淳
5、自発補正 76補正の内容 (1)明細書の第2頁第6行目〜第16行目に「従来、
合焦点検出装置としては、例えば、瞳分割した2つの被
写体像を光電変換装置を用いて検出し、検出した2つの
被写体像の位相差から合焦点を得る装置が知られている
。また、このような合焦点検出装置において、光電変換
装置としてエリアセンサを用いたものが知られている。 光電変換装置としてエリアセンサを用いた合焦点検出装
置においては、通常、このエリアセンサを構成する各光
電変換素子の出力(映像信号)の内、任意の領域の映像
信号のみを抜き出して、合焦点の検出に使用する。」と
あるを、「従来、合焦点検出装置としては、例えば、瞳
分割した2つの被写体像をラインセンサを有する光電変
換装置を用いて検出し、検出した2つの被写体像の位相
差から合焦点を得る装置が知られている。また、最近、
上記ラインセンサを組み合わせて、広い範囲に亘って測
距することが行われている。このような上記ラインセン
サの組み合わせを用いずにエリアセンサを用い、このエ
リアセンサを構成する各光電変換素子の出力(映像信号
)の内、任意の領域の映像信号のみを抜き出して、合焦
点の検出に使用することか考えられる。」と訂正する。 (2)明細書の第21頁第7行目〜第9行目に、「規格
値演算とは、上述の相関演算で求めた相関演算値をコン
トラスト値で割った値(規格値)を求めるものである。 」とあるを、「規格値演算とは、相関演算の信頼性を求
める演算であり、ここでは、上述の相関演算で求めた相
関演算値で割った値(規格値)を求めることにより行な
う。」と訂正する。 (3)明細書の第21頁第12行目に「縦軸は相関演算
値の規格値」とあるを、「縦軸は相関演算値」と訂正す
る。 (4)明細書の第21頁第13行目に「Mは規格値が最
小となる点を示し、」とあるを、「Mは相関演算値が最
小となる点を示し、」と訂正する。 (5)明細書の第21頁第16行目に「規格値が大きい
方」とあるを、「相関演算値が大きい方」と訂正する。 (6)明細書の第21頁第17行目に「規格値が小さい
方」とあるを、「相開演算値が小さい方」と訂正する。 (7)明細書の第34頁第5行目にr周期パターン」と
あるを・、「非周期パターン」と訂正する。 出願人代理人 弁理士 坪井 淳 手 続 補正書動式) %式% 補正の内容 明細書の第4 0頁第9行目ないし第1 0行目に
FIG. 1 is a block diagram schematically showing the configuration of an electric circuit system of a single-lens reflex camera equipped with the in-focus point detection device of the present invention, and FIG. 2 is a block diagram of the configuration of the single-lens reflex camera shown in FIG. 1. FIG. 3 is a schematic diagram showing the configuration of the optical system of the single-lens reflex camera shown in FIG. 2. FIG. 5 is a block diagram schematically showing the internal configuration of the photoelectric conversion device 202, FIG. 6(a) is an electric circuit diagram showing the configuration of the pixel cell of the light receiving section, b) is a graph showing the photoelectric conversion characteristics of SiT, FIG. 7 is an electric circuit diagram showing the configuration of the analog memory section, FIG. 8(a) is a conceptual diagram showing the configuration of the V shift register, and FIG. 8(b) and FIG. 8(C) is a timing chart for explaining the operation of the V shift register.
Figure (a) is an electric circuit diagram showing the configuration of the basic block of the V shift register, Figure 9 (b) is a timing chart of the operation of the basic block of the V shift register, and Figure 10 is the H
Fig. 11 is a conceptual diagram showing the configuration of the shift register; Fig. 11 is a graph showing the relationship between the video signals of the subject image read out by the two blocks of the photoelectric conversion device; Fig. 12 is a graph for explaining the interpolation calculation; FIG. 13 is a conceptual diagram showing the configuration of the position detection circuit, FIG. 14(a) is an electric circuit diagram showing the configuration of the light receiving part that constitutes the line sensor, and FIG. 14(b) is a graph showing the photoelectric conversion characteristics of SiT. , Fig. 15 is a conceptual diagram showing how the distribution of light quantity reflected by the mirror and mask changes, Fig. 16 is an electrical circuit diagram showing the overall configuration of the line sensor, and Fig. 17 shows the operation sequence of the position detection circuit. 18 is a conceptual diagram showing changes in each output value of the light receiving section when the mirror and mask move, FIG. 19 is a schematic diagram of the configuration of the photographing lens, and FIG. 20 shows the subject for which focal point detection is performed. 21(a) and 21(b), which are conceptual diagrams for explaining the displacement of the position of the area, explain the state of the in-focus point when a predetermined lens group of the photographing lens is shifted from the in-focus position. 22 is a flowchart showing the operation sequence when detecting a focused point,
FIG. 23 is a conceptual diagram showing the configuration of the V shift register according to the embodiment of the present invention, FIG. 24 is a timing chart for explaining the operation of the V shift register shown in FIG. 23, and FIG. 25 is the invention of the present invention. FIG. 26 is a block diagram schematically showing the configuration of the in-focus point detection device according to the third embodiment, and FIG. 26 is a graph showing the relationship between the position of the photographing lens and the output value of the photoelectric conversion device. DESCRIPTION OF SYMBOLS 101...Focal point detection circuit, 102... Photographic lens, 103... Position detection circuit, 104... Drive control circuit, 201... AF optical system, 202... Photoelectric conversion device, 203... ...AF control circuit 203.204...Monitor circuit, 205...Filter circuit, 206...
Light emitting element, 207... Photoelectric conversion device, 501... Light receiving section, 502... Analog memory section, 503... V
Shift register, 504...H shift register, 50
5... Output circuit, 506... Control circuit Applicant's agent Patent attorney Jun Tsuboi Figure (a) Figure (b) Figure (a) Figure (b) ) MI M2 M3M4---V7 V7+1-Figure (b) Output reset start (a) Figure Figure 12 Figure 13 (a) I (b) Figure 14 element li leaf 1jl (a) ( b) (c) Figure 15 Figure 17 Figure 19 Figure 20 Figure 18 ■VFc+ (G 1: A-0,3mm) (a) (b) 1R21 Figure h4+ VI M2 V2 Figure 24 (a) M+ VI 2 V2 Figure 24 (b) Figure 25 Figure 26 Procedural Amendment 1995 2. Mulberry, -% Director General of the Patent Office Satoshi Uematsu 1, Indication of the case Patent Application No. 164562/1999 2o Name of the invention In-focus point detection device 3, Person making the correction Relationship to the case Patent applicant (037) Olympus Optical Industry Co., Ltd. 4, Agent: 3-7-2 Kasumigaseki, Chiyoda-ku, Tokyo 100 Telephone: 03 (502) 3181 (Main Representative) (6881) Patent Attorney: Jun Tsuboi 5, Contents of Voluntary Amendment 76 Amendment (1) Specification On page 2, lines 6 to 16, it says “Conventionally,
As a focused point detection device, for example, a device that detects two pupil-divided subject images using a photoelectric conversion device and obtains a focused point from a phase difference between the two detected subject images is known. Further, in such a focused point detection device, one using an area sensor as a photoelectric conversion device is known. In a focused point detection device that uses an area sensor as a photoelectric conversion device, usually only the video signal of a given region is extracted from the output (video signal) of each photoelectric conversion element that makes up the area sensor, and the focused point is detected by extracting only the video signal of an arbitrary region. used for detection. "Conventionally, as a focused point detection device, for example, two pupil-divided subject images are detected using a photoelectric conversion device having a line sensor, and the focused point is determined from the phase difference between the two detected subject images." There are known devices for obtaining
Distance measurement over a wide range is performed by combining the above-mentioned line sensors. Instead of using such a combination of the above-mentioned line sensors, an area sensor is used, and only the video signal of an arbitrary region is extracted from the output (video signal) of each photoelectric conversion element that makes up this area sensor, and the in-focus point is It may be used for detection. ” he corrected. (2) On page 21, lines 7 to 9 of the specification, it is stated that ``Standard value calculation is the calculation of the value (standard value) obtained by dividing the correlation calculation value obtained by the above correlation calculation by the contrast value. "The standard value calculation is a calculation to determine the reliability of the correlation calculation. Here, we calculate the value (standard value) divided by the correlation calculation value obtained by the above correlation calculation. I will do it by doing this.'' (3) In the 12th line of page 21 of the specification, the statement ``The vertical axis is the standard value of the correlation calculation value'' is corrected to ``The vertical axis is the correlation calculation value.'' (4) In the 13th line of page 21 of the specification, the statement "M indicates the point where the standard value is the minimum," is corrected to "M indicates the point where the correlation calculation value is the minimum." . (5) On page 21, line 16 of the specification, the phrase "the one with the larger standard value" is corrected to "the one with the larger correlation calculation value." (6) On page 21, line 17 of the specification, the phrase "the one with the smaller standard value" is corrected to "the one with the smaller phase open calculation value." (7) On page 34, line 5 of the specification, the phrase "r periodic pattern" is corrected to "aperiodic pattern." Atsushi Tsuboi, Patent Attorney, Applicant (Procedural Amendment Written Form) % Formula % On page 40, line 9 to line 10 of the statement of contents of the amendment

Claims (1)

【特許請求の範囲】 被写体からの光束を結像させる結像光学系と、上記結像
光学系によって結像された被写体像を光電変換する光電
変換手段と、 上記光電変換手段による光電変換信号に基づいて上記結
像光学系の合焦点を検出する合焦点検出手段と、 を具備する合焦点検出装置において、 上記光電変換手段は、 各画素毎に光電変換信号を出力する複数の光電変換素子
と、 上記光電変換素子の出力のそれぞれを一時的に記憶する
複数のアナログメモリと、 上記光電変換素子の読出しと、この読出した光電変換信
号を上記アナログメモリにラッチさせるシフトレジスタ
と、 を具備することを特徴とする合焦点検出装置。
[Scope of Claims] An imaging optical system that forms an image of a luminous flux from a subject, a photoelectric conversion means that photoelectrically converts the subject image formed by the imaging optical system, and a photoelectric conversion signal by the photoelectric conversion means. In the focused point detection device, the photoelectric conversion means includes a plurality of photoelectric conversion elements that output a photoelectric conversion signal for each pixel. , a plurality of analog memories that temporarily store outputs of the photoelectric conversion elements, and a shift register that reads out the photoelectric conversion elements and latches the read photoelectric conversion signals in the analog memory. A focused point detection device characterized by:
JP02164562A 1990-06-22 1990-06-22 Photoelectric conversion device Expired - Fee Related JP3076054B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP02164562A JP3076054B2 (en) 1990-06-22 1990-06-22 Photoelectric conversion device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02164562A JP3076054B2 (en) 1990-06-22 1990-06-22 Photoelectric conversion device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP29536898A Division JP3302328B2 (en) 1998-10-16 1998-10-16 Focus detection device

Publications (2)

Publication Number Publication Date
JPH0454775A true JPH0454775A (en) 1992-02-21
JP3076054B2 JP3076054B2 (en) 2000-08-14

Family

ID=15795525

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02164562A Expired - Fee Related JP3076054B2 (en) 1990-06-22 1990-06-22 Photoelectric conversion device

Country Status (1)

Country Link
JP (1) JP3076054B2 (en)

Also Published As

Publication number Publication date
JP3076054B2 (en) 2000-08-14

Similar Documents

Publication Publication Date Title
CN102687499B (en) Image capturing apparatus
JP5247663B2 (en) Imaging device
USRE44499E1 (en) Focus detection apparatus, method of driving the same and camera system
US20060228098A1 (en) Focus detection apparatus and signal processing method for focus detection
US7423685B2 (en) Image-taking apparatus with first control method in which focus lens is driven based upon signal from image-pickup device and second control method in which focus lens is driven based on signal representing object distance
JP2006251065A (en) Hybrid af camera
US6360059B1 (en) Focus detector
JPH11122517A (en) Image pickup device and storage medium read by computer
JPH05181057A (en) Automatic focusing device
JP2002213946A (en) Method and device for outputting image signal, range finder, and image pick-up device
US4959726A (en) Automatic focusing adjusting device
JPH0454775A (en) Focusing detecting device
JP2001033687A (en) Focus detecting device
JP3302328B2 (en) Focus detection device
JPH04127108A (en) Focusing point detection device
JP2959059B2 (en) Photometric device
JP2579159B2 (en) Imaging device
JP2004191630A (en) Imaging apparatus
JPH01288820A (en) Automatic focus adjustor
JP2016024392A (en) Imaging apparatus and focus calibration method for the same, and program
JP3344191B2 (en) Camera ranging device
JP2015033067A (en) Imaging apparatus, processing unit and program
JP2013148917A (en) Imaging apparatus and method for processing image
JPH10161010A (en) Range-finding device for camera and camera using it
JP4208887B2 (en) Focus detection apparatus and signal processing method

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080609

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090609

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees