JPH0453158B2 - - Google Patents

Info

Publication number
JPH0453158B2
JPH0453158B2 JP59179349A JP17934984A JPH0453158B2 JP H0453158 B2 JPH0453158 B2 JP H0453158B2 JP 59179349 A JP59179349 A JP 59179349A JP 17934984 A JP17934984 A JP 17934984A JP H0453158 B2 JPH0453158 B2 JP H0453158B2
Authority
JP
Japan
Prior art keywords
signal
circuit
calling signal
output
calling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59179349A
Other languages
Japanese (ja)
Other versions
JPS6158395A (en
Inventor
Hirohiko Yamamoto
Kenichi Ogawa
Masato Fujisawa
Tetsuaki Sumida
Hiromichi Takimoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Fujitsu Kyushu Communication Systems Ltd
Original Assignee
Fujitsu Ltd
Fujitsu Kyushu Communication Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Fujitsu Kyushu Communication Systems Ltd filed Critical Fujitsu Ltd
Priority to JP17934984A priority Critical patent/JPS6158395A/en
Publication of JPS6158395A publication Critical patent/JPS6158395A/en
Publication of JPH0453158B2 publication Critical patent/JPH0453158B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04MTELEPHONIC COMMUNICATION
    • H04M7/00Arrangements for interconnection between switching centres
    • H04M7/0096Trunk circuits

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は局線からの着信を呼出信号により判別
して検出する着信検出方法に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an incoming call detection method for determining and detecting incoming calls from a central office line based on a ringing signal.

近年、局線トランク等インタフエース回路の
ICパツケージ化が進められており、このため呼
出信号検出回路の小型化が要望される。
In recent years, interface circuits such as central office line trunks have
As IC packaging is progressing, there is a demand for smaller calling signal detection circuits.

第14図は、この種呼出信号検出回路を含む局
線トランクの概略的な構成を示すブロツク回路図
である。同図において、局線トランク(TK)1
32は構内交換機(PBX)131内に設けられ
ており、電話局(CO)130からの局線MWと
構内交換機131とのインタフエース回路をなし
ている。局線トランク132は、呼出信号検出回
路(R)137、ループ監視回路(M)136、及びハイ
ブリツド回路(HYB)135を備えている。2
線式の通話線l1に設けられたスイツチA0はダイヤ
ルパルス送出用であり、スイツチB0はループ作
成用である。ハイブリツド回路135は2線−4
線変換回路であつて、2線式の双方向通話線l1
の信号を2線の通話線l2を介して交換スイツチ1
33に送信し、交換スイツチ133からの信号を
2線の通話線l3を介して通話線l1に引き渡す。
FIG. 14 is a block circuit diagram showing a schematic configuration of a central office line trunk including this type of paging signal detection circuit. In the same figure, central office trunk (TK) 1
32 is provided in the private branch exchange (PBX) 131 and forms an interface circuit between the central office line MW from the central office (CO) 130 and the private branch exchange 131. The office line trunk 132 includes a ringing signal detection circuit (R) 137, a loop monitoring circuit (M) 136, and a hybrid circuit (HYB) 135. 2
Switch A 0 provided on the wire-type communication line l 1 is for sending dial pulses, and switch B 0 is for creating a loop. Hybrid circuit 135 has 2 wires -4
It is a line conversion circuit that converts the signal on the two-wire bidirectional communication line L1 to the exchange switch 1 via the two-wire communication line L2 .
33, and the signal from exchange switch 133 is transferred to the communication line l1 via the two-wire communication line l3 .

通例、局交換機130に構内交換機131が接
続される場合には、一般加入者と同様のインタフ
エースをとるため、電話局130から機内交換機
131に対して着信呼を扱う場合には、局130
より該当の局線MWへ呼出信号を送出する。交換
機131側のトランク回路132の呼出信号検出
回路(R)137はこの呼出信号を検出して信号線
l4、走査回路(SCN)139を介して中央制御装
置(CC)140にその旨通知する。中央制御装
置140は信号線l4からの呼出信号の検出により
交換機131内の交換台、内線加入者等へ着信処
理を行なう。交換台、内線加入者等の応答後は信
号線l5,l6を介てレリレー駆動信号を通話へと通
常の交換動作へ移行すべく、信号分配回路(SD)
138、信号線l5,l6を介してリレーを駆動し、
スイツチA0、スイツチB0を切換える。ループ監
視回路(L)136は通話線l1に直流ループが形成さ
れているか否かを監視し、そのループ形成状態を
信号線l8、走査回線139を介して中央制御装置
140に送ることで、局線側の呼の断続等を検出
する。
Normally, when a private branch exchange 131 is connected to the central office exchange 130, an interface similar to that of a general subscriber is used.
A paging signal is then sent to the corresponding station line MW. The ringing signal detection circuit (R) 137 of the trunk circuit 132 on the exchange 131 side detects this ringing signal and connects the signal line.
l 4 , and notifies the central controller (CC) 140 via the scanning circuit (SCN) 139. The central control unit 140 detects a paging signal from the signal line l4 and performs incoming call processing to a switchboard in the exchange 131, an extension subscriber, etc. After the switchboard, extension subscriber, etc. respond, the signal distribution circuit (SD) transfers the relay drive signal to a call and normal switching operation via signal lines L5 and L6 .
138, drive the relay through signal lines l 5 and l 6 ,
Switch switch A 0 and switch B 0 . The loop monitoring circuit (L) 136 monitors whether or not a DC loop is formed on the communication line l1 , and sends the loop formation status to the central control unit 140 via the signal line l8 and the scanning line 139. , to detect call interruptions, etc. on the central office line side.

加入者電話機TELから電話局130に対して
発呼をする場合は、オフフツク動作により中央制
御装置140が例えば加入者回路(LNC)13
4を介してその発呼を検出し、受信ダイヤルによ
り、局線発着呼であることを知るとスイツチA0
B0を閉じ、次いで呼出相手のダイヤル信号は中
央制御装置140の制御によりスイツチA0のオ
ンとオフを繰返すことにより呼出相手に送出され
る。例えば中央制御装置140はメモリ(M)141
等のプログラム制御によるかかる交換システムの
着信制御を、呼出信号検出回路137にて呼出し
信号によるレベル変動を検出して行なうことにな
るが、以下従来の着信検出方法を具体的に説明す
る。
When a call is made to the central office 130 from the subscriber telephone TEL, the central control unit 140 uses an off-hook operation to call the subscriber circuit (LNC) 13, for example.
When the call is detected through the switch A 0 , and the incoming call is detected by the receiving dial, the switch A 0 is activated.
B 0 is closed, and then the called party's dialing signal is sent to the called party by repeatedly turning switch A 0 on and off under the control of central controller 140. For example, the central controller 140 has a memory (M) 141
Incoming call control in such an exchange system under program control is performed by detecting level fluctuations due to the calling signal in the calling signal detection circuit 137.The conventional incoming call detection method will be specifically explained below.

〔従来の技術〕[Conventional technology]

第15図に従来の呼出信号検出回路の一例を示
す。第16図は第15図の従来回路の動作を説明
するための波形図である。第15図及び第16図
において、局線MWから、第16図Aに示すよう
な低周波の呼出信号Aが送られてくると、フオト
カプラP1は呼出信号の正電位部分を検出し、フ
オトカプラP2は呼出信号の負電位部分を検出す
る。ところが、呼出信号の零交差近傍Z0,Z1
Z2,…では電圧が低くすぎるので、フオトカプラ
P1,P2はこの部分の正電圧、負電圧を検出する
ことができず不感動となる。このため、フオトカ
プラP1及びP2の出力Bには第16図Bに示すよ
うな、櫛形の波形が得られる。第16図Bにおい
て、0Vの部分はフオトカプラP1又はP2が感動し
て導通した期間、+5Vの部分はフオトカプラP1
びP2が共に不感動で導通していない期間を示し
ている。
FIG. 15 shows an example of a conventional calling signal detection circuit. FIG. 16 is a waveform diagram for explaining the operation of the conventional circuit shown in FIG. 15. 15 and 16, when a low frequency calling signal A as shown in FIG. 16A is sent from the office line MW, the photocoupler P1 detects the positive potential part of the calling signal and the photocoupler P1 detects the positive potential part of the calling signal. P2 detects the negative potential portion of the ringing signal. However, near the zero crossings of the calling signal Z 0 , Z 1 ,
Since the voltage is too low at Z 2 ,..., the photocoupler
P 1 and P 2 cannot detect the positive voltage or negative voltage in this part and are undetectable. Therefore, a comb-shaped waveform as shown in FIG. 16B is obtained at the output B of the photocouplers P1 and P2 . In FIG. 16B, a 0V portion indicates a period in which the photocoupler P 1 or P 2 is moved and conductive, and a +5V portion indicates a period in which both photocouplers P 1 and P 2 are not moved and conductive.

従来は、第16図Bに示した波形を、抵抗R及
びコンデンサCからなる積分回路によつて積分し
てその出力Cに第16図Cに示す如き波形を得て
いた。そして、中央制御装置140は呼出信号検
出回路R0の出力を定期的に走査し、出力電圧が
所定のしきい値以下であれば呼出信号を検出した
とみなしていた。第16図Dは呼出信号を走査回
路139を介して“1”,“0”情報の検出信号と
して示しており、“0”のときに呼出信号が検出
されており、“1”のときには呼出信号は不検出
である。
Conventionally, the waveform shown in FIG. 16B was integrated by an integrating circuit consisting of a resistor R and a capacitor C, and the output C had a waveform as shown in FIG. 16C. The central control unit 140 periodically scans the output of the calling signal detection circuit R 0 and considers that a calling signal has been detected if the output voltage is below a predetermined threshold. FIG. 16D shows the calling signal as a detection signal of "1" and "0" information through the scanning circuit 139. When it is "0", the calling signal is detected, and when it is "1", the calling signal is detected. No signal detected.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上述した如く、従来の呼出信号検出回路R0
は、積分用のコンデンサCが含まれている。しか
し呼出信号の周波数は一般に低いので(例えば国
内では16Hz)、積分回路の時定数を大きくする必
要があり、このためコンデンサCの容量を比較的
大きくしなければならない。このように大容量の
コンデンサはその寸法が大きく、局線トランクの
ICパツケージの障害となつている。また、呼出
し信号の周波数が変更になつた場合、時定数も変
更しなければならず、このためにコンデンサを取
替えなければならなくなるという問題もある。
As mentioned above, the conventional calling signal detection circuit R0 includes an integrating capacitor C. However, since the frequency of the calling signal is generally low (for example, 16 Hz in Japan), the time constant of the integrating circuit must be large, and therefore the capacitance of the capacitor C must be relatively large. These large capacity capacitors are large in size and can be used in central office trunks.
This is an obstacle for IC package. Furthermore, when the frequency of the calling signal is changed, the time constant must also be changed, which causes the problem that the capacitor must be replaced.

〔問題点を解決するための手段〕[Means for solving problems]

本発明は、上述の従来回路における問題にかん
がみ、呼出信号検出回路の中から積分回路を除去
し、それに替えて電圧検出素子の出力電圧を定期
的にサンプリングし、一定期内のサンプリング中
変化のあつた所定レベルの検出回数の割合により
呼出信号の着信があつたと判断することで、呼出
信号検出回路におけるコンデンサの使用を不必要
にし、それにより回路規換を縮小化して局線トラ
ンクのICパツケージ化を容易にするとともに、
呼出信号の周波数が変更になつてもハードウエア
を変更する必要のない呼出信号検出回路を提供す
るものである。
In view of the above-mentioned problems in the conventional circuit, the present invention removes the integrating circuit from the ringing signal detection circuit, samples the output voltage of the voltage detection element periodically in its place, and prevents changes during sampling within a fixed period. By determining that a ringing signal has arrived based on the ratio of the number of detections at a predetermined level, the use of a capacitor in the ringing signal detection circuit becomes unnecessary, thereby reducing the circuit requirements and improving the IC package of the central office line trunk. In addition to making it easier to
To provide a calling signal detection circuit that does not require changing hardware even if the frequency of the calling signal changes.

第1図は、本発明の概要を説明するためのシス
テムの概略構成である。交換制御上の動作として
は、第14図と異なるものではないが、分散制御
の例で示してある。局交換機COと構内交換機の
交換スイツチ(NW)111間に局線インタフエ
ース用のトランク回路100が設けられ、局線か
らの呼出し信号は、このトランク回路100内の
呼出信号検出回路(R1)108にて検知され走
査回路107を介して制御装置(CPU)104
にて識認される。呼出信号検出回路108は単に
電圧変化を検出するだけの構成にして、本発明で
は、制御装置104にて短かい周期にて、信号レ
ベルの変化を検出し、一定期間内のその変化の割
合によつて、着信があつたか否かを検出するよう
にしたものである。本例では、この信号レベルの
割合を制御装置のプログラム制御による例である
が、呼出信号検出回路内に簡単な多数決回路を設
けて検知してもよい。尚、本発明の検出方法は、
第13図の中央制御装置において、行つてもよい
が、呼出信号を検出するためのサンプリング処理
が加わるためその他の交換制御上の処理を圧迫す
ることになる。従つて分散制御における各トラン
クパツケージ内の制御装置にて処理する様にする
方が最適である。
FIG. 1 is a schematic configuration of a system for explaining the outline of the present invention. Although the exchange control operation is not different from that shown in FIG. 14, it is shown as an example of distributed control. A trunk circuit 100 for a central office line interface is provided between the central office exchange CO and the exchange switch ( NW ) 111 of the private branch exchange. 108 and is detected by the control unit (CPU) 104 via the scanning circuit 107.
It is recognized by The ringing signal detection circuit 108 is configured to simply detect voltage changes, and in the present invention, the control device 104 detects changes in the signal level in short cycles, and calculates the rate of change within a certain period of time. Therefore, it is designed to detect whether or not there is an incoming call. In this example, the signal level ratio is determined by program control of the control device, but it may also be detected by providing a simple majority circuit within the calling signal detection circuit. Furthermore, the detection method of the present invention is as follows:
Although this may be done in the central control unit of FIG. 13, the sampling process for detecting the calling signal is added, which puts pressure on other switching control processes. Therefore, it is optimal to perform the processing in the control device in each trunk package in distributed control.

〔作用〕[Effect]

本発明では、電圧検出素子等レベル検出変換回
路の出力を直接制御装置(あるいは多数決回路)
でサンプリングし、その検出レベルを一定期間内
で計数して、その割合が、呼出し信号レベルの割
合に対応することから、着信検出を可能とする。
In the present invention, the output of the level detection conversion circuit such as the voltage detection element is directly controlled by a device (or majority decision circuit).
The detection level is counted within a certain period of time, and the ratio corresponds to the ratio of the paging signal level, making it possible to detect an incoming call.

〔実施例〕〔Example〕

まず本発明に係る交換システムの全体構成を第
1図で説明する。トランク回路100内には、着
信検出のための呼出信号検出回路(R1)108
の他、局線ループの監視回路(L)109、ハイブリ
ツト回路(HYB)101、コーデツク
(CODEC)102、制御信号の挿入/抽出回路
(D/I)103、挿入/抽出回路103からの
制御信号を抽出し、トランク回路内の制御を行な
う制御装置(CPU)104、各回路へ制御信号
を分配する分配回路(SD)106、各回路から
の状態信号を得る走査回路(SCN)107、メ
モリ(MM)105等を備えている。そして、交
換制御自体は、中央制御装置(CC)112、メ
モリ(MM)113のもと交換スイツチ(NW)
111の駆動により制御される。各トランク回路
100等の制御装置104との制御信号のやりと
りは挿入/抽出回路103により所定のタイムス
ロツトを使つて交換スイツチ111を介して行な
われる。
First, the overall configuration of an exchange system according to the present invention will be explained with reference to FIG. Inside the trunk circuit 100, there is a ringing signal detection circuit (R 1 ) 108 for detecting incoming calls.
In addition, control signals from the station line loop monitoring circuit (L) 109, hybrid circuit (HYB) 101, codec (CODEC) 102, control signal insertion/extraction circuit (D/I) 103, and insertion/extraction circuit 103 A control device (CPU) 104 extracts the information and controls the trunk circuit, a distribution circuit (SD) 106 distributes control signals to each circuit, a scanning circuit (SCN) 107 obtains status signals from each circuit, and a memory ( MM) 105 mag. The exchange control itself is controlled by the exchange switch (NW) under the central control unit (CC) 112 and memory (MM) 113.
It is controlled by the drive of 111. Control signals are exchanged with the control device 104 of each trunk circuit 100 etc. by the insertion/extraction circuit 103 via the exchange switch 111 using a predetermined time slot.

そこで本発明では、局線からの呼出信号を呼出
信号検出回路108で電圧の変化でとられた信号
レベルを直接制御装置104でサンプリング検出
する。
Therefore, in the present invention, the control device 104 directly samples and detects the signal level obtained by changing the voltage of the calling signal from the office line in the calling signal detection circuit 108.

第2図は、本発明における呼出信号検出回路構
成図である。同図において、第14図の従来回路
との相違は、第7図の抵抗R及びコンデンサCか
ら成る積分回路を除去し、呼出信号Aに対し、電
圧検出素子(フオトカプラ)P1と電圧検出素子
(フオトカプラ)P2の各正電位、負電位の検出及
び電圧レベル変換した出力Bを直接走査回路10
7へ引込んでいることにある。
FIG. 2 is a block diagram of a calling signal detection circuit according to the present invention. In the same figure, the difference from the conventional circuit shown in FIG. 14 is that the integrating circuit consisting of the resistor R and capacitor C shown in FIG . (Photocoupler) The output B after detecting each positive potential and negative potential of P 2 and converting the voltage level is directly scanned by the scanning circuit 10.
The problem lies in the fact that it is moving towards 7.

第3図は第2図の回路の動作を説明するための
各位置における波形図を示している。
FIG. 3 shows waveform diagrams at various positions for explaining the operation of the circuit of FIG. 2.

第2図において、局線MWから、例えば一周期
が第3図Aに示す如く64m秒の低周波呼出信号が
送られて来ると、スイツチB及びコンデンサC0
を介して電圧検出素子の一例としてフオトカプラ
P1及びP2にこの信号が印加される。呼出信号の
正の電位にあるときは、不感動部分を除きフオト
カプラP1の発光素子LE1が発光し、それにより受
光素子LR1が導通するため、フオトカプラP1の出
力Bは0Vとなる。呼出信号が負の電位にあると
きも、不感動部分を除きフオトカプラP2の発光
素子LE2が発光し、それにより受光素子LR2が導
通するので、フオトカプラP2の出力Bは0Vとな
る。なお、フオトカプラP1,P2は並列接続され
ている。フオトカプラP1,P2の不感動部分では
受光素子LE1,LE2共に遮断しており、フオトカ
プラの出力Bは5Vである。
In FIG. 2, when a low frequency calling signal with one period of 64 msec, for example, as shown in FIG. 3A, is sent from the office line MW, switch B and capacitor C 0
A photocoupler is used as an example of a voltage detection element through
This signal is applied to P 1 and P 2 . When the calling signal is at a positive potential, the light emitting element LE 1 of the photocoupler P 1 emits light except for the non-sensing portion, and as a result the light receiving element LR 1 becomes conductive, so the output B of the photocoupler P 1 becomes 0V. Even when the calling signal is at a negative potential, the light emitting element LE 2 of the photocoupler P 2 emits light except for the non-sensing portion, and as a result the light receiving element LR 2 becomes conductive, so the output B of the photocoupler P 2 becomes 0V. Note that the photocouplers P 1 and P 2 are connected in parallel. Both the light receiving elements LE 1 and LE 2 are cut off at the non-sensing portions of the photo couplers P 1 and P 2 , and the output B of the photo couplers is 5V.

そこで走査回路107を介してこの信号レベル
変化を、1/0の論理値とし、第3図C′の如く信号
レベルを制御装置104は所定周期で読取ること
になる(矢印)。
Therefore, this signal level change is converted into a logical value of 1/0 via the scanning circuit 107, and the control device 104 reads the signal level at a predetermined period as shown in FIG. 3C' (arrow).

即ち、第3図に示した例では、呼出信号Aの半
周期32m秒中、8m秒は不感動部分であり、24m
秒は感動部分となつている。すなわち、呼出信号
Aが着信しているときは、フオトカプラの出力B
の3/4が0Vで1/4が5Vとなつている。本発明はこ
の点に着目し、フオトカプラの出力Bを走査回路
107を介して等時間間隔で少なくとも3回サン
プリングする。第3図においては8m秒間隔のク
ロツク信号CLKによりサンプリングを行う例が
示してある。走査回路107ではクロツク信号
CLKの入力時におけるフオトカプラP1,P2の出
力Bの電圧+5V又は0Vがそれぞれ例えば、論理
“1”、論理“0”として走査される。
That is, in the example shown in Fig. 3, 8 msec of the 32 msec half cycle of the calling signal A is a non-sensing part, and 24 msec.
The seconds are the most moving part. That is, when the calling signal A is received, the output B of the photocoupler is
3/4 is 0V and 1/4 is 5V. The present invention focuses on this point and samples the output B of the photocoupler via the scanning circuit 107 at least three times at equal time intervals. FIG. 3 shows an example in which sampling is performed using a clock signal CLK at 8 msec intervals. In the scanning circuit 107, the clock signal
The voltage +5V or 0V of the output B of the photocouplers P 1 and P 2 at the time of CLK input is scanned as, for example, logic "1" and logic "0", respectively.

第4図は、本発明における着信検出を判断する
制御装置の一実施例としての制御回路である。
FIG. 4 shows a control circuit as an embodiment of a control device for determining incoming call detection according to the present invention.

第2図に示す呼出信号検出回路R1の出力信号
Bを走査回路107を介して制御装置104(第
1図参照)が読取る際、その入力信号C″は入力
レジスタ41に格納され、基準レジスタ(例えば
“0”値が格納されている)48の値と比較器4
7で比較され、一致すれば加算器42でカウント
レジスタ43(初期値はリセツトされ“0”)に
加算される。これは、第3図にて説明した様に周
期的にサンプリングすることで行なわれ、例えば
8ms周期となる。
When the control device 104 (see FIG. 1) reads the output signal B of the calling signal detection circuit R1 shown in FIG. 2 via the scanning circuit 107, the input signal C'' is stored in the input register 41 and (for example, the value “0” is stored) and the value of 48 and the comparator 4
7, and if they match, the adder 42 adds them to the count register 43 (the initial value is reset to "0"). This is done by periodically sampling as explained in FIG. 3, for example at a period of 8 ms.

また、一定期間を定める周期にて、例えば32m
s毎に、先のカウントレジスタ43の値が所定値
(閾値)格納のレジスタ44の内容を越えるか否
かを比較器45で比較し、所定値以上になると出
力レジスタ46へ例えば0/1の情報として出力す
る。そして比較後カウントレジスタ43はリセツ
トされる。ここで所定値以内である場合には、単
にカウントレジスタ43を“0”にリセツトし、
次周期処理となる。
In addition, at a cycle that defines a certain period, for example, 32m
Every s, a comparator 45 compares whether or not the previous value of the count register 43 exceeds the contents of the register 44 storing a predetermined value (threshold value), and if it exceeds the predetermined value, a value of 0/1, for example, is sent to the output register 46. Output as information. After the comparison, the count register 43 is reset. If it is within the predetermined value, simply reset the count register 43 to "0",
The next cycle will be processed.

第5図、第6図は、この呼出信号と検出の有無
の処理をタイムチヤートで示すもので、呼出信号
と所定値比較の処理が同期した場合、非同期の場
合の例を上げてある。
FIGS. 5 and 6 are time charts showing the process of determining the presence or absence of the call signal and detection, and show examples of when the process of comparing the call signal and a predetermined value are synchronized and when they are asynchronous.

まず第5図において、呼出信号のレベル変換し
た信号C″より時間経過で、順次矢印の如くサン
プリングされる。そして値が“0”に変化してい
る場合には、呼出信号有りとしてカウントレジス
タ43に加算(1,2…)されていく。一方該カ
ウントレジスタ43の値のチエツクは矢印に〇印
を付した周期(縦破線)にて行ない、その都度カ
ウントレジスタ43はリセツトされる。ここでカ
ウントレジスタ43の値が所定値以上になると出
力レジスタ46へ“1”を、所定値以内であれば
“0”を格納する。
First, in FIG. 5, the level-converted signal C'' of the calling signal is sampled sequentially as shown by the arrow as time passes. If the value changes to "0", it is determined that there is a calling signal and the count register 43 (1, 2...).On the other hand, the value of the count register 43 is checked at the period indicated by the arrow marked with a circle (vertical broken line), and the count register 43 is reset each time. When the value of the count register 43 exceeds a predetermined value, "1" is stored in the output register 46, and if it is within the predetermined value, "0" is stored.

第6図に示すカウントレジスタ43のチエツク
周期が呼出信号の周期と周期がとれていない場合
でも以下同様に呼出信号の検出を行うことができ
る。
Even if the check cycle of the count register 43 shown in FIG. 6 does not match the cycle of the call signal, the call signal can be detected in the same manner.

第7図、第8図は第4図の制御回路における着
信検出制御を流れ図で示したものである。
7 and 8 are flow charts showing incoming call detection control in the control circuit of FIG. 4.

第7図は、呼出信号を短かい周期にてサンプリ
ングし、計数する処理を示し、該処理に起動がか
かると、入力レジスタの値を読み取り(1)、所定値
レベルと比較し(2)、一致すれば入力レジスタの値
によりカウントレジスタの値を加算(例えば+
1)してカウントレジスタを更新格納する(3)。
FIG. 7 shows a process of sampling and counting the call signal at short intervals. When the process is started, the value of the input register is read (1), compared with a predetermined value level (2), If they match, add the value of the count register according to the value of the input register (for example, +
1) and update and store the count register (3).

一方、第8図の所定値(回数)の検出処理にお
いては、カウントレジスタの値と所定値レジスタ
の値を比較し(11),(12)、カウントレジスタ内容が、
所定値以上であるときには出力レジスタに“1”
を格納し(13)、所定値以内であるときには出力レジ
スタに“0”を格納し(14)、カウントレジスタを初
期設定する(S)。
On the other hand, in the predetermined value (number of times) detection process shown in FIG.
When the value is greater than or equal to the predetermined value, “1” is written to the output register.
is stored (13), and if it is within a predetermined value, "0" is stored in the output register (14), and the count register is initialized (S).

以上の例は、制御装置により、所定のレベル信
号の検出回数を計数し、一定の回数以上の検出に
より着信検出ありと判断するものであるが、呼出
し信号検出回路内に同種判定を行う多数決回路を
設けてその結果を制御装置へ出力することもでき
る。
In the above example, the control device counts the number of times a predetermined level signal is detected, and determines that an incoming call has been detected when a predetermined level signal is detected a certain number of times. However, a majority circuit that makes a similar judgment is included in the paging signal detection circuit. It is also possible to provide a system and output the results to the control device.

以下本発明の第2の実施例を図面によつて詳述
する。
A second embodiment of the present invention will be described in detail below with reference to the drawings.

第9図は本発明の第2の実施例による呼出信号
検出回路を示す回路図である。同図において、第
15図の従来回路との相違は、第15図の抵抗R
及びコンデンサCに替えてレジスタREG及び多
数決回路MDCが設けられている点にある。
FIG. 9 is a circuit diagram showing a calling signal detection circuit according to a second embodiment of the present invention. In the same figure, the difference from the conventional circuit in FIG. 15 is that the resistor R in FIG.
and a resistor REG and a majority circuit MDC are provided in place of the capacitor C.

第10図は第9図の回路の動作を説明するため
の波形図である。
FIG. 10 is a waveform diagram for explaining the operation of the circuit of FIG. 9.

第9図において、局線MWから、例えば一周期
第10図Aに示す如く64m秒の低周波呼出信号が
送られて来ると、スイツチB及びコンデンサC0
を介してフオトカプラP1及びP2にこの信号が印
加される。呼出信号が正の電位にあるときは、不
感動部分を除きフオトカプラP1の発光素子LE1
発光し、それにより受光素子LR1が導通するた
め、フオトカプラP1の出力Bは0Vとなる。呼出
信号が負の電位にあるときも、不感動部分を除き
フオトカプラP2の発光素子LE2が発光し、それに
より受光素子LR2が導通するので、フオトカプラ
P2の出力Bは0Vとなる。なお、フオトカプラP1
P2は並列接続されている。フオトカプラP1,P2
の不感動部分では受光素子LE1,LE2共に遮断し
ており、フオトカプラの出力Bは5Vである。
In FIG. 9, when a low frequency calling signal of 64 msec is sent from the central office line MW, for example, as shown in FIG. 10A in one cycle, switch B and capacitor C 0
This signal is applied to photocouplers P 1 and P 2 via. When the calling signal is at a positive potential, the light emitting element LE 1 of the photocoupler P 1 emits light except for the non-sensing portion, and as a result the light receiving element LR 1 becomes conductive, so the output B of the photocoupler P 1 becomes 0V. Even when the calling signal is at a negative potential, the light emitting element LE 2 of the photocoupler P 2 emits light, except for the non-sensing part, and the light receiving element LR 2 becomes conductive, so the photocoupler
Output B of P2 becomes 0V. In addition, photocoupler P 1 ,
P 2 are connected in parallel. Photocoupler P 1 , P 2
In the non-sensing part, both light receiving elements LE 1 and LE 2 are cut off, and the output B of the photocoupler is 5V.

第10図に示した例では、呼出信号Aの半周期
32m秒中、8m秒は不感動部分であり、24m秒は
感動部分となつている。すなわち、呼出信号Aが
着信しているときは、フオトカプラの出力Bの3/
4が0Vで1/4が5Vとなつている。本発明はこの点
に着目し、フオトカプラの出力Bをレジスタ
REGによつて等時間間隔で少なくとも3回サン
プリングする。第10図においては8m秒間隔の
クロツク信号CLKによりサンプリングを行う例
が示してある。レジスタREGにはクロツク信号
CLKの入力時におけるフオトカプラP1,P2の出
力Bの電圧+5V又は0Vがそれぞれ例えば、論理
“1”、論理“0”として格納される。多数決回路
MDCは、レジスタREGのn個の出力を取込み、
論理“1”と論理“0”の数の大小を比較する。
論理“0”の数が論理“1”の数より大であれ
ば、多数決回路MDCは出力OUTに着信検出信号
を出力する。この場合、第10図の呼出信号に対
しては3/4が論理“0”、1/4が論理“1”として
レジスタREGに格納されることになる。従つて
多数決回路MDCは全入力信号の3/4が論理“0”
のとき着信検出信号を出力するようにすればよ
い。
In the example shown in FIG. 10, the half cycle of the calling signal A is
Of the 32 msec, 8 msec is the unimpressive part, and 24 msec is the moving part. In other words, when the calling signal A is received, the output B of the photocoupler is 3/3
4 is 0V and 1/4 is 5V. The present invention focuses on this point, and the output B of the photocoupler is
Sample at least three times at equal time intervals by REG. FIG. 10 shows an example in which sampling is performed using a clock signal CLK at intervals of 8 msec. Register REG has a clock signal.
The voltage +5V or 0V of the output B of photocouplers P 1 and P 2 at the time of CLK input is stored as, for example, logic "1" and logic "0", respectively. majority circuit
MDC takes n outputs of register REG,
Compare the numbers of logic "1" and logic "0".
If the number of logic "0"s is greater than the number of logic "1"s, the majority circuit MDC outputs an incoming call detection signal to the output OUT. In this case, for the call signal shown in FIG. 10, 3/4 will be stored in the register REG as logic "0" and 1/4 as logic "1". Therefore, in the majority circuit MDC, 3/4 of all input signals are logic “0”
It is only necessary to output an incoming call detection signal when this happens.

第11図は第9図に示したレジスタREGと多
数決回路MDCの一構成例を示す回路図である。
第11図において、レジスタREGは直列接続さ
れた4個のフリツプフロツプFF1〜FF4を備えて
おり、それぞれのクロツク入力端子Cに共通にク
ロツク信号CLKが入力される。多数決回路MDC
は4つのアンドゲートA1〜A4と1つのオアゲー
トORを備えている。アンドゲートA1はフリツプ
フロツプFF2,FF3,FF4の出力を受け取る。ア
ンドゲートA2はフリツプフロツプFF1,FF3
FF4の出力を受け取る。アンドゲートA3はフリツ
プフロツプFF1,FF2,FF3の出力を受け取る。
アンドゲートA4はフリツプフロツプFF1,FF2
FF4の出力を受け取る。
FIG. 11 is a circuit diagram showing an example of the configuration of the register REG and majority circuit MDC shown in FIG. 9.
In FIG. 11, the register REG includes four flip-flops FF 1 to FF 4 connected in series, and a clock signal CLK is commonly input to the clock input terminal C of each flip-flop. Majority circuit MDC
has four AND gates A 1 to A 4 and one OR gate OR. AND gate A1 receives the outputs of flip-flops FF2 , FF3 , and FF4 . AND gate A 2 is flip-flop FF 1 , FF 3 ,
Receives the output of FF 4 . AND gate A3 receives the outputs of flip-flops FF1 , FF2 , and FF3 .
AND gate A 4 is flip-flop FF 1 , FF 2 ,
Receives the output of FF 4 .

フオトカプラの出力BはインバータINVを介
してレジスタREGに入力され、1ビツト入力さ
れる毎に順次シフトされる。4ビツトが入力され
た時点で、アンドゲートA1〜A3のいずれか1つ
の出力が論理“1”になれば、入力された信号B
の4ビツト中の3ビツトが論理“0”であり、呼
出信号を検出できる。従つて、制御装置がこの出
力信号を検知するだけで着信呼の検出処理ができ
る。
The output B of the photocoupler is input to the register REG via the inverter INV, and is sequentially shifted every time one bit is input. When the 4 bits are input, if the output of any one of the AND gates A1 to A3 becomes logic "1", the input signal B
3 out of 4 bits are logic "0" and a ringing signal can be detected. Therefore, the control device can detect an incoming call simply by detecting this output signal.

第12図は本発明による呼出信号検出回路が適
用される構内交換機の一例を示すブロツク構成図
である。同図において、電話局COと接続される
構内交換機PBXは複数の局線トランクパツケー
ジA〜Nを備えており、各局線トランクパツケー
ジは複数の局線トランクTK0〜TK3を備えてい
る。各局線トランクTK0〜TK3は1台の制御装
置CPUにより制御され、各パツケージA〜Nは
同種構成で、交換スイツチNWとは多重比/分散
化装置MPX/DMPXにより接続される。本発明
では呼出信号検出回路R1内に大容量コンデンサ
が存在しなくなつたので、図示の如く1パツケー
ジ内に複数の局線トランクを搭載することが可能
になる。複数の局線トランクパツケージは1つの
中央処理装置CPUにより共通管理されている。
FIG. 12 is a block diagram showing an example of a private branch exchange to which the calling signal detection circuit according to the present invention is applied. In the figure, a private branch exchange PBX connected to a central office CO is provided with a plurality of office line trunk packages A to N, and each office line trunk package is provided with a plurality of office line trunks TK 0 to TK 3 . Each office line trunk TK 0 to TK 3 is controlled by one control device CPU, each package A to N has the same type of configuration, and is connected to the exchange switch NW by a multiplexing ratio/dispersion device MPX/DMPX. In the present invention, since there is no longer a large capacity capacitor in the ring signal detection circuit R1 , it is possible to mount a plurality of office line trunks in one package as shown in the figure. A plurality of central office line trunk packages are commonly managed by one central processing unit CPU.

上記例は、交換システムに適用した例で説明し
たが、例えば局線に直接端末装置(例えばフアク
シミリ端末)を接続し、着信検出を呼出信号に行
うものににも適用できる。
Although the above example has been described as an example applied to a switching system, it can also be applied to a system in which a terminal device (for example, a facsimile terminal) is directly connected to a central office line and incoming call detection is performed on a calling signal.

第13図はこの種端末に本発明を適用した例で
ある。端末Tの周辺装置Pと局交換機COとの間
にインタフエース回路TK′を備え、このインタフ
エース回路TK′には本発明における呼出信号検出
回路R1を設け制御装置CPUにて第4図、第5図、
第6図にて説明した如く制御を行う。そして、周
辺装置Pとのデータ等のやりとりは、制御部
CNTの制御下に送受信回路SRを介して行う。
FIG. 13 shows an example in which the present invention is applied to this type of terminal. An interface circuit TK' is provided between the peripheral device P of the terminal T and the central office exchange CO, and this interface circuit TK' is provided with a ringing signal detection circuit R1 according to the present invention, and the control device CPU performs the following operations as shown in FIG. Figure 5,
Control is performed as explained in FIG. The control unit exchanges data with the peripheral device P.
This is done through the transmitter/receiver circuit SR under the control of CNT.

〔発明の効果〕 以上説明したように、本発明によれば、呼出信
号検出回路の中から積分回路が除去されたので、
大容量のコンデンサが不要になり、従つて呼出信
号検出回路の回路規模が小さくなつてICパツケ
ージ化が容易になるという効果が得られる。また
呼出信号の周波数が変更されてもハードウエアを
変更する必要性はなく、柔軟に対応できるという
利点もある。
[Effects of the Invention] As explained above, according to the present invention, since the integrating circuit is removed from the calling signal detection circuit,
This eliminates the need for a large-capacity capacitor, reduces the circuit scale of the calling signal detection circuit, and facilitates IC packaging. Further, even if the frequency of the calling signal is changed, there is no need to change the hardware, and there is an advantage that it can be handled flexibly.

なお、本発明は前述の実施例に限定されるもの
ではなく様々の変形が可能である。例えばサンプ
リングを行うためのクロツク信号の周期は8m秒
に限定されず、それ以外の任意の値でよく、ま
た、電圧検出素子の不感動の時間に応じて適宜変
更される。
Note that the present invention is not limited to the above-described embodiments, and various modifications are possible. For example, the period of the clock signal for sampling is not limited to 8 msec, but may be any other value, and may be changed as appropriate depending on the time period during which the voltage detection element is not sensitive.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の概要を説明するための、シス
テムの一例としての概略構成図、第2図は本発明
における呼出信号検出回路の第1実施例構成図、
第3図は第2図の回路の動作を説明するための各
位置における波形図、第4図は本発明における着
信検出を判断する制御装置の一実施例としての制
御回路図、第5図、第6図は、呼出信号と検出の
有無の処理をタイムチヤートで示すもの、第7
図、第8図は第4図の着信検出制御を流れ図で示
すもの、第9図は本発明の第2実施例である呼出
信号検出回路図、第10図は第9図の回路動作を
説明するための波形図、第11図は第9図に示し
た一部回路の詳細構成図、第12図は本発明を交
換機に適用した例を示すブロツク構成図、第13
図は本発明を端末装置に適用した例を示すブロツ
ク構成図、第14図は従来の一般的交換システム
の図で、特に発明に係るインタフエース回路を具
体的に示しているもの、第15図は従来の呼出信
号検出回路の一例を示す図、第16図は第15図
の従来回路の動作を説明するための波形図であ
る。 100…局線トランク(TK)、104…制御
装置(CPU)、108…呼出信号検出回路(R1)、
R1,R2…電圧検出素子(フオトカプラ)、REG…
レジスタ、MDC…多数決回路、CLK…クロツク
信号。
FIG. 1 is a schematic configuration diagram as an example of a system for explaining the outline of the present invention, and FIG. 2 is a configuration diagram of a first embodiment of a calling signal detection circuit according to the present invention.
3 is a waveform diagram at each position for explaining the operation of the circuit in FIG. 2, FIG. 4 is a control circuit diagram as an embodiment of a control device for determining incoming call detection in the present invention, and FIG. Figure 6 is a time chart showing the process of calling signals and the presence/absence of detection;
8 is a flowchart showing the incoming call detection control of FIG. 4, FIG. 9 is a ring signal detection circuit diagram according to the second embodiment of the present invention, and FIG. 10 explains the circuit operation of FIG. 9. FIG. 11 is a detailed configuration diagram of a part of the circuit shown in FIG. 9, FIG. 12 is a block configuration diagram showing an example in which the present invention is applied to a switch, and FIG.
Figure 14 is a block diagram showing an example in which the present invention is applied to a terminal device, Figure 14 is a diagram of a conventional general switching system, specifically showing the interface circuit according to the invention, and Figure 15 is a diagram of a conventional general switching system. 16 is a diagram showing an example of a conventional calling signal detection circuit, and FIG. 16 is a waveform diagram for explaining the operation of the conventional circuit shown in FIG. 15. 100... central office line trunk (TK), 104... control device (CPU), 108... ringing signal detection circuit (R 1 ),
R 1 , R 2 ...Voltage detection element (photocoupler), REG...
Register, MDC...majority circuit, CLK...clock signal.

Claims (1)

【特許請求の範囲】 1 回線から送られてくる呼出信号をもとに、着
信検出する装置において、 前記呼出信号を矩形波に変換する変換手段
(r,P1,P2)と、 前記呼出信号を変換した矩形波を一定周期でサ
ンプリングし、所定時間内の全ての前記サンプリ
ング値を出力する保持手段(REG)と、 該保持回路(REG)から出力される複数サン
プリング値の多数決をとり、前記一定時間内に占
める前記所定信号レベルの割合を判別する多数決
手段(MDC)を備え、 前記多数決手段(MDC)の出力信号により、
前記回線からの呼出信号の有無を識別することを
特徴とする着信検出方法。
[Scope of Claims] A device for detecting an incoming call based on a calling signal sent from a line, comprising: converting means (r, P 1 , P 2 ) for converting the calling signal into a rectangular wave; and the calling signal. A holding means (REG) that samples a rectangular wave obtained by converting the signal at a constant period and outputs all the sampled values within a predetermined time; and a majority vote of the plurality of sampling values output from the holding circuit (REG); majority deciding means (MDC) for determining the proportion of the predetermined signal level within the certain time; and an output signal of the majority deciding means (MDC);
An incoming call detection method characterized by identifying the presence or absence of a calling signal from the line.
JP17934984A 1984-08-30 1984-08-30 Incomming detecting method Granted JPS6158395A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17934984A JPS6158395A (en) 1984-08-30 1984-08-30 Incomming detecting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17934984A JPS6158395A (en) 1984-08-30 1984-08-30 Incomming detecting method

Publications (2)

Publication Number Publication Date
JPS6158395A JPS6158395A (en) 1986-03-25
JPH0453158B2 true JPH0453158B2 (en) 1992-08-25

Family

ID=16064288

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17934984A Granted JPS6158395A (en) 1984-08-30 1984-08-30 Incomming detecting method

Country Status (1)

Country Link
JP (1) JPS6158395A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4906701B2 (en) * 2007-12-14 2012-03-28 キヤノン株式会社 Line control apparatus, line control method, program, storage medium
GB2537177A (en) * 2015-04-10 2016-10-12 Arthur Maine Robins Ronald A step ladder

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5714243A (en) * 1980-06-30 1982-01-25 Nec Corp Detecting circuit for ringing signal

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5714243A (en) * 1980-06-30 1982-01-25 Nec Corp Detecting circuit for ringing signal

Also Published As

Publication number Publication date
JPS6158395A (en) 1986-03-25

Similar Documents

Publication Publication Date Title
US4998273A (en) Telephone line called number recognizer
US5771281A (en) Serial-port powered caller identification computer interface
US6219417B1 (en) Ring trip detection in a communication system
US4399332A (en) Programmable traffic-measuring unit for telecommunication system
US6178241B1 (en) Switch hook status determination in a communication system
US4088844A (en) Telephone station set interface circuit
EP0059469A1 (en) System for forwarding along a telephone connection the identities of the subscribers involved in that connection
US6724891B1 (en) Integrated modem and line-isolation circuitry and associated method powering caller ID circuitry with power provided across an isolation barrier
CA2042676C (en) Ringing signal control circuit for an enhanced subscriber line interface
JPH0453158B2 (en)
US5163090A (en) Over-current verifier circuit for an enhanced subscriber line interface
US4112261A (en) Key telephone system and method
US6819710B1 (en) Integrated modem and line-isolation circuitry and associated method having intrusion detection
US3772477A (en) Telephone dial pulse detection circuit
US4057693A (en) Logic control for electronic key telephone line circuit
KR900000722B1 (en) Calling signal transmitting system
JPH057909B2 (en)
US4748659A (en) Calling signal transmission apparatus
JPH01188151A (en) Communication terminal equipment
US4435620A (en) Dial pulse delay circuit
KR20000014559A (en) Method for recording calling contents in private switching system
JPS5919675B2 (en) Subscriber circuit signal processing equipment
JPH0946501A (en) Device for notifying erroneous termination of facsimile document
KR100218467B1 (en) Automatic dial signal recognition apparatus for telephone
KR900004472B1 (en) Priority service method by comparing local codes

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees