JPH0453067Y2

JPH0453067Y2 -

Info

Publication number: JPH0453067Y2
Application number: JP1985070510U
Authority: JP
Priority date: 1985-05-15
Filing date: 1985-05-15
Publication date: 1992-12-14
Also published as: JPS61187127U

Description

【考案の詳細な説明】（産業上の利用分野）本発明は回路構成が簡単で耐ノイズ性にすぐれ
た静電容量型キーボードに関する。[Detailed Description of the Invention] (Industrial Application Field) The present invention relates to a capacitive keyboard having a simple circuit configuration and excellent noise resistance.

（従来の技術）静電容量型キーボードは行および列で構成する
キー・マトリクス上に静電容量型キーを必要な個
数配置し、キー・マトリクスの行に走査信号を出
力するドライブ回路と列に接続されたマルチプレ
クサおよび検出回路ならびにこれらの回路の走査
タイミングを設定し、キーの押下があつたときに
そのキーの押下を認識して定義されたコード等を
外部装置へ送出するキーボード・コントロール回
路とで構成する。(Prior art) A capacitive keyboard has a required number of capacitive keys arranged on a key matrix consisting of rows and columns, and a drive circuit that outputs scanning signals to the rows of the key matrix and a drive circuit that outputs scanning signals to the columns. A keyboard control circuit that sets the connected multiplexer and detection circuit as well as the scanning timing of these circuits, recognizes when a key is pressed, and sends a defined code etc. to an external device. Consists of.

静電容量型キーボードは従来の機械式接点を用
いたキーボードに比較してキー接点が静電容量の
ため構造が簡単であり、機械式接点に不可避のチ
ヤタリングがなくまたキー接点の摩滅がないなど
接点の信頼性が高い。しかし静電容量型キーボー
ドに固有の問題としてキー押下と非押下のキーの
静電容量の差が大きく取れずまた静電容量も微少
のためキーボード内の電子回路自体に起因するノ
イズや外来ノイズでキーの押下検出回路が誤動作
しやすい欠点がある。このため従来から検出回路
は各種の方式が提案されまたキーのいわゆる“２
度よみ”などの手段が用いられている。しかし検
出回路は、キーボード上に電子回路を設置するス
ペースが限定されることから複雑な構成とするの
が困難の場合が多く、通常は第２図に示すよう
に、コンパレータ８およびフリツプ・フロツプ２
１等で構成される例が多い。なお、V_CCは通常＋
12V、＋15V等の一定した所定の電圧からなる電
源電圧１２を示している。 Compared to keyboards that use conventional mechanical contacts, capacitive keyboards have a simpler structure because the key contacts are capacitive, and there is no unavoidable chattering in the mechanical contacts, and there is no wear on the key contacts. High reliability of contacts. However, a problem unique to capacitive keyboards is that the difference in capacitance between pressed and unpressed keys cannot be made large, and because the capacitance is very small, noise caused by the electronic circuit inside the keyboard itself or external noise The drawback is that the key press detection circuit tends to malfunction. For this reason, various detection circuits have been proposed in the past, and the so-called "2" key detection circuit has been proposed.
However, it is often difficult to create a detection circuit with a complicated configuration due to the limited space available for installing an electronic circuit on the keyboard, and usually the detection circuit is shown in Figure 2. Comparator 8 and flip-flop 2
There are many examples where it is composed of 1st class. Note that V _CC is usually +
A power supply voltage 12 consisting of a constant predetermined voltage such as 12V or +15V is shown.

第２図でコンパレータ８の出力をフリツプ・フ
ロツプ２１のクロツク端子CKに接続し、出力信
号１９をフリツプ・フロツプ２１の出力Ｑから取
り出す。またオープン・コレクタ・インバータ１
４からのリセツト信号はフリツプ・フロツプ２１
のクリア端子に入力して検出回路２２を構成
する。 In FIG. 2, the output of the comparator 8 is connected to the clock terminal CK of the flip-flop 21, and the output signal 19 is taken out from the output Q of the flip-flop 21. Also open collector inverter 1
The reset signal from 4 is sent to flip-flop 21.
The detection circuit 22 is configured by inputting it to the clear terminal of the .

（考案が解決しようとする問題点）しかしながらこの検出回路は構成は簡単だが、
たとえばフリツプ・フロツプ２１への配線が長い
とフリツプ・フロツプ２１がノイズで誤動作しや
すく、キーボード・コントロール回路がキーの押
下を誤認識してしまう欠点があつた。(Problem that the invention is trying to solve) Although this detection circuit has a simple structure,
For example, if the wiring to the flip-flop 21 is long, the flip-flop 21 is likely to malfunction due to noise, which has the drawback of causing the keyboard control circuit to erroneously recognize that a key has been pressed.

本考案は上記欠点を改善して回路が簡単で耐ノ
イズ性が高く、信頼度が高く製造コストの低い静
電容量型キーボードを提供することを目的とす
る。 SUMMARY OF THE INVENTION An object of the present invention is to improve the above-mentioned drawbacks and provide a capacitive keyboard with a simple circuit, high noise resistance, high reliability, and low manufacturing cost.

（問題点を解決するための手段）この考案の静電容量型キーボードは、前記目的
を達成するために、キーマトリクスにおける行及び列の各交差点に
静電容量型のキーを配置し、特定の前記キーの押
下げに伴いその容量変化を示す電圧信号から前記
キーの押下げを検出するものにおいて、前記電圧信号を入力した逆相入力、及び所定電
圧の電源と接地との間に直列接続された第１及び
第２の抵抗の接続点に接続された同相入力を有す
るコンパレータと、第３の抵抗を介して前記電源に接続されている
前記コンパレータの出力端にアノードを接続し、
前記コンパレータの同相入力と前記第１及び第２
の抵抗の前記接続点にカソードを接続したダイオ
ードと、前記コンパレータをリセツトするためのリセツ
ト信号を入力し、出力端を前記コンパレータの前
記出力端に共通接続したオープンコレクタインバ
ータとを備え、前記コンパレータの出力を当該静電容量
型キーボードの出力としたことを特徴とするもの
である。(Means for Solving the Problems) In order to achieve the above object, the capacitive keyboard of this invention arranges capacitive keys at each intersection of rows and columns in a key matrix, and In the device for detecting the depression of the key from a voltage signal indicating a change in capacitance as the key is depressed, the voltage signal is connected in series between a negative phase input into which the voltage signal is input, a power source of a predetermined voltage, and ground. a comparator having an in-phase input connected to the connection point of the first and second resistors, and an anode connected to the output end of the comparator connected to the power source via a third resistor;
the in-phase input of the comparator and the first and second
a diode having a cathode connected to the connection point of the resistor; and an open collector inverter inputting a reset signal for resetting the comparator and having an output terminal commonly connected to the output terminal of the comparator. The present invention is characterized in that the output is that of the capacitive keyboard.

（作用）この考案は、前記構成を有するので、前記コン
パレータの出力が論理“１”状態になつたとき
は、これが前記ダイオードを介して前記同相入力
に正帰還されるので、当該コンパレータを前記論
理的“１”状態に保持させるように作用するもの
であつて、この状態を、前記インバータを介して
前記コンパレータの出力端に論理“０”状態の前
記リセツト信号が印加されるまで、確実に保持さ
せる作用がある。(Function) Since this device has the above configuration, when the output of the comparator becomes a logic “1” state, it is positively fed back to the common mode input via the diode, so that the comparator is connected to the logic “1” state. This function acts to maintain the logic "1" state, and this state is reliably maintained until the reset signal in the logic "0" state is applied to the output terminal of the comparator via the inverter. It has the effect of causing

（実施例）第１図は本考案によるキーボード装置を示す。
キー・マトリクスはX₀からX_nで行１を構成しY₀
からY_oで列２を構成して行１および列２の交点
にC₀₀からC_noの静電容量型キー３を配置する。行
１をドライバ６に接続し、列２の一端をマルチ・
プレクサ７に接続し他端を抵抗４０，４１から
4nに接続しさらにそれらの抵抗の他端をバイア
ス電圧５に接続する。マルチ・プレクサ７の出力
をコンパレータ８の逆相入力に接続する。コンパ
レータ８の出力から抵抗１３およびダイオード１
１のアノードへ接続しさらにキーボード・コント
ロール回路１５へ入力する。ダイオード１１のカ
ソードをコンパレータ８の同相入力に接続しさら
に抵抗９および抵抗１０に接続する。抵抗９およ
び抵抗１３の他端は電源電圧１２に接続する。コ
ンパレータ８の同相入力には電源電圧１２を抵抗
９および抵抗１０で分割し比較電圧V_REFとして印
加する。これら素子で検出回路２０を構成する。
さらにドライバ６およびマルチ・プレクサ７なら
びに検出回路２０のおのおのの動作タイミングを
設定し定義されたコード等を外部に送出するキー
ボード・コントロール回路１５で構成する。行走
査信号１６、列選択信号１７およびリセツト信号
１８はキーボード・コントロール回路１５からの
出力信号であり、出力信号１９は前述のようにキ
ーボード・コントロール回路１５への入力信号で
ある。リセツト信号１８はオープン・コレクタ・
インバータ１４を経て検出回路２０をリセツトす
る。(Embodiment) FIG. 1 shows a keyboard device according to the present invention.
The key matrix consists of row 1 from X ₀ to X _n and Y ₀
to Y _o constitute column 2, and capacitive keys 3 from C ₀₀ to C _no are arranged at the intersection of row 1 and column 2. Connect row 1 to driver 6 and connect one end of column 2 to multi-channel
Connect to plexer 7 and connect the other end from resistors 40 and 41
4n, and further connect the other ends of those resistors to bias voltage 5. The output of multiplexer 7 is connected to the negative phase input of comparator 8. From the output of comparator 8 to resistor 13 and diode 1
1 and further input to the keyboard control circuit 15. The cathode of diode 11 is connected to the common mode input of comparator 8 and further connected to resistor 9 and resistor 10. The other ends of resistor 9 and resistor 13 are connected to power supply voltage 12 . A power supply voltage 12 is divided by a resistor 9 and a resistor 10 and applied to the in-phase input of the comparator 8 as a comparison voltage V _REF . These elements constitute the detection circuit 20.
Furthermore, it is comprised of a keyboard control circuit 15 that sets the operation timing of each of the driver 6, multiplexer 7, and detection circuit 20, and sends defined codes and the like to the outside. Row scan signal 16, column select signal 17 and reset signal 18 are output signals from keyboard control circuit 15, and output signal 19 is an input signal to keyboard control circuit 15 as previously described. The reset signal 18 is an open collector
The detection circuit 20 is reset via the inverter 14.

次に本回路の動作を説明する。列選択信号１７
でマルチプレクサ７の列２のY₀を導通状態に保
ち、リセツト信号１８を送出して検出回路２０を
リセツトする。このとき出力信号１９は“０”と
なる。次に行走査信号１６を出力して行１のX₀
を走査すると、もし静電容量型キー３のC₀₀キー
が押下されていれば行走査信号１６はマルチ・プ
レクサ７を経てコンパレータ８の逆相入力に入力
する。この入力電圧をV_INとする。出力信号１９
が“０”のためダイオード１１は逆電圧が印加さ
れ非導通状態になつている。このためコンパレー
タ８の同相入力は一定電位V_REFに保たれる。一方
入力信号V_INはバイアス電圧V_Bでバイアスされか
つバイアス電位V_Bはコンパレータ８の同相入力
電位V_REFより高く設定されているので、入力信号
V_INがないかあるいはあつてもコンパレータ８の
同相入力電位V_REFより高い場合は出力信号１９は
“０”のままである。もし同相入力電位V_REFより
低くなつた場合はコンパレータ８が反転するため
出力信号１９は“１”となり第１図の検出回路２
０ではダイオード１１が導通して出力信号１９を
コンパレータ８の同相入力に帰還し同相入力電位
をバイアス電位V_Dより高電位にするため出力信
号１９は“１”にラツチされる。（なお第２図の
検出回路２２ではフリツプ・フロツプ２１が反転
し同様に出力信号１９は“１”にラツチされる）。
この出力信号１９をキーボード・コントロール回
路１５で読み取りC₀₀のキーの押下を認識して外
部装置に定義されたコード等を送出する。これ以
降C₀₁からC_noキーについて同様なキー押下検出を
実行する。 Next, the operation of this circuit will be explained. Column selection signal 17
At this point, _Y0 of column 2 of multiplexer 7 is kept conductive, and reset signal 18 is sent to reset detection circuit 20. At this time, the output signal 19 becomes "0". Next, output the row scanning signal 16 to read X ₀ of row 1.
When scanning, if the C ₀₀ key of the capacitive key 3 is pressed, the row scanning signal 16 is inputted to the negative phase input of the comparator 8 via the multiplexer 7 . Let this input voltage be V _IN . Output signal 19
Since the voltage is "0", a reverse voltage is applied to the diode 11 and the diode 11 is in a non-conducting state. Therefore, the common-mode input of the comparator 8 is kept at a constant potential V _REF . On the other hand, since the input signal V _IN is biased with the bias voltage V _B and the bias potential V _B is set higher than the common mode input potential V _REF of the comparator 8, the input signal
If there is no V _IN or even if it is higher than the common mode input potential V _REF of the comparator 8, the output signal 19 remains at "0". If the common-mode input potential becomes lower than V _REF , the comparator 8 is inverted, so the output signal 19 becomes "1" and the detection circuit 2 in FIG.
0, the diode 11 is conductive and the output signal 19 is fed back to the common-mode input of the comparator 8, and the output signal 19 is latched to "1" in order to make the common-mode input potential higher than the bias potential _VD . (Note that in the detection circuit 22 of FIG. 2, the flip-flop 21 is inverted and the output signal 19 is similarly latched at "1").
This output signal 19 is read by the keyboard control circuit 15, recognizing the press of the _C00 key, and transmitting a defined code etc. to an external device. From now on, similar key press detection is performed for keys C ₀₁ to C _no .

以上述べたキーの押下検出は第１図の検出回路
２０および第２図の検出回路２２のいずれでも実
現可能だが、この検出回路に要求される条件はコ
ンパレータ８の同相入力電位V_REFが正確に設定で
きることおよび耐ノイズ性があることである。コ
ンパレータ８の逆相入力や出力にノイズが乗つた
場合に出力信号１９が“１”にラツチされるため
にはコンパレータ８の出力電圧がV_REF＋V_D（V_Dは
ダイオード１１の順電圧）以上になるノイズレベ
ルが必要であり従来の検出回路２２ではフリツ
プ・フロツプ２１がTTLロジツクのためコンパ
レータ８の出力電圧が0.8V以上になるノイズな
らフリツプ・フロツプ２１が反転してしまう場合
がありこれ以上になるノイズは許されない。ここ
でV_REF＋V_D＞0.8Vに設定できるので本考案の検
出回路２０は従来の検出回路２２よりもノイズで
ラツチされにくくなる。またキーの押下によつて
出力信号１９が“１”にラツチされた検出回路が
ノイズによつてリセツトされてしまう条件も、従
来の検出回路２２ではフリツプ・フロツプ２１の
クリア端子から0.4mA以上の電流を流すよう
なノイズが発生すればフリツプ・フロツプ２１が
反転しリセツトされるのにたいし、本考案による
検出回路２０ではコンパレータ８の出力から（電
源電圧V_CC−バイアス電圧V_B−ダイオード順電圧
V_D）／抵抗１３以上の電流を流すようなノイズ
でなければリセツトされないが、この電流は
0.4mAより大きく設定できるので検出回路２０は
検出回路２２よりもノイズでリセツトされにくく
なる。また本考案による検出回路２０は従来の検
出回路２２に比較してダイオード１１が追加にな
るだけでフリツプ・フロツプ２１が不要となるた
め検出回路のコストを低減し、キーボードの電子
回路の占有面積を削減できる。 The key press detection described above can be realized by either the detection circuit ₂₀ shown in FIG. 1 or the detection circuit 22 shown in FIG. configurability and noise resistance. In order for the output signal 19 to be latched to "1" when noise is superimposed on the negative phase input or output of the comparator 8, the output voltage of the comparator 8 must be V _REF + V _D (V _D is the forward voltage of the diode 11) or more. In the conventional detection circuit 22, the flip-flop 21 is TTL logic, so if the noise causes the output voltage of the comparator 8 to exceed 0.8V, the flip-flop 21 may be inverted. Noise is not allowed. Here, since V _REF +V _D can be set to >0.8V, the detection circuit 20 of the present invention is less susceptible to latching due to noise than the conventional detection circuit 22. Furthermore, the condition in which the detection circuit in which the output signal 19 is latched to "1" by pressing a key is reset due to noise is that in the conventional detection circuit 22, a voltage of 0.4 mA or more from the clear terminal of the flip-flop 21 If noise that causes current to flow occurs, the flip-flop 21 is inverted and reset, but in the detection circuit 20 according to the present invention, from the output of the comparator 8 (supply voltage V _CC - bias voltage V _B - diode order) Voltage
V _D )/resistance 13 or more current will not be reset unless it is a noise that causes a current to flow, but this current
Since it can be set larger than 0.4 mA, the detection circuit 20 is less likely to be reset by noise than the detection circuit 22. Furthermore, compared to the conventional detection circuit 22, the detection circuit 20 according to the present invention only requires an additional diode 11 and eliminates the need for a flip-flop 21, thereby reducing the cost of the detection circuit and reducing the area occupied by the electronic circuit of the keyboard. It can be reduced.

（考案の効果）以上詳細に説明したように本考案によれば回路
がきわめて簡略化されたかつ耐ノイズ性にすぐれ
た検出回路が構成できるので、信頼性の高い経済
的な静電容量型キーボードを実現できる。(Effects of the invention) As explained in detail above, according to the invention, it is possible to configure a detection circuit with an extremely simplified circuit and excellent noise resistance. can be realized.

[Brief explanation of the drawing]

第１図は本考案によるキーボードの回路、第２
図は従来の回路の例である。１……行、２……列、３……静電容量型キー、
４０，４１〜４_n，９，１０，１３……抵抗、５
……バイアス電圧、６……ドライバ、７……マル
チ・プレクサ、８……コンパレータ、１１……ダ
イオード、１２……電源電圧、１４……オープ
ン・コレクタ・インバータ、１５……キーボー
ド・コントロール回路、１６……行走査信号、１
７……列選択信号、１８……リセツト信号、１９
……出力信号、２０，２２……検出回路、２１…
…フリツプ・フロツプ。 Figure 1 shows the circuit of the keyboard according to the present invention, Figure 2
The figure shows an example of a conventional circuit. 1...row, 2...column, 3...capacitive key,
40, 41~4 _n , 9, 10, 13...Resistance, 5
... Bias voltage, 6 ... Driver, 7 ... Multiplexer, 8 ... Comparator, 11 ... Diode, 12 ... Power supply voltage, 14 ... Open collector inverter, 15 ... Keyboard control circuit, 16...Row scanning signal, 1
7... Column selection signal, 18... Reset signal, 19
...Output signal, 20, 22...Detection circuit, 21...
...flip flop.

Claims

[Claims for Utility Model Registration] A capacitance type key is arranged at each intersection of a row and a column in a key matrix, and a voltage signal indicating a change in capacitance as a specific key is pressed is detected when the key is pressed. In a capacitive keyboard that detects the voltage signal, an in-phase input that receives the voltage signal, and an in-phase input that is connected to a connection point of first and second resistors connected in series between a power source of a predetermined voltage and ground. a comparator having an input; an anode connected to the output of the comparator connected to the power source via a third resistor;
the in-phase input of the comparator and the first and second
A diode having a cathode connected to the connection point of the resistor, and an open collector inverter inputting a reset signal for resetting the comparator and having an output terminal commonly connected to the output terminal of the comparator, the output of the comparator A capacitive keyboard characterized in that the output of the capacitive keyboard is: