JPH0453005A - System for adjusting time margin - Google Patents

System for adjusting time margin

Info

Publication number
JPH0453005A
JPH0453005A JP16153490A JP16153490A JPH0453005A JP H0453005 A JPH0453005 A JP H0453005A JP 16153490 A JP16153490 A JP 16153490A JP 16153490 A JP16153490 A JP 16153490A JP H0453005 A JPH0453005 A JP H0453005A
Authority
JP
Japan
Prior art keywords
time margin
circuit
peak
signal
equalizer circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16153490A
Other languages
Japanese (ja)
Inventor
Masaharu Tosa
土佐 正治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP16153490A priority Critical patent/JPH0453005A/en
Publication of JPH0453005A publication Critical patent/JPH0453005A/en
Pending legal-status Critical Current

Links

Landscapes

  • Digital Magnetic Recording (AREA)
  • Filters And Equalizers (AREA)

Abstract

PURPOSE:To improve time margin by finding the time margin according to a synchronous signal as a peak signal and changing the constant of an equalizer circuit so that the time margin can be maximum. CONSTITUTION:A magnetic head 13 is designated, and the waveform of a data read from a magnetic recording medium 11 is equalized by an equalizer circuit 15. The peak signal detected by a peak holding circuit 20 is inputted to an MPU 29 after being converted by an A/D converter 28B and on the other hand, the synchronous signal is inputted from a synchronous signal generating circuit 22 to the MPU 29 after being converted by an A/D converter 28A. According to these peak signal and synchronous signal, the MPU 29 calculates the time margin and reads the predicted maximum time margin of the correspondent magnetic head 13 from a ROM 30. Then, a control value is calculated for obtaining the maximum time margin and applied to the equalizer circuit 15 after being converted by a D/A converter 31, and the constant of the equalizer circuit 15 is changed.

Description

【発明の詳細な説明】 [概要] 磁気記録再生回路におけるタイムマージンの調整方式に
関し、 タイムマージンの向上を図るようにしたタイムマージン
の調整方式を提供することを目的とし、入力波形の等化
を行なうイコライザ回路と、ピーク信号を検出してホー
ルドするピークホールド回路と、同期信号を発生する同
期信号発生回路と、前記ピーク信号と前記同期信号に基
づいてタイムマージンを演算するタイムマージン演算手
段と、各ヘッド毎の最大タイムマージンを記憶しておく
第18記憶手段と、前記最大タイムマージンを得るため
の前記イコライザ回路の定数を変える制御値を求める制
御値演算手段と、前記制御値を各ヘッド毎に記憶してお
く第2記憶手段とを備え、前記タイムマージンを最大値
に調整するように構成した。
[Detailed Description of the Invention] [Summary] Regarding a time margin adjustment method in a magnetic recording/reproducing circuit, the purpose of this invention is to provide a time margin adjustment method that improves the time margin by equalizing input waveforms. a peak hold circuit that detects and holds a peak signal, a synchronization signal generation circuit that generates a synchronization signal, and a time margin calculation means that calculates a time margin based on the peak signal and the synchronization signal; 18th storage means for storing a maximum time margin for each head; control value calculation means for determining a control value for changing a constant of the equalizer circuit to obtain the maximum time margin; and second storage means for storing the time margin, and is configured to adjust the time margin to a maximum value.

[産業上の利用分野] 本発明は磁気記録再生回路におけるタイムマージンの調
整方式に関する。
[Industrial Application Field] The present invention relates to a time margin adjustment method in a magnetic recording/reproducing circuit.

磁気記録再生回路は、磁気ディスク装置や磁気ドラム装
置などに広く使用されている。近年、磁気記録媒体の高
記録密度化に伴い、磁化反転間隔が非常に狭くなってい
る。読取りアナログ信号は磁化反転時にピークが得られ
るが、隣合う磁化反転の影響により、ピークの時間位置
がずれるというピークシフト現象が発生する。このため
、タイムマージンの減少が発生しているが、タイムマー
ジンの向上が必要である。
Magnetic recording/reproducing circuits are widely used in magnetic disk devices, magnetic drum devices, and the like. In recent years, as the recording density of magnetic recording media has increased, the magnetization reversal interval has become extremely narrow. Although a read analog signal has a peak at the time of magnetization reversal, a peak shift phenomenon occurs in which the time position of the peak shifts due to the influence of adjacent magnetization reversals. For this reason, the time margin has decreased, but it is necessary to improve the time margin.

[従来の技術] 従来の磁気記録再生回路として、例えば第5図に示すよ
うなものがある。
[Prior Art] As a conventional magnetic recording/reproducing circuit, there is one shown in FIG. 5, for example.

第5図において、書込みデータは書込増幅器1で増幅さ
れた後に、磁気ヘッド2により磁気ディスクなどの磁気
記録媒体3に書き込まれる。磁気記録媒体3上に書き込
まれたデータは磁気ヘッド2で読み出され、前置増幅器
4て増幅された後に、AGC(自動利得制御)回路5に
より磁気記録媒体3の内周/外周および媒体の不均一性
に起因する振動の変動が補正される。
In FIG. 5, write data is amplified by a write amplifier 1 and then written by a magnetic head 2 onto a magnetic recording medium 3 such as a magnetic disk. The data written on the magnetic recording medium 3 is read by the magnetic head 2, amplified by the preamplifier 4, and then the AGC (automatic gain control) circuit 5 reads the data written on the magnetic recording medium 3 and the inner/outer periphery of the medium. Vibration fluctuations due to non-uniformity are corrected.

ここで、磁気ディスク装置にあっては、記録情報の間隔
を詰め、磁化反転密度を上げると、該記録情報を読み出
したとき、いわゆるパターン効果現象により再生信号波
形が変化し、レベル変動とピークシフトが生じることは
よく知られている。
In a magnetic disk device, when the interval between recorded information is narrowed and the magnetization reversal density is increased, when the recorded information is read out, the reproduced signal waveform changes due to the so-called pattern effect phenomenon, resulting in level fluctuation and peak shift. It is well known that this occurs.

このため、イコライザ回路(等化回路)6でレベル変動
とピークシフトの補正を図っている。イコライザ回路6
が出力する等化信号に含まれている高周波数成分はフィ
ルタ7でカットされ、ピークホールド回路8でピークが
検出され、ピークホールドされる。ピークホールド回路
8からのピーク信号は同期信号発生回路9と弁別器10
に入力し、同期信号発生回路9と弁別器10により弁別
データが作成される。
For this reason, an equalizer circuit (equalization circuit) 6 is used to correct level fluctuations and peak shifts. Equalizer circuit 6
The high frequency components contained in the equalized signal output by the filter 7 are cut by the filter 7, and the peak is detected and held by the peak hold circuit 8. The peak signal from the peak hold circuit 8 is sent to a synchronization signal generation circuit 9 and a discriminator 10.
The synchronizing signal generating circuit 9 and the discriminator 10 create discrimination data.

[発明が解決しようとする課題] しかしながら、このような従来の磁気記録再生回路にあ
っては、イコライザ回路の定数が一定値に固定されてい
るため、電磁変換特性の異なる各ヘッド毎に最適定数を
設定することができず、ピークシフトによるタイムマー
ジンの減少を回避することができないという問題点があ
った。
[Problems to be Solved by the Invention] However, in such conventional magnetic recording and reproducing circuits, the constants of the equalizer circuit are fixed to a constant value, so the optimum constants cannot be determined for each head with different electromagnetic conversion characteristics. There was a problem in that it was not possible to set the time margin, and it was not possible to avoid a decrease in time margin due to peak shift.

本発明は、このような従来の問題点に鑑みてなされたも
のであって、タイムマージンの向上を図るようにしたタ
イムマージンの調整方式を提供することを目的とする。
The present invention has been made in view of such conventional problems, and an object of the present invention is to provide a time margin adjustment method that improves the time margin.

[課題を解決するための手段] 第1図は本発明の原理説明図である。[Means to solve the problem] FIG. 1 is a diagram explaining the principle of the present invention.

第1図において、15は入力波形の等化を行なうイコラ
イザ回路、20はピーク信号を検出してホールドするピ
ークホールド回路、22は同期信号を発生する同期信号
発生回路、29Aは前記ピーク信号と前記同期信号に基
づいてタイムマージンを演算するタイムマージン演算手
段、30は各ヘッド毎の最大タイムマージンを記憶して
おく第1記憶手段、29Bは前記最大タイムマージンを
得るための前記イコライザ回路の定数を変える制御値を
求める制御値演算手段、32は前記制御値を各ヘッド毎
に記憶しておく第2記憶手段である。
In FIG. 1, 15 is an equalizer circuit that equalizes an input waveform, 20 is a peak hold circuit that detects and holds a peak signal, 22 is a synchronization signal generation circuit that generates a synchronization signal, and 29A is a synchronization signal generation circuit that generates a synchronization signal. Time margin calculating means for calculating a time margin based on a synchronization signal; 30 is a first storage means for storing the maximum time margin for each head; 29B is a constant for the equalizer circuit for obtaining the maximum time margin; A control value calculation means for determining a control value to be changed is a second storage means 32 for storing the control value for each head.

[作用コ ピークホールド回路からのピーク信号と同期信号発生回
路からの同期信号に基づいてタイムマージンをタイムマ
ージン演算手段により演算し、演算したタイムマージン
と第1記憶手段内に格納されている最大タイムマージン
との差を求めて、最大タイムマージンを得ることができ
るように、イコライザ回路の定数を変えるための制御値
を制御値演算手段により求めて、得られた制御値を各ヘ
ッド毎に第2記憶手段内に格納する。
[A time margin is calculated by the time margin calculation means based on the peak signal from the action copy brake circuit and the synchronization signal from the synchronization signal generation circuit, and the calculated time margin and the maximum time stored in the first storage means are calculated. In order to obtain the maximum time margin by calculating the difference from the margin, the control value for changing the constant of the equalizer circuit is calculated by the control value calculation means, and the obtained control value is used for the second Stored in storage means.

このように各ヘッド毎に電磁変換特性のバラツキがあっ
ても、イコライザ定数を最適値に設定するようにしたた
め、タイムマージンの向上を図ることができる。
In this way, even if there are variations in electromagnetic conversion characteristics for each head, the equalizer constant is set to an optimal value, so it is possible to improve the time margin.

その結果、データの正確な読み出しを行なうことができ
、読出し精度を向上させることができる。
As a result, data can be read accurately and read accuracy can be improved.

[実施例] 以下、本発明の実施例を図面に基づいて説明する。[Example] Embodiments of the present invention will be described below based on the drawings.

第2図〜第4図は本発明の一実施例を示す図である。FIGS. 2 to 4 are diagrams showing an embodiment of the present invention.

第2図において、11は磁気ディスクなどからなる磁気
記録媒体、]、2Aは書込みデータを増幅する書込み増
幅器、13は書込み増幅器1.2 Aの作動により磁気
記録媒体11にデータを書き込む磁気ヘッドである。
In FIG. 2, 11 is a magnetic recording medium such as a magnetic disk, 2A is a write amplifier that amplifies written data, and 13 is a magnetic head that writes data to the magnetic recording medium 11 by the operation of the write amplifier 1.2A. be.

磁気記録媒体11に書き込まれた書込みデータは磁気ヘ
ッド13により読み出される。12Bは前置増幅器であ
り、前置増幅器12Bは磁気ヘッド13からの読取アナ
ログ信号を増幅する。14はAGC(^ulomati
c Ga1n Control)回路であり、AGC回
路14は読取アナログ信号の利得調整を行ない、振幅を
一定にする。
Write data written on the magnetic recording medium 11 is read by the magnetic head 13. 12B is a preamplifier, and the preamplifier 12B amplifies the read analog signal from the magnetic head 13. 14 is AGC (^ulomati
The AGC circuit 14 adjusts the gain of the read analog signal to keep the amplitude constant.

15はイコライザ回路(等化回路)であり、例えば反射
型のコサインイコライザで構成される。
Reference numeral 15 denotes an equalizer circuit, which is composed of, for example, a reflective cosine equalizer.

イコライザ回路15は、遅延時間τと等化定数(利得率
)Kにより、タイl−マージンの調整を行なう。
The equalizer circuit 15 adjusts the tie l-margin using the delay time τ and the equalization constant (gain factor) K.

第3図にイコライザ回路15の構成例を示す。FIG. 3 shows an example of the configuration of the equalizer circuit 15.

第3図において、イコライザ回路15は遅延時間τを有
する遅延回路16と、利得率K(0≦に≦1)を有する
減衰利得回路17と、差動増幅器18から構成される。
In FIG. 3, the equalizer circuit 15 includes a delay circuit 16 having a delay time τ, an attenuation gain circuit 17 having a gain factor K (0≦≦1), and a differential amplifier 18.

磁気ヘッド13からの読取アナログ信号f (t)は、
遅延回路16により時間τ遅れ、信号f’(を十τ)と
して差動増幅器18の正端子に出力する。また、減衰利
得回路17は信号Kf (t)を差動増幅器18の負端
子に出力し、さらに差動増幅器18の正端子から反射し
てきた信号f (t+2τ)をに倍して差動増幅器18
の負端子に入力する。抵抗(図外)は差動増幅器18か
らの反射信号を終端するためのものである。差動増幅器
18は信号f (t+τ)とKf(t) 十Kf (t
+2τ)の差分を出力することにより、磁気ヘッド13
からの読取アナログ信号をよりシャープにする。
The read analog signal f (t) from the magnetic head 13 is
The delay circuit 16 delays the signal f' by a time τ and outputs it to the positive terminal of the differential amplifier 18 as a signal f' (10τ). Further, the attenuation gain circuit 17 outputs the signal Kf (t) to the negative terminal of the differential amplifier 18, and further multiplies the signal f (t+2τ) reflected from the positive terminal of the differential amplifier 18 to the differential amplifier 18.
input to the negative terminal of A resistor (not shown) is for terminating the reflected signal from the differential amplifier 18. The differential amplifier 18 connects the signal f (t+τ) and Kf(t)
+2τ), the magnetic head 13
Sharpen the analog signal read from.

19はイコライザ回路15からの等化信号の高周波ノイ
ズを除去するフィルタ、20はフィルタ19の出力信号
のピークを検出し、ピークホールドを行なうピークホー
ルド回路である。
19 is a filter that removes high frequency noise from the equalized signal from the equalizer circuit 15, and 20 is a peak hold circuit that detects the peak of the output signal of the filter 19 and holds the peak.

ピークホールド回路20からのピーク信号は、弁別器2
1に入力するとともに、同期信号発生回路(PLL回路
)22に入力する。同期信号発生回路22と弁別器21
により弁別データが作成され、A/D変換された後に上
位装置に送られる。
The peak signal from the peak hold circuit 20 is transmitted to the discriminator 2
1 and is also input to the synchronization signal generation circuit (PLL circuit) 22. Synchronous signal generation circuit 22 and discriminator 21
Discrimination data is created, A/D converted, and then sent to the host device.

同期信号発生回路22は、ピーク信号と同期信号の位相
を比較して位相差を出力する位相比較器23と位相差に
基づいてコントロール電圧を発生するチャージポンプ2
4とコントロール電圧の振幅レベルをクランプする振幅
クランプ回路25と不要な高周波ノイズをカットするフ
ィルタ26とコントロール電圧に応じた周波数の同期ク
ロックを発生する電圧制御発振器27を有している。
The synchronization signal generation circuit 22 includes a phase comparator 23 that compares the phases of the peak signal and the synchronization signal and outputs a phase difference, and a charge pump 2 that generates a control voltage based on the phase difference.
4, an amplitude clamp circuit 25 that clamps the amplitude level of the control voltage, a filter 26 that cuts unnecessary high frequency noise, and a voltage controlled oscillator 27 that generates a synchronized clock having a frequency corresponding to the control voltage.

同期信号発生回路22からの同期信号はA/D変換器2
8Aによりデジタル値に変換された後にMPU29に人
力し、また、ピークホールド回路20からのピーク信号
はA/D変換器28Bによりデジタル値に変換された後
にMPU29に入力する。
The synchronization signal from the synchronization signal generation circuit 22 is sent to the A/D converter 2.
The peak signal from the peak hold circuit 20 is converted into a digital value by the A/D converter 28B and then input to the MPU 29.

30は第1記憶手段としてのROMであり、ROM30
には、各ヘッド毎に出荷時に測定した最大タイムマージ
ンが予め格納されている。
30 is a ROM as a first storage means;
The maximum time margin measured for each head at the time of shipment is stored in advance.

MPU29は、ピーク信号と同期信号の差によりタイム
マージンを演算するタイムマージン演算手段29Aおよ
びROM30から読み出した最大タイムマージンと演算
により求めたタイムマージンの差を求めて、最大タイム
マージンとなるような、イコライザ回路15の定数を変
えるための制御値(制御信号)を演算する制御値演算手
段29Bとしての機能を有する。MPU29からの制御
信号はD/A変換器31−によりアナログ値に変換され
た後に、イコライザ回路15に与えられ、その定数が調
整される。
The MPU 29 calculates the time margin based on the difference between the peak signal and the synchronization signal, and calculates the difference between the maximum time margin read from the ROM 30 and the time margin obtained by the calculation, and calculates the time margin such that the maximum time margin is obtained. It has a function as a control value calculation means 29B that calculates a control value (control signal) for changing the constant of the equalizer circuit 15. After the control signal from the MPU 29 is converted into an analog value by the D/A converter 31-, it is applied to the equalizer circuit 15, and its constant is adjusted.

32は第2記憶手段としてのRAMであり、RAM32
には最大マージンとなる制御値が各ヘッド毎に格納され
る。
32 is a RAM as a second storage means;
A control value that provides the maximum margin is stored for each head.

次に、動作を説明する。Next, the operation will be explained.

第4図は動作を説明するためのフローチャートである。FIG. 4 is a flowchart for explaining the operation.

第4図において、まず、ステップS1で電源投入後に磁
気ヘッド13を指定して磁気記録媒体11からデータの
読み出しを行なう。次に、ステップS2で読出しデータ
を前置増幅器12Bにより増幅した後にステップS3で
AGC回路14により振幅を一定とし、ステップS4で
イコライザ回路15により波形等化を行なう。
In FIG. 4, first, in step S1, after power is turned on, the magnetic head 13 is designated to read data from the magnetic recording medium 11. Next, in step S2, the read data is amplified by the preamplifier 12B, and then in step S3, the amplitude is made constant by the AGC circuit 14, and in step S4, the equalizer circuit 15 performs waveform equalization.

次に、ステップS5でピークホールド回路20により検
出されたピーク信号は、A/D変換器28Bによりデジ
タル値に変換された後に、MPU29に入力し、また、
ステップS6で同期信号発生回路22からの同期信号は
A/D変換器28Aによりデジタル値に変換された後に
MPU29に入力する。ステップS7でMP’U29は
ピーク信号と同期信号によりタイムマージンを演算し、
ステップS8でROM30から対応する磁気ヘッド13
の予め測定された最大タイムマージンを読み出し、ステ
ップS9で最大タイムマージンを得るための制御値を演
算して、D/A変換器31でアナログ値に変換した後に
イコライザ回路J5に与え、イコライザ回路15の定数
を変える。次に、ステップSIOでこのような帰還制御
により、最大タイムマージンとなる制御値を各磁気ヘッ
ド13毎に求めてRAM32に格納する。
Next, the peak signal detected by the peak hold circuit 20 in step S5 is input to the MPU 29 after being converted into a digital value by the A/D converter 28B, and
In step S6, the synchronization signal from the synchronization signal generation circuit 22 is converted into a digital value by the A/D converter 28A and then input to the MPU 29. In step S7, the MP'U 29 calculates a time margin using the peak signal and the synchronization signal,
In step S8, the corresponding magnetic head 13 is read from the ROM 30.
The pre-measured maximum time margin is read out, and in step S9, a control value for obtaining the maximum time margin is calculated, converted into an analog value by the D/A converter 31, and then given to the equalizer circuit J5. Change the constant. Next, in step SIO, by such feedback control, a control value that provides the maximum time margin is determined for each magnetic head 13 and stored in the RAM 32.

このように、タイムマージンが最大となるようにイコラ
イザ回路15の定数を最適値に設定するようにしたため
、タイムマージンの向上を図ることができ、各ヘッド毎
に電磁変換特性にバラツキがあっても、データの正確な
読み出しを行なうことができる。
In this way, the constants of the equalizer circuit 15 are set to optimal values so that the time margin is maximized, so the time margin can be improved, even if there are variations in the electromagnetic conversion characteristics for each head. , data can be read accurately.

[発明の効果] 以上説明してきたように、本発明によれば、ピーク信号
と同期信号によりタイムマージンを求めて、タイムマー
ジンが最大となるようにイコライザ回路の定数を変える
ようにしたため、タイムマージンを向上させることがで
き、ヘッドの特性にバラツキがあってもデータの読出し
精度を向上させることができる。
[Effects of the Invention] As described above, according to the present invention, the time margin is determined using the peak signal and the synchronization signal, and the constants of the equalizer circuit are changed so that the time margin is maximized. Therefore, even if there are variations in head characteristics, data reading accuracy can be improved.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の原理説明図、 第2図は本発明の一実施例を示す図、 第3図はイコライザ回路を示す図、 第4図はフローチャート、 第5図は従来例を示す図である。 図中、 11・・・磁気記録媒体、 12A・・・書込増幅器、 12B・・・前置増幅器、 13・・・磁気ヘッド、 14・・・AGC回路、 15・・・イコライザ回路、 16・・・遅延回路、 17・・・減衰回路、 18・・・差動増幅器、 19・・・フィルタ、 20・・・ピークホールド回路、 21・・・弁別器、 22・・・同期信号発生回路、 23・・・位相比較器、 24・・・チャージポンプ、 25・・・振幅クランプ回路、 26・・・フィルタ、 27・・・電圧制御発振器、 28A、28B・・・A/D変換器、 29・・・MPU。 29A・・・タイマージン演算手段、 29B・・・制御値演算手段、 30・・・ROM (第1記憶手段)、31・・・D/
A変換器、 32・・・RAM (第2記憶手段)。
Fig. 1 is a diagram explaining the principle of the present invention, Fig. 2 is a diagram showing an embodiment of the present invention, Fig. 3 is a diagram showing an equalizer circuit, Fig. 4 is a flowchart, and Fig. 5 is a diagram showing a conventional example. It is. In the figure, 11... Magnetic recording medium, 12A... Write amplifier, 12B... Preamplifier, 13... Magnetic head, 14... AGC circuit, 15... Equalizer circuit, 16. ...Delay circuit, 17...Attenuation circuit, 18...Differential amplifier, 19...Filter, 20...Peak hold circuit, 21...Discriminator, 22...Synchronizing signal generation circuit, 23... Phase comparator, 24... Charge pump, 25... Amplitude clamp circuit, 26... Filter, 27... Voltage controlled oscillator, 28A, 28B... A/D converter, 29 ...MPU. 29A...Timer margin calculation means, 29B...Control value calculation means, 30...ROM (first storage means), 31...D/
A converter, 32...RAM (second storage means).

Claims (1)

【特許請求の範囲】  入力波形の等化を行なうイコライザ回路(15)と、
ピーク信号を検出してホールドするピークホールF回路
(20)と、同期信号を発生する同期信号発生回路(2
2)と、前記ピーク信号と前記同期信号に基づいてタイ
ムマージンを演算するタイムマージン演算手段(29A
)と、各ヘッド毎の最大タイムマージンを記憶しておく
第1記憶手段(30)と、前記最大タイムマージンを得
るための前記イコライザ回路の定数を変える制御値を求
める制御値演算手段(29B)と、前記制御値を各ヘッ
ド毎に記憶しておく第2記憶手段(32)とを備え、 前記タイムマージンを最大値に調整するようにしたこと
を特徴とするタイムマージンの調整方式。
[Claims] An equalizer circuit (15) that equalizes an input waveform;
A peak hall F circuit (20) that detects and holds a peak signal, and a synchronization signal generation circuit (20) that generates a synchronization signal.
2), and time margin calculation means (29A) for calculating a time margin based on the peak signal and the synchronization signal.
), a first storage means (30) for storing the maximum time margin for each head, and a control value calculation means (29B) for calculating a control value for changing the constant of the equalizer circuit to obtain the maximum time margin. and second storage means (32) for storing the control value for each head, and adjusting the time margin to a maximum value.
JP16153490A 1990-06-20 1990-06-20 System for adjusting time margin Pending JPH0453005A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16153490A JPH0453005A (en) 1990-06-20 1990-06-20 System for adjusting time margin

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16153490A JPH0453005A (en) 1990-06-20 1990-06-20 System for adjusting time margin

Publications (1)

Publication Number Publication Date
JPH0453005A true JPH0453005A (en) 1992-02-20

Family

ID=15736927

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16153490A Pending JPH0453005A (en) 1990-06-20 1990-06-20 System for adjusting time margin

Country Status (1)

Country Link
JP (1) JPH0453005A (en)

Similar Documents

Publication Publication Date Title
US5233589A (en) Method for recording/reproducing information having a function of correcting variations in the interval in reproduced data and apparatus for realizing same
JP3345515B2 (en) Peak shift correction circuit and magnetic recording medium reproducing apparatus using the same
JPH0443349B2 (en)
US6134197A (en) Optical disk drive apparatus
US4908811A (en) Method and apparatus for data recording and reproducing with error reduction
JP2692281B2 (en) Data processing device
JPH0453005A (en) System for adjusting time margin
MY118089A (en) Optical disc reproduction apparatus capable of correcting a characteristic of an equalizer
EP0700045A2 (en) Reference clock generation circuit
JPH0644571A (en) Disk, disk recording device and disk reproducing device
JPH0877503A (en) Peak detection circuit and recording medium reproducing device using same
JP3052858B2 (en) Method and apparatus for automatically adjusting digital signal recording and reproduction
JP2638219B2 (en) Magnetic recording / reproducing circuit
JPH0249573B2 (en)
US6407977B1 (en) Method for controlling equalizer characteristics of reproduced signals
JPH087468A (en) Optical disk reproducing device
JP2584821B2 (en) Optical disc playback device
JPH10241170A (en) Servo signal generator and disc drive employing it
JPH04238104A (en) Automatic equalization system for magnetic recording and reproduced signal
JP2542398B2 (en) Time axis correction device
TW200419546A (en) Method and apparatus for dynamic readout decision level adjustment for use in domain expansion reading
JPH0719335B2 (en) Floppy disk drive data playback device
JPS6340385B2 (en)
KR100300953B1 (en) Device for recording/reproducing digital data and method therefor
JP2000195191A (en) Signal processing circuit of disk storage device and signal processing method thereof