JPH0452668B2 - - Google Patents

Info

Publication number
JPH0452668B2
JPH0452668B2 JP58039742A JP3974283A JPH0452668B2 JP H0452668 B2 JPH0452668 B2 JP H0452668B2 JP 58039742 A JP58039742 A JP 58039742A JP 3974283 A JP3974283 A JP 3974283A JP H0452668 B2 JPH0452668 B2 JP H0452668B2
Authority
JP
Japan
Prior art keywords
supplied
signal
liquid crystal
video signal
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58039742A
Other languages
Japanese (ja)
Other versions
JPS59165591A (en
Inventor
Mitsuo Soneda
Yoshikazu Hazama
Juji Hayashi
Koji Ootsu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP58039742A priority Critical patent/JPS59165591A/en
Publication of JPS59165591A publication Critical patent/JPS59165591A/en
Publication of JPH0452668B2 publication Critical patent/JPH0452668B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Closed-Circuit Television Systems (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、液晶ビユーフアインダーを有する電
子スチルカメラに関する。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to an electronic still camera with a liquid crystal viewfinder.

背景技術とその問題点 写真用カメラのフイルムの位置に撮像素子を設
け、所望時に映像信号の1フレーム分を取り出し
て記録媒体に記録するようにした電子スチルカメ
ラが提案されている。
BACKGROUND ART AND PROBLEMS There has been proposed an electronic still camera in which an image sensor is provided at the film position of a photographic camera, and one frame of a video signal is taken out and recorded on a recording medium when desired.

すなわち第1図において、11はレンズ、12
は撮像素子であつて、この撮像素子12からの映
像信号がアンプ及び信号処理回路13に供給され
る。この回路13からの信号がゲート回路14を
通じてアンプ及び信号処理回路15に供給され、
この回路15からの信号がデイスク、シートある
いはテープ状等の記録媒体を有するメモリ装置1
6に供給される。そして所望時にシヤツター17
が押されると、制御信号がゲート回路14に供給
され、映像信号な1フレーム分のみゲート回路1
4が導通され、取り出された1フレーム分の映像
信号がメモリ装置16に記録される。さらに回路
13からの信号がビユーフアインダー装置18に
供給され、撮像素子12で撮像された画像が表示
される。
That is, in FIG. 1, 11 is a lens, 12
is an image sensor, and a video signal from this image sensor 12 is supplied to an amplifier and signal processing circuit 13. A signal from this circuit 13 is supplied to an amplifier and signal processing circuit 15 through a gate circuit 14,
The signal from this circuit 15 is transmitted to a memory device 1 having a recording medium such as a disk, sheet, or tape.
6. And when desired, shutter 17
When is pressed, a control signal is supplied to the gate circuit 14, and only one frame of the video signal is sent to the gate circuit 1.
4 is made conductive, and the extracted video signal for one frame is recorded in the memory device 16. Furthermore, a signal from the circuit 13 is supplied to a viewfinder device 18, and the image captured by the image sensor 12 is displayed.

この装置において、ビユーフアインダー18に
は、通常は撮像素子12からの映像信号が連続し
て供給され、撮像素子12で撮像された画像が動
画で表示される。
In this device, the viewfinder 18 is normally continuously supplied with a video signal from the image sensor 12, and the image captured by the image sensor 12 is displayed as a moving image.

これに対して、シヤツター17を押した後で記
録された画像をビユーフアインダー18に静止画
で表示し、記録された内容を確認したいという要
求がある。その場合に例えばメモリ装置16に記
録された信号を再生して表示することが考えられ
る。
On the other hand, there is a demand for displaying the image recorded after pressing the shutter 17 as a still image on the viewfinder 18 and confirming the recorded content. In that case, it is conceivable to reproduce and display the signal recorded in the memory device 16, for example.

ところがそのためには、回路15に対応する再
生回路等を新たに設ける必要がある。しかしこの
種の装置は記録専用として再生は別体の装置で行
われることから、再生回路は全く余分に設けられ
るこになる。そしてこのために回路数が増加し、
複雑になつて、装置の小型、軽量化が阻害される
おそれがある。
However, for this purpose, it is necessary to newly provide a reproducing circuit or the like corresponding to the circuit 15. However, since this type of device is used only for recording and reproduction is performed by a separate device, a completely redundant reproduction circuit is required. And for this reason, the number of circuits increases,
This may become complicated and may impede efforts to make the device smaller and lighter.

またメモリ装置16とは別にフレーム若しくは
フイールドメモリを設けることも、小型、軽量化
の障害になる。
Further, providing a frame or field memory separately from the memory device 16 also becomes an obstacle to reducing size and weight.

ところでこのような装置において、ビユーフア
インダー18には例えば液晶による画像表示装置
が用いられる。
Incidentally, in such an apparatus, an image display device using liquid crystal, for example, is used as the viewfinder 18.

第2図において、1は撮像素子(図示せず)か
らの映像信号が供給される入力端子で、この入力
端子1からの信号がそれおれ例えばNチヤンネル
FETからなるスイツチング素子M1,M2……Mm
を通じて垂直(Y軸)方向のラインL1,L2……
Lmに供給される。なおmは水平(X軸)方向の
画素数に相当する数である。さらにm段のシフト
レジスタ2が設けられ、このシフトレジスタ2に
水平周波数のm倍のクロツク信号Ф1H,Φ2Hが供
給され、このシフトレジスタ2の各出力端子から
のクロツク信号Ф1H,Ф2Hによつて順次走査され
る駆動パルス信号φH1,φH2……φHnがスイツチン
グ素子M1〜Mmの各制御端子に供給される。な
おシフトレジスタ2には低電位(VSS)と高電位
V(DD)が供給され、この2つの電位の駆動パル
スが形成される。
In FIG. 2, reference numeral 1 denotes an input terminal to which a video signal from an image sensor (not shown) is supplied, and the signal from this input terminal 1 is divided into, for example, N channels.
Switching elements M 1 , M 2 ……Mm consisting of FETs
Lines L 1 , L 2 in the vertical (Y-axis) direction through...
Supplied to Lm. Note that m is a number corresponding to the number of pixels in the horizontal (X-axis) direction. Furthermore, an m-stage shift register 2 is provided, and clock signals Ф 1H and Φ 2H with m times the horizontal frequency are supplied to this shift register 2, and clock signals Ф 1H and Φ 2H from each output terminal of this shift register 2 are supplied. Drive pulse signals φ H1 , φ H2 , . Note that the shift register 2 is supplied with a low potential (V SS ) and a high potential V ( DD ), and drive pulses of these two potentials are formed.

また各ラインL1〜Lmにそれぞれ例えばNチヤ
ンネルFETからなりマトリクス状に配されたス
イツチング素子M11,M21……Mo1,M12,M22
…Mo2,……M1n,M2n……Monの各列線を構成
する素子の一端が接続される。なおnは水平走査
線数に相当する数である。このスイツチング素子
M11〜Mnmの他端がそれぞれ液晶セルC11,C21
……Conを通じてターゲツト端子3に接続され
る。
Furthermore, switching elements M 11 , M 21 , M o1 , M 12 , M 22 , which are each made of, for example, N-channel FETs and arranged in a matrix are arranged in each line L 1 to Lm.
...M o2 , ...M 1n , M 2n ...M on are connected to one end of the elements constituting each column line. Note that n is a number corresponding to the number of horizontal scanning lines. This switching element
The other ends of M 11 ~ Mnm are liquid crystal cells C 11 and C 21 respectively
...Connected to target terminal 3 through C on .

さらに、n段のシフトレジスタ4が設けられ、
このシフトレジスタ4に水平周波数のクロツク信
号Ф1V,Ф2Vが供給され、このシフトレジスタ4
の各出力端子からのクロツク信号Ф1V,Ф2Vによ
つて順次走査される駆動パルス信号φv1,φv2……
φvoが、スイツチング素子M11〜MonのX軸方向
の各行線(M11〜M1n)、(M21〜M2n)……
(Mo1〜Mon)ごとの制御端子にそれぞれ供給さ
れる。なお、シフトレジスタ4にもシフトレジス
タ2と同様にVSSとVDDが供給される。
Furthermore, an n-stage shift register 4 is provided,
Horizontal frequency clock signals Ф 1V and Ф 2V are supplied to this shift register 4.
Drive pulse signals φ v1 , φ v2 , which are sequentially scanned by clock signals Ф 1V , Ф 2V from each output terminal of .
φ vo is each row line in the X-axis direction of switching elements M 11 to M on (M 11 to M 1n ), (M 21 to M 2n )...
(M o1 to M on ) are respectively supplied to control terminals. Note that, like the shift register 2, the shift register 4 is also supplied with V SS and V DD .

すなわちこの回路において、シフトレジスタ
2,4には第3図A,Bに示すようなクロツク信
号Ф1H,Ф2H,Ф1V,Ф2Vが供給される。そして
シフトレジスタ2からは第3図Cに示すように各
画素期間ごとにφH1〜φHnが出力され、シフトレジ
スタ4からは第3図Dに示すように1水平期間ご
とにφV1〜φVoが出力される。さらに入力端子1に
は第3図Eに示すような信号が供給される。
That is, in this circuit, shift registers 2 and 4 are supplied with clock signals Τ 1H , Τ 2H , Τ 1V , and Τ 2V as shown in FIGS. 3A and 3B. The shift register 2 outputs φ H1 to φ Hn for each pixel period as shown in FIG. 3C, and the shift register 4 outputs φ V1 to φ for each horizontal period as shown in FIG. 3D. Vo is output. Furthermore, the input terminal 1 is supplied with a signal as shown in FIG. 3E.

そしてφV1,φH1が出力されているときは、スイ
ツチング素子M1とM11〜M1nがオンされ、入力
端子1→M1→L1→M11→C11→ターゲツト端子3
の電流路が形成されて液晶セルC11に入力端子1
に供給された信号とターゲツト端子3との電位差
が供給される。このためこのセルC11の容量分が
供給される。このためこのセルC11の容量分に、
1番目の画素の信号による電位差に相当する電荷
がサンプルホールドされる。この電荷量に対応し
て液晶の光透過率が変化される。これと同様のこ
とがセルC12〜Conについて順次行われ、さらの次
のフイールドの信号が供給された時点で各セル
C11〜Conの電荷量が書き換えられる。
When φ V1 and φ H1 are being output, switching elements M 1 and M 11 to M 1n are turned on, and input terminal 1 → M 1 → L 1 → M 11 → C 11 → target terminal 3
A current path is formed to input terminal 1 to liquid crystal cell C11.
The potential difference between the signal supplied to the target terminal 3 and the target terminal 3 is supplied. Therefore, the capacity of this cell C11 is supplied. Therefore, for the capacity of this cell C 11 ,
A charge corresponding to the potential difference due to the signal of the first pixel is sampled and held. The light transmittance of the liquid crystal changes depending on the amount of charge. The same thing is done sequentially for cells C 12 to C on , and when the signal of the next field is supplied, each cell
The amount of charge of C 11 to C on is rewritten.

このようにして、映像信号の各画素に対応して
液晶セルC11〜Cnmの光透過率が変化され、これ
が順次繰り返されて画像の表示が行われる。
In this way, the light transmittance of the liquid crystal cells C 11 to Cnm is changed corresponding to each pixel of the video signal, and this is sequentially repeated to display an image.

ここで液晶で表示を行う場合には、一般にその
信頼性、寿命を良くするため交流駆動が用いられ
る。その場合に、本願出願人は先に次のような回
路を提案した。第4図において、スイツチング素
子M1〜Mm、M11〜Mon及び液晶セルC11〜Con
同等のマトリクス回路(符号にダツシユを付して
示す)が設けられ、図示のように各行線ごとに垂
直方向に交互に組み合わせて配置される。このス
イツチング素子M1′〜Mm′、M11′〜Mon′の制御
端子が互に同じサフイツクスのもの同志共通に接
続されてシフトレジスタ2,4に接続される。さ
らにスイツチング素子M1〜Mm、M1′〜Mn′の信
号入力端がそれぞれ共通に接続される。
When displaying with a liquid crystal, alternating current driving is generally used to improve its reliability and longevity. In this case, the applicant has previously proposed the following circuit. In FIG. 4, a matrix circuit (indicated by a dot in the symbol) equivalent to the switching elements M 1 to Mm, M 11 to M on and liquid crystal cells C 11 to C on is provided, and each row line is connected as shown in the figure. They are arranged in alternating combinations in the vertical direction. The control terminals of the switching elements M 1 ′ to Mm′ and M 11 ′ to M on ′ are commonly connected to the shift registers 2 and 4 of the same suffix. Furthermore, the signal input terminals of the switching elements M 1 to Mm and M 1 ′ to M n ′ are connected in common.

また入力端子1がスイツチ5の一方及びスイツ
チ6の他方の固定接点に接続される。このスイツ
チ5の他方及びスイツチ5の一方の固定接点に所
定電圧VDCの直流電圧源7が接続される。このス
イツチ5,6がフイールドパルスPfにて一方及
び他方の固定接点に同時に切換えられる。そして
このスイツチ5,6からの信号がそれぞれスイツ
チング素子M1〜Mm及びM1′〜Mn′の信号入力端
に供給される。
Further, the input terminal 1 is connected to one fixed contact of the switch 5 and the other fixed contact of the switch 6. A DC voltage source 7 having a predetermined voltage V DC is connected to the other fixed contact of the switch 5 and one of the fixed contacts of the switch 5 . The switches 5 and 6 are simultaneously switched to one and the other fixed contact by the field pulse Pf. Signals from switches 5 and 6 are supplied to signal input terminals of switching elements M 1 -Mm and M 1 ' -M n ', respectively.

この装置において、1画素を構成する回路の等
価回路は第5図のようになつている。図中、
RLC、CLCは液晶の等価抵抗及び容量、またCDC
イツチング素子Mと液晶との界面に存在する直流
遮断容量である。一方入力端子1には第6Aに示
すように映像信号SVがそのまま供給される。そ
してスイツチ5,6が切換えられることにより、
スイツチング素子M1〜Mm及びM1′〜Mn′にはそ
れぞれ第6図B,Cに示すように映像信号と直流
電位が1フイールドごとに交互にそれぞれ逆のタ
ンミングで現れる信号が供給される。この信号が
例えば時点Tjiでサンプルホールドされることに
より、第5図の等価回路におけるスイツチング素
子Mの出力側には第6図Dに示すような信号電圧
Vsと直流電圧VDCの交番する電圧VLC′が現れる。
そしてこの電圧VLC′が容量CDCで直流遮断される
ことにより、液晶の対向端には第6図Eに示すよ
うに端子3のターゲツト電位VTを中心として変
化する交流電圧VLCが印加される。
In this device, the equivalent circuit of the circuit constituting one pixel is as shown in FIG. In the figure,
R LC and C LC are the equivalent resistance and capacitance of the liquid crystal, and the DC blocking capacitance existing at the interface between the C DC switching element M and the liquid crystal. On the other hand, the video signal S V is directly supplied to the input terminal 1 as shown in No. 6A. Then, by switching switches 5 and 6,
Switching elements M 1 to Mm and M 1 ′ to M n ′ are supplied with signals in which a video signal and a DC potential alternately appear in opposite timing every field, as shown in FIG. 6B and C, respectively. . By sampling and holding this signal at, for example, time Tji, the output side of the switching element M in the equivalent circuit of FIG. 5 has a signal voltage as shown in FIG. 6D.
A voltage V LC ′ appears that is an alternation of Vs and the DC voltage V DC .
Then, this voltage V LC ' is DC-blocked by the capacitor C DC , so that an AC voltage V LC that changes around the target potential V T of terminal 3 is applied to the opposite end of the liquid crystal, as shown in FIG. 6E. be done.

さらに液晶の対向端に印加される実効電圧
VLC rnsは、 VLCrms=1/2(Vs−VDC) となり、入力映像信号を1フイールドごとに信号
→直流→信号→直流として印加してもその情報は
画像情報に変換される。
Furthermore, the effective voltage applied to the opposite end of the liquid crystal
V LC rns becomes V LC rms = 1/2 (Vs - V DC ), and even if the input video signal is applied as signal -> DC -> signal -> DC for each field, the information is converted into image information.

このようにして画像が表示される。 The image is displayed in this way.

また第7図は本願出願人が先に提案した回路の
他の例であつて、この例では、スイツチング素子
M1′〜Mn′、M11′〜Mon′及び液晶セルC11′〜
Con′が各列線ごとに水平方向に組み合わせて配
置される。また入力端子1において、1画素分の
遅延回路8が設けられ、フイールドパルスPfに
て制御されるスイツチ9にて左側に設けられた液
晶セルC11′〜Con′に映像信号が供給される期間の
み信号が遅延されるようにする。なお10は映像
信号アンプであつて、通常の増幅が行われる。他
は第4図と同様にされる。
FIG. 7 is another example of the circuit proposed earlier by the applicant, and in this example, the switching element
M 1 ′ ~ M n ′, M 11 ′ ~ M on ′ and liquid crystal cell C 11 ′ ~
C on ′ are arranged in combination in the horizontal direction for each column line. In addition, a delay circuit 8 for one pixel is provided at the input terminal 1, and a video signal is supplied to the liquid crystal cells C 11 ′ to C on ′ provided on the left side by a switch 9 controlled by a field pulse Pf. Causes the signal to be delayed only for a period of time. Note that 10 is a video signal amplifier that performs normal amplification. The rest is the same as in FIG.

この回路においても、液晶セルC11〜Con及び
C11′〜Con′には増幅信号と直流電位が1フイール
ドごとに交互にそれぞれ逆のタイミングで印加さ
れる。また左側の液晶セルC11′〜Con′に印加され
る映像信号が1画素分遅延されて表示画像の水平
方向の位置が合わせられる。
In this circuit as well, liquid crystal cells C 11 to C on and
An amplified signal and a DC potential are applied to C 11 ′ to C on ′ alternately for each field at opposite timings. Further, the video signals applied to the left liquid crystal cells C 11 ′ to C on ′ are delayed by one pixel to adjust the horizontal position of the displayed image.

このようにしても画像が表示される。 Even if you do this, the image will be displayed.

発明の目的 本発明はこのような点にかんがみ、簡単な構成
で記録された画像をビユーフアンダーに静止画で
表示できるようにするものである。
OBJECTS OF THE INVENTION In view of the above points, the present invention enables a recorded image to be displayed as a still image on the view under with a simple configuration.

発明の概要 本発明は、撮像素子と、該撮像素子からの映像
信号を記憶する記憶手段と、上記撮像素子からの
映像信号をマトリクス状に配された液晶表示素子
に順次供給して画像表示を行う液晶ビユーフアイ
ンダーと、シヤツターボタンとを備え、該シヤツ
ターボタンが押されたときは上記撮像素子からの
映像信号に換え、上記液晶表示素子から順次読み
出された上記映像信号を再び上記液晶表示素子に
順次供給して静止画像表示を行うことを特徴とす
る電子スチルカメラであつて、これにすれば簡単
な構成で記録された画像をビユーフアンダーに静
止画で表示できるようになる。
Summary of the Invention The present invention includes an image sensor, a storage means for storing a video signal from the image sensor, and a display device that sequentially supplies the video signal from the image sensor to a liquid crystal display device arranged in a matrix to display an image. a shutter button, and when the shutter button is pressed, the video signal sequentially read out from the liquid crystal display element is replaced with a video signal from the image pickup device, and the video signal is displayed on the liquid crystal display again. This electronic still camera is characterized in that it displays still images by sequentially supplying them to a display element, and with this, recorded images can be displayed as still images under the view with a simple configuration.

実施例 第8図において、回路13からの信号スイツチ
21の一方の固定接点に供給され、このスイツチ
21の可動接点からの信号が映像アンプ22を通
じてスイツチ5の一方及びスイツチ6の他方の固
定接点に供給される。またスイツチ5の他方及び
スイツチ6の一方の固定接点と直流電圧源7との
間に負荷抵抗器23が設けられ、この抵抗器23
の端子電圧が前置アンプ24を通じてスイツチ2
1の他方の固定接点に供給される。さらにシヤツ
ター17からの制御信号が単安定マルチバイブレ
ータ25に供給され、この端安定マルチバイブレ
ータ25からの信号がスイツチ21の制御端子に
供給される。他は第1図、第4図と同様にされ
る。
Embodiment In FIG. 8, a signal from a circuit 13 is supplied to one fixed contact of a switch 21, and a signal from a movable contact of this switch 21 is passed through a video amplifier 22 to one fixed contact of a switch 5 and the other fixed contact of a switch 6. Supplied. Further, a load resistor 23 is provided between the other fixed contact of the switch 5 and one of the fixed contacts of the switch 6 and the DC voltage source 7.
The terminal voltage of is applied to the switch 2 through the preamplifier 24.
1 to the other fixed contact. Further, a control signal from the shutter 17 is supplied to a monostable multivibrator 25, and a signal from this end-stable multivibrator 25 is supplied to a control terminal of the switch 21. The rest is the same as in FIGS. 1 and 4.

この装置において、シヤツター17が押される
と、上述の同様に1フレームの映像信号が取り出
されてメモリ装置16に記録されると共に、制御
信号が単安定マルチバイブレータ25に供給され
て所定期間の信号が形成され、この間スイツチ2
1が他方の固定接点に切換られる。
In this device, when the shutter 17 is pressed, one frame of video signal is taken out and recorded in the memory device 16 in the same way as described above, and a control signal is supplied to the monostable multivibrator 25 to generate a signal for a predetermined period. is formed, and during this time switch 2
1 is switched to the other fixed contact.

一方スイツチ5,6は上述のようにフイールド
パルスPfにて1フイールドごとに切換られてい
る。ここで例えばスイツチ6が直流電圧源7側に
接続されると、直流電圧源7から第4図のダツシ
ユを付さない側のマトリクスに電圧が供給され、
各画素のコンデンサCDCに蓄積された信号電荷に
応じた大きさの電流が流される。これによつて負
荷抵抗器23に信号電荷に応じた電圧が発生さ
れ、この信号電圧アツプ24、スイツチ21、ア
ンプ22、スイツチ5を通じて第4図のダツシユ
を付した側のマトリクスに供給される。
On the other hand, the switches 5 and 6 are switched for each field by the field pulse Pf as described above. Here, for example, when the switch 6 is connected to the DC voltage source 7 side, voltage is supplied from the DC voltage source 7 to the matrix on the side where the dowel is not attached in FIG.
A current whose size corresponds to the signal charge accumulated in the capacitor C DC of each pixel is caused to flow. As a result, a voltage corresponding to the signal charge is generated in the load resistor 23, and is supplied to the matrix on the side marked with a dot in FIG. 4 through the signal voltage amplifier 24, switch 21, amplifier 22, and switch 5.

すなわち第9図に示すように、時点TSにシヤ
ツター17が押されると、一のフイールドで一方
のマトリクスに直流が供給されている間にこの一
方のマトリクスの信号が他方のマトリクスに供給
され、次のフイールドにこれが逆に行われ、同じ
信号が繰り返し供給されてシヤツター17が押さ
れたときの画像が静止画で表示される。
That is, as shown in FIG. 9, when the shutter 17 is pressed at time T S , while DC is being supplied to one matrix in one field, the signal of this one matrix is supplied to the other matrix, This is done in reverse for the next field, and the same signal is repeatedly supplied to display the still image when the shutter 17 is pressed.

このようにして静止画の表示が行われるわけで
あるが、この装置によれば各画素の蓄積電荷を用
いているので、新たなメモリや再生回路等を設け
る必要がなく、極めて簡単な構成で静止画の表示
を行うことができ、これによつて撮像後に記録さ
れた内容の確認を容易に行うことができる。
Still images are displayed in this way, but since this device uses the accumulated charge of each pixel, there is no need to provide a new memory or playback circuit, and the configuration is extremely simple. Still images can be displayed, thereby making it easy to confirm the recorded content after imaging.

さらに上述の例は第4の回路に適用した場合で
あるが、第7図の回路に適用する場合には次のよ
うに行う。すなわち第10図において、第7図の
スイツチ9からの信号がスイツチ21の一方の固
定設定に供給される。この例においても上述と同
様に静止画の表示が行われる。なおスイツチ5,
6は図示のように接続しても第4図と等価であ
る。
Furthermore, although the above example is applied to the fourth circuit, when applied to the circuit of FIG. 7, the following procedure is performed. That is, in FIG. 10, the signal from switch 9 of FIG. 7 is applied to one fixed setting of switch 21. In FIG. In this example as well, a still image is displayed in the same manner as described above. Furthermore, switch 5,
6 is equivalent to that shown in FIG. 4 even if it is connected as shown.

また上述の例において、アンプ21、液晶セ
ル、アンプ24のループゲインが1になるように
アンプ24のゲインが定められなるが、これが完
全に行われないよう場合には、第11図に示すよ
うにアンプ24の出力をAD変換回路31に供給
し、量子化した後この出力を再度DA変換回路3
2に供給することにより、ループゲインを完全に
1にすることができる。
Further, in the above example, the gain of the amplifier 24 is determined so that the loop gain of the amplifier 21, the liquid crystal cell, and the amplifier 24 becomes 1, but if this is not done completely, the gain of the amplifier 24 is determined as shown in FIG. The output of the amplifier 24 is then supplied to the AD conversion circuit 31, and after being quantized, this output is again supplied to the DA conversion circuit 3.
2, the loop gain can be made completely 1.

発明の効果 本発明によれば、簡単な構成で記録された画像
をビユーフアインダーに静止画で表示できるよう
になつた。
Effects of the Invention According to the present invention, recorded images can now be displayed as still images on the viewfinder with a simple configuration.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の装置の構成図、第2図〜第7図
は液晶表示装置の説明のための図、第8図は本発
明の一例の構成図、第9図はその説明のための
図、第10図、第11図は他の例の構成図であ
る。 5,6はスイツチ、7は直流電圧源、12は撮
像素子、16はメモリ装置、17はシヤツター、
18は電子ビユーフアインダー装置、21はスイ
ツチ、22,24はアンプ、23は負荷抵抗器、
25は単安定マルチバイブレータ、Mはスイツチ
ング素子、Cは液晶セルである。
Fig. 1 is a block diagram of a conventional device, Figs. 2 to 7 are diagrams for explaining a liquid crystal display device, Fig. 8 is a block diagram of an example of the present invention, and Fig. 9 is a diagram for explaining the same. 10 and 11 are configuration diagrams of other examples. 5 and 6 are switches, 7 is a DC voltage source, 12 is an image sensor, 16 is a memory device, 17 is a shutter,
18 is an electronic viewfinder device, 21 is a switch, 22 and 24 are amplifiers, 23 is a load resistor,
25 is a monostable multivibrator, M is a switching element, and C is a liquid crystal cell.

Claims (1)

【特許請求の範囲】[Claims] 1 撮像素子と、この撮像素子からの映像信号を
記憶する記憶手段と、上記撮像素子からの映像信
号をマトリクス状に配された液晶表示素子に順次
供給して画像表示を行う液晶ビユーフアインダー
と、シヤツターボタンとを備え、上記液晶表示素
子は2組のマトリクスが組み合わされて配置さ
れ、上記シヤツターボタンの押圧操作により、一
方の上記マトリクスに供給された映像信号を他方
の上記マトリクスに再度供給するようにして静止
画表示を行うことを特徴とする電子スチルカメ
ラ。
1. An image sensor, a storage means for storing a video signal from the image sensor, and a liquid crystal view finder that sequentially supplies the video signal from the image sensor to liquid crystal display elements arranged in a matrix to display an image; a shutter button, the liquid crystal display element is arranged by combining two sets of matrices, and by pressing the shutter button, the video signal supplied to one of the matrices is supplied again to the other matrix. An electronic still camera characterized by displaying a still image in a manner as follows.
JP58039742A 1983-03-10 1983-03-10 Picture display device Granted JPS59165591A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58039742A JPS59165591A (en) 1983-03-10 1983-03-10 Picture display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58039742A JPS59165591A (en) 1983-03-10 1983-03-10 Picture display device

Publications (2)

Publication Number Publication Date
JPS59165591A JPS59165591A (en) 1984-09-18
JPH0452668B2 true JPH0452668B2 (en) 1992-08-24

Family

ID=12561413

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58039742A Granted JPS59165591A (en) 1983-03-10 1983-03-10 Picture display device

Country Status (1)

Country Link
JP (1) JPS59165591A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07112255B2 (en) * 1987-05-18 1995-11-29 富士写真フイルム株式会社 Still image recorder

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5744374A (en) * 1980-08-29 1982-03-12 Minolta Camera Co Ltd Electrophotographic camera

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5744374A (en) * 1980-08-29 1982-03-12 Minolta Camera Co Ltd Electrophotographic camera

Also Published As

Publication number Publication date
JPS59165591A (en) 1984-09-18

Similar Documents

Publication Publication Date Title
CA1247735A (en) Electronic imaging camera
US5274457A (en) Digital electronic still camera having removable record means
US4803480A (en) Liquid crystal display apparatus
US5070409A (en) Liquid crystal display device with display holding device
JP2737947B2 (en) Imaging device
JPS59115678A (en) Image pickup device
JPH0452668B2 (en)
JPS58107782A (en) Liquid crystal video display drive circuit
US5625741A (en) Video signal recording apparatus
JP2971282B2 (en) Display device drive circuit
JP2002287710A (en) Liquid crystal display device, camera system, and portable terminal device
JPS58162177A (en) Still video camera
JPH0888833A (en) Converter, reverse converter and slow-motion display device provided with them
JPS63131796A (en) Video signal recorder
JPH022352B2 (en)
JPS5825782A (en) System for photographed picture recording device
JP2518240B2 (en) Recording device
JP2620814B2 (en) Video signal processing circuit in liquid crystal display device
JPS60136481A (en) Electronic camera
JPH02210972A (en) Electronic still camera
JP2001211370A (en) Pickup image display system of solid-state imaging device
JPS63250287A (en) High speed image pickup device
JPH0362965A (en) Photo sensor with memory
JPS59126377A (en) High speed image pickup device
JPH022353B2 (en)