JPH0452665A - Image forming device - Google Patents

Image forming device

Info

Publication number
JPH0452665A
JPH0452665A JP16135990A JP16135990A JPH0452665A JP H0452665 A JPH0452665 A JP H0452665A JP 16135990 A JP16135990 A JP 16135990A JP 16135990 A JP16135990 A JP 16135990A JP H0452665 A JPH0452665 A JP H0452665A
Authority
JP
Japan
Prior art keywords
circuit
image
output
signal
image forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16135990A
Other languages
Japanese (ja)
Inventor
Kenichiro Asada
朝田 賢一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP16135990A priority Critical patent/JPH0452665A/en
Publication of JPH0452665A publication Critical patent/JPH0452665A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To control image forming conditions finely and to increase image quality by controlling the light quantities of plural light beams to individually set values. CONSTITUTION:A CCD read part 130 processes and outputs image data as an analog picture element signal, which has its density converted and is converted into a digital signal; and the shading is corrected. The image data is converted by a gamma converting circuit 134 and a modulating circuit 135 imposes modulation on a semiconductor laser 136 with said image data. The output light intensity of the laser 136 is detected by a photodetector 137, whose detected value is inputted to a power correcting circuit 138. This circuit 138 corrects the value of a current, supplied from a constant current power circuit 139 to the laser 136 at specific timing other than the optical power modulation of the laser 136, with the output signal of a detector 137 and the light intensity of the laser 136 is controlled.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、感光体ドラムなどの像担持体上に一定パター
ン状の静電潜像を形成し、この静電潜像の電位を検知し
て、その検知電位に基づいて各種作像条件を制御するよ
うに構成された画像形成装置に関するものである。〔従
来の技術〕複写機やプリンタなどの各種画像形成装置に
おいては、一定方向に移送される感光体の表面を一様に
帯電し、この感光体上への露光により静電潜像を形成し
て、この静電潜像に対して現像部よりトナーを供給して
潜像を可視像化する。この得られたトナー像は用紙に転
写され、転写されたトナー像が用紙に定着されて用紙上
において最終画像が得られるようになっている。
[Detailed Description of the Invention] [Industrial Application Field] The present invention forms an electrostatic latent image in a fixed pattern on an image bearing member such as a photoreceptor drum, and detects the potential of this electrostatic latent image. The present invention relates to an image forming apparatus configured to control various image forming conditions based on the detected potential. [Prior Art] In various image forming devices such as copying machines and printers, the surface of a photoreceptor that is transported in a certain direction is uniformly charged, and an electrostatic latent image is formed by exposing the photoreceptor to light. Then, toner is supplied from the developing section to this electrostatic latent image to visualize the latent image. The obtained toner image is transferred to a sheet of paper, and the transferred toner image is fixed to the sheet of paper so that a final image is obtained on the sheet of paper.

前述の工程において帯電条件、露光条件、現像条件、転
写条件ならびに定着条件は、中央の制御部において制御
、調整がなされる。
In the above steps, charging conditions, exposure conditions, development conditions, transfer conditions, and fixing conditions are controlled and adjusted by a central control section.

一方、前記感光体は、帯電特性や感度特性などの特性値
が経時的に変化する性質を有している。
On the other hand, the photoreceptor has a property that characteristic values such as charging characteristics and sensitivity characteristics change over time.

このため所望の画像品質を維持する上から、感光体側の
特性変化に応じて前記帯電条件、露光条件、現像条件な
らびに転写条件などの作像条件を調整(補正)しなけれ
ばならない。
Therefore, in order to maintain desired image quality, it is necessary to adjust (correct) image forming conditions such as charging conditions, exposure conditions, development conditions, and transfer conditions in accordance with changes in the characteristics of the photoreceptor.

そのため従来から、感光体上に画定パターンの静電潜像
を形成し、この潜像の電位を表面電位センサで検知し、
この検知電圧の測定により感光体の経時変化を把握する
。そしてこれに基づいて各種作像条件の目標設定値が調
整され、感光体の経時変化に対応して各種作像条件が制
御されるようになっている。
Therefore, conventionally, an electrostatic latent image of a defined pattern is formed on a photoconductor, and the potential of this latent image is detected by a surface potential sensor.
By measuring this detection voltage, changes in the photoreceptor over time can be ascertained. Based on this, target setting values for various image forming conditions are adjusted, and various image forming conditions are controlled in response to changes in the photoreceptor over time.

本発明はこのような背景に基づいてなされたもので、そ
の目的は、フルカラー複写機のように複数の光ビームに
より像担持体上に静電潜像を形成する画像形成装置にお
いて、従来よりもさらに細く適切な作像条件の設定が可
能な画像形成装置を提供するにある。
The present invention has been made based on this background, and its purpose is to improve the image forming apparatus, which forms an electrostatic latent image on an image carrier using a plurality of light beams, such as a full-color copying machine, compared to conventional image forming apparatuses. It is an object of the present invention to provide an image forming apparatus in which narrower and more appropriate image forming conditions can be set.

〔課題を解決するための課題〕[Issues to be solved]

前記目的を達成するため、本発明は。 In order to achieve the above object, the present invention has the following features.

複数の光ビームにより少なくとも1つの例えば感光体ド
ラムなどの像担持体に静電潜像を形成して1画像出力を
得る画像形成装置において、前記複数の光を、それぞ予
め決められた書込タイミングにおいて所定のパターンで
変調走査して。
In an image forming apparatus that obtains one image output by forming an electrostatic latent image on at least one image bearing member such as a photoreceptor drum using a plurality of light beams, each of the plurality of light beams is used to write a predetermined image. Modulate and scan in a predetermined pattern at the timing.

像担持体上にパターン状の静電潜像を形成する静電潜像
形成手段と、 その静電潜像を形成した部分の表面電位を測定する表面
電位センサと、 前記複数の光ビーム光量をそれぞれ独立に設定された設
定値になるように制御する光量制御手段と、 その光量制御手段の設定値が、外部より与えられるデー
タによって適宜変更できるように構成され、 前記表面電位センサの検出信号に基づいて、それぞれの
光ビームの設定値が独立に変更可能になっていることを
特徴とするものである。
an electrostatic latent image forming means for forming a patterned electrostatic latent image on an image carrier; a surface potential sensor for measuring the surface potential of a portion where the electrostatic latent image is formed; and a surface potential sensor for measuring the amount of light of the plurality of light beams. A light amount control means for controlling each independently set value; and a light amount control means configured such that the set value of the light amount control means can be changed as appropriate based on externally provided data, and a detection signal of the surface potential sensor is configured to This is characterized in that the setting values of each light beam can be changed independently based on the above.

〔作用〕[Effect]

本発明は前述したように、複数の光ビームの光量をそれ
ぞれ個別に設定された設定値になるように独立して制御
できるから、作像条件をより細かく適切に制御すること
ができ、画像品質の高い画像形成装置を提供することが
できる。
As described above, the present invention can independently control the light intensity of a plurality of light beams so that each has an individually set value, so image forming conditions can be controlled more finely and appropriately, resulting in improved image quality. It is possible to provide an image forming apparatus with high performance.

〔実施例〕〔Example〕

次に本発明の実施例を図面とともに説明する。 Next, embodiments of the present invention will be described with reference to the drawings.

第1図はデジタルフルカラー複写機の概略構成図、第2
図ならびに第3図は制御部のブロック図、第4図は帯電
電位ならびに現像バイアス電位の設定例を示す図である
Figure 1 is a schematic configuration diagram of a digital full-color copying machine, Figure 2
3 and 3 are block diagrams of the control section, and FIG. 4 is a diagram showing an example of setting the charging potential and the developing bias potential.

まず最初、第1図を用いてデジタルフルカラー複写機の
概略構成について説明する。
First, the schematic configuration of a digital full-color copying machine will be explained using FIG. 1.

この複写機は大別して原稿読取り用のスキャナ部1と、
このスキャナ部1からデジタル信号として出力される画
像信号を電気的に処理する画像処理部2と、その画像処
理部2からの各色の画像記録情報に基づいて画像を転写
紙上に形成するプリンタ部3とから構成されている。
This copying machine is roughly divided into a scanner section 1 for reading originals,
An image processing section 2 that electrically processes the image signal output as a digital signal from the scanner section 1, and a printer section 3 that forms an image on transfer paper based on the image recording information of each color from the image processing section 2. It is composed of.

前記スキャナ部1は、コンタクトガラス4上に載置され
た原稿を光学的に走査するランプ5.5を備えている。
The scanner section 1 includes a lamp 5.5 that optically scans a document placed on a contact glass 4.

このランプ5.5によって照明された原稿の反射光はミ
ラー6.7.8により反射され、結像レンズ9を通って
ダイクロイックプリズム10に入射される。このダイク
ロイックプリズム10では1例えばレッド(R)、グリ
ーン(G)ならびにブルー(B)の3種類の波長光に分
光されて、受光素子11に入射される。図に示すように
この受光素子11は、レッド用CCD11R、グリーン
用CGDIIGならびにブルー用CGDIIBとから構
成されており、前述のように3種類に分光された各波長
がそれぞれのCCD1lに入射される。そして前記レッ
ド用CCD11R、グリーン用CCDI IG 、ブル
ー用CCDIIBは、受光した光をデジタル信号に変換
して前記画像処理部2へ出力するようになっている。
The light reflected from the original illuminated by this lamp 5.5 is reflected by a mirror 6.7.8, passes through an imaging lens 9, and enters a dichroic prism 10. The dichroic prism 10 separates the light into three wavelengths, for example, red (R), green (G), and blue (B), and enters the light receiving element 11. As shown in the figure, the light receiving element 11 is composed of a red CCD 11R, a green CGDIIG, and a blue CGDIIB, and each of the wavelengths separated into three types as described above is incident on each CCD 1l. The red CCD 11R, green CCDI IG, and blue CCDIIB convert the received light into digital signals and output them to the image processing section 2.

画像処理部2においては、入力された画像信号を例えば
ブラック(BK)、イエロー(Y)、マゼンタ(M)な
らびにシアン(C)の4色の記録色情報信号に変換され
る。なお、この実施例では前記4色の画像を形成する場
合を示しているが、3色でカラー画像を形成することも
できる。
In the image processing section 2, the input image signal is converted into recording color information signals of four colors, for example, black (BK), yellow (Y), magenta (M), and cyan (C). Although this embodiment shows the case where images are formed using the four colors, it is also possible to form a color image using three colors.

画像処理部2からの出力信号は前記プリンタ部3に入力
され、各々の色の記録装置138K、13C113M、
13Yに送られる。これら4組の並設された記録装置1
3はほぼ同一の構成を有しているから、記録装置L3C
を例にとってその構成を説明する。
The output signal from the image processing section 2 is input to the printer section 3, and the recording devices 138K, 13C113M,
Sent to 13Y. These four sets of parallel recording devices 1
3 have almost the same configuration, so the recording device L3C
The configuration will be explained using as an example.

図に示すように記録袋[13Cは、レーザ光射出装置1
2G、感光体ドラム14Cならびにこの感光体ドラム1
4Cの周囲に配置された帯電チャージャ15C,現像部
16C1表面電位センサSCならびに転写チャージャ1
7Cなどが順次配置されている。同図に示すように前記
表面電位センサSCは、感光体ドラム14Gの回転方向
において現像部16Cの下流側に配置されている。
As shown in the figure, the recording bag [13C is the laser beam emitting device 1
2G, photosensitive drum 14C, and this photosensitive drum 1
Charger 15C, developing section 16C1 surface potential sensor SC and transfer charger 1 arranged around 4C
7C etc. are arranged sequentially. As shown in the figure, the surface potential sensor SC is arranged downstream of the developing section 16C in the rotational direction of the photosensitive drum 14G.

本実施例では、ネガ・ポジ現像プロセス方式(反転現像
プロセス方式)を採用している。まず、前記帯電チャー
ジャ15Cによって感光体ドラム14Cの表面が約−8
00Vに一様に帯電され、次にレーザ光射出装置it 
2Cにより露光が行なわれ、シアン光像に対応する静電
潜像が形成される。
In this embodiment, a negative/positive development process method (reversal development process method) is adopted. First, the surface of the photoreceptor drum 14C is approximately -8
It is uniformly charged to 00V, and then the laser beam emitting device it
Exposure is performed by 2C, and an electrostatic latent image corresponding to the cyan light image is formed.

この露光によって形成された静電潜像の部分は、その表
面電位がほぼ零電位になる。このシアン光像の静電潜像
は、約−500vの負電位現像バイアスを有する現像部
16Gにより現像され顕像化される。
The surface potential of the electrostatic latent image portion formed by this exposure becomes approximately zero potential. This electrostatic latent cyan image is developed and visualized by the developing section 16G having a negative potential developing bias of approximately -500V.

一方、給紙コロ18の駆動により給紙部19から送給さ
れた転写紙は、レジストローラ20によって画像先端と
揃うタイミングで転写ベルト21上に送り出されて、転
写ベルト21上で静電吸着される。この転写ベルト21
により搬送される転写紙は、シアンのトナー像が形成さ
れている感光体ドラム14Cの直下を通過し、転写チャ
ージャ17Gの作用ででトナー像が転写紙に転写される
On the other hand, the transfer paper fed from the paper feed section 19 by the drive of the paper feed roller 18 is sent onto the transfer belt 21 by the registration rollers 20 at the timing when it is aligned with the leading edge of the image, and is electrostatically attracted on the transfer belt 21. Ru. This transfer belt 21
The transfer paper conveyed by passes directly under the photosensitive drum 14C on which a cyan toner image is formed, and the toner image is transferred to the transfer paper by the action of the transfer charger 17G.

しかるのちトナー像は定着ローラ22によって転写紙上
に転写され、排紙ローラ23によって機外へ排出される
Thereafter, the toner image is transferred onto the transfer paper by the fixing roller 22 and discharged to the outside of the machine by the paper discharge roller 23.

次にプリンタ部3の制御系全体のブロック図を第2図に
示す。
Next, a block diagram of the entire control system of the printer section 3 is shown in FIG.

プリンタ部3用のメイン制御部40は、CPUを中心に
ROM、RAM、■/○インターフェースなどを備えて
全体を制御している。このメイン制御部4−0の入力側
には、転写紙の機外への排出を検出する排紙センサ41
、給紙部19内の転写紙の有無を検出するペーパーエン
ドセンサ42゜レジストローラ20への給紙を制御する
レジストセンサ43、カセットサイズを検出するカセッ
トサイズセンサ44、BK、C,M、Yの各トナーの濃
度を検出するフォトセンサ458に、45C。
The main control section 40 for the printer section 3 includes a CPU, a ROM, a RAM, a ■/○ interface, etc., and controls the entire printer. On the input side of this main control unit 4-0, there is a paper discharge sensor 41 that detects the discharge of transfer paper to the outside of the machine.
, a paper end sensor 42 that detects the presence or absence of transfer paper in the paper feed section 19, a registration sensor 43 that controls paper feeding to the registration roller 20, a cassette size sensor 44 that detects the cassette size, BK, C, M, Y. 45C in a photosensor 458 that detects the density of each toner.

45M、45Y、定着ヒータの温度を検出するサーミス
タ46、感光体ドラム14の表面電位を検出する表面電
位センサSBK、SC,SM、SYなどがそれぞれ接続
されている。
45M, 45Y, a thermistor 46 that detects the temperature of the fixing heater, and surface potential sensors SBK, SC, SM, and SY that detect the surface potential of the photosensitive drum 14, etc. are connected, respectively.

メイン制御部40の出力側には、帯電チャージャ15、
転写チャージャ17ならびにベルト除電チャージャ47
(第1図参照)がそれぞれの高圧電源48.49.50
を介して接続されている。
On the output side of the main control unit 40, a charger 15,
Transfer charger 17 and belt static elimination charger 47
(See Figure 1) is 48.49.50 for each high voltage power supply.
connected via.

また定着ローラ22内に設けられているヒータ51が、
ヒータ制御部52を介して接続されている。
Further, a heater 51 provided within the fixing roller 22
It is connected via a heater control section 52.

さらにメインモータ53、感光体ドラム14ならびに転
写ベルト21を駆動する駆動モータ54が、DCモータ
ドライバ55を介して接続されている。
Further, a main motor 53, a drive motor 54 that drives the photosensitive drum 14, and the transfer belt 21 are connected via a DC motor driver 55.

また、前記画像処理部2からの画像データを取込むため
のビデオ制御部54が設けられている。
Further, a video control section 54 is provided to take in image data from the image processing section 2.

このビデオ制御部56には、BK、C,M、Y用の半導
体レーザ57BK、57C,57M、57Y(レーザ光
射出装置128に、12C,12M。
This video control unit 56 includes semiconductor lasers 57BK, 57C, 57M, and 57Y for BK, C, M, and Y (12C, 12M in the laser beam emitting device 128).

12Y)を制御するLDドライバ58が接続されている
。またこのビデオ制御部56には、ポリゴンミラーを駆
動するミラー駆動モータ59がポリゴンモータドライバ
6oを介して接続されている。
12Y) is connected to the LD driver 58. Further, a mirror drive motor 59 for driving a polygon mirror is connected to this video control section 56 via a polygon motor driver 6o.

さらに前記メイン制御部40には、前記現像部168に
、16C,16M、16Yに備えられている現像スリー
ブ268に、26C,26M。
Further, in the main control section 40, the developing sleeves 268, which are provided in the developing section 168, 16C, 16M, and 16Y, are provided with 26C and 26M.

26Yに現像バイアス電圧を印加する現像バイアス高圧
電源61が接続されている。また、前記現像部168に
、16G、16M、16Yに備えられているトナー補給
ローラ29BK、29G。
A developing bias high voltage power supply 61 that applies a developing bias voltage is connected to 26Y. Further, in the developing section 168, toner supply rollers 29BK and 29G are provided in the toner supply rollers 16G, 16M, and 16Y.

29M、29Yにトナーの供給信号を出力する補給バイ
アス高圧電源62が接続されている。
A replenishment bias high voltage power supply 62 that outputs a toner supply signal is connected to 29M and 29Y.

一方、第2図に示すように、前記帯電高圧電源48C(
他色のBK、M、Y用も同様)ならびに現像バイアス高
圧電源61 (他色のBK、M、Y用も同様)には、メ
イン制御部40から出力電圧が変化できる4本の信号線
0,1,2,3とトリガー信号線が接続されている。こ
の4本の信号線0.1,2.3によるrH]とrLJの
組合せにより、前記帯電高圧電源48Cならびに現像バ
イアス高圧電源61Cが、第4図に示すような出力電圧
に設定できるようになっている。
On the other hand, as shown in FIG. 2, the charging high voltage power source 48C (
The same applies to other colors BK, M, and Y) and the developing bias high voltage power supply 61 (same applies to other colors BK, M, and Y) has four signal lines 0 that can change the output voltage from the main control unit 40. , 1, 2, and 3 are connected to trigger signal lines. By combining rH] and rLJ by these four signal lines 0.1 and 2.3, the charging high-voltage power supply 48C and the developing bias high-voltage power supply 61C can be set to the output voltage as shown in FIG. ing.

また前記ビデオ制御部56には、メイン制御部40から
のパターントリガ信号が「L」にされたことにより露光
後に電位検出パターンのデータを読出し、このデータに
基づいてレーザ射出装置128に、12C,12M、1
2Yの各半導体レーザを点灯させる機能を有している。
In addition, the video control unit 56 reads the data of the potential detection pattern after exposure when the pattern trigger signal from the main control unit 40 is set to “L”, and based on this data, the data of the potential detection pattern is sent to the laser emitting device 128. 12M, 1
It has a function of lighting each 2Y semiconductor laser.

次に感光体ドラム14における表面電位の検出動作につ
いて第4図とともに説明する。
Next, the detection operation of the surface potential on the photosensitive drum 14 will be explained with reference to FIG.

図中の71は半導体レーザ、72はコリメートレンズ、
73はポリゴンミラー、74はfθレレノ、75は防塵
ガラス板、76は同期検出器、77は感光体ドラム、7
8は表面電位センサ、79は光量制御手段、80は半導
体レーザ駆動手段、81はパターン発生手段、82はパ
ターン出力タイミング信号、83は画像データである。
In the figure, 71 is a semiconductor laser, 72 is a collimating lens,
73 is a polygon mirror, 74 is an fθ relleno, 75 is a dustproof glass plate, 76 is a synchronization detector, 77 is a photosensitive drum, 7
8 is a surface potential sensor, 79 is a light amount control means, 80 is a semiconductor laser drive means, 81 is a pattern generation means, 82 is a pattern output timing signal, and 83 is image data.

前記半導体レーザ71は注入電流量によって出力光強度
が変化し、また一定の注入電流量であっても温度変化な
どにより出力光強度が大きく変化する。そのため一般的
には出力光強度が一定になるように、注入電流量を制御
する(APC)。この実施例では前記光量設定手段79
で注入電流値が決定され、半導体レーザ駆動手段80で
外部からの画像データ83に応じて半導体レーザ71へ
の注入電流をコントロールする。
The output light intensity of the semiconductor laser 71 changes depending on the amount of injected current, and even if the amount of injected current is constant, the output light intensity changes greatly due to temperature changes and the like. Therefore, the amount of injected current is generally controlled so that the output light intensity is constant (APC). In this embodiment, the light amount setting means 79
The injection current value is determined, and the semiconductor laser driving means 80 controls the injection current to the semiconductor laser 71 according to image data 83 from the outside.

半導体レーザ71からの光は拡散光なので、コリメート
レンズ72で平行光にする。ポリゴンミラー73は常時
回転し、前述の平行ビームを直線走査する。前記fθレ
レノ74は感光体ドラム77上のビーム走査速度が一定
となるよう、かつビームが集光するように機能している
。前記防塵ガラス板75は、トナーなどの浮遊粒子から
光学系を保護するためのものである。
Since the light from the semiconductor laser 71 is diffused light, the collimating lens 72 converts it into parallel light. The polygon mirror 73 constantly rotates and linearly scans the aforementioned parallel beam. The fθ relleno 74 functions to keep the beam scanning speed on the photoreceptor drum 77 constant and to condense the beam. The dustproof glass plate 75 is for protecting the optical system from floating particles such as toner.

メイン制御部(図示せず)から出力されるパターン出力
タイミング信号82によりパターン発生手段81が駆動
され、それによって一定パターンの静電潜像が感光体ド
ラム77上に形成される。
A pattern generating means 81 is driven by a pattern output timing signal 82 outputted from a main control section (not shown), thereby forming an electrostatic latent image of a fixed pattern on the photoreceptor drum 77.

そしてこのパターン状静電潜像部分の表面電位が前記表
面゛電位センサ78によって測定され、光量制御手段に
おいては表面電位センサ78からの検出信号に応じて内
部のデータテーブルを参照しながら、必要光量が設定さ
れる。なお、前記パターン状静電潜像は感光体ドラム7
7の通常の画像形成領域外の領域に形成される。また、
そのパターン状静電潜像部分が現像部を通過する際には
現像工程を停止して、トナーの付着による表面電位のバ
ラツキやトナーの消費を防止するようになっている。
The surface potential of this patterned electrostatic latent image portion is measured by the surface potential sensor 78, and the light amount control means determines the required light amount while referring to an internal data table according to the detection signal from the surface potential sensor 78. is set. Note that the patterned electrostatic latent image is formed on the photoreceptor drum 7.
7 is formed in an area outside the normal image forming area. Also,
When the patterned electrostatic latent image portion passes through the developing section, the developing process is stopped to prevent variations in surface potential due to toner adhesion and toner consumption.

通常の画像形成において、トナーの付着量は潜像電位と
現像バイアス電位との電位差に依存する。
In normal image formation, the amount of toner attached depends on the potential difference between the latent image potential and the developing bias potential.

そして帯電電位が変動して現像バイアス値に近くなると
、感光体ドラムの地の部分を現像し、所謂、地汚れが発
生するので、帯電電位vOと潜像電位との差が各色に応
じて一定になるように制御するのが好ましい。
When the charging potential fluctuates and approaches the developing bias value, the background portion of the photoreceptor drum is developed and so-called background smear occurs, so the difference between the charging potential vO and the latent image potential remains constant for each color. It is preferable to control it so that

第5図は多値出力の場合(V o = V :lの4段
階)の表面電位測定結果の例で、例えばV。とvヨの差
(vo−■3)が一定になるように半導体レーザ71の
光量を制御する。また、トナーの種類、温度や湿度など
の環境変化あるいは感光体ドラムの経時変化などに応じ
て前記V o −V 3の値を適切に設定し、半導体レ
ーザの出力光量を制御することにより、前述のような特
性の差を相殺することができる。
FIG. 5 shows an example of the surface potential measurement results in the case of multi-value output (4 levels of V o = V:l), for example, V. The amount of light from the semiconductor laser 71 is controlled so that the difference between VO and YO (vo - 3) is constant. In addition, by appropriately setting the value of V o -V 3 according to the type of toner, environmental changes such as temperature and humidity, or changes over time of the photoreceptor drum, and controlling the output light amount of the semiconductor laser, the above-mentioned It is possible to cancel out differences in characteristics such as

また、特に環境によってはvOと現像バイアス電圧との
電位差を大きくとらないと、地汚れがひどくなる場合が
あり、この対策としてvOならびに現像バイアス電圧を
それぞれ調整して、■1〜v3を変化させる方法が有利
である。表面電位を変化させるのには光量を調整する方
法が簡便であり、この光量調整方法としては、ビーム光
強度を変える方法、半導体レーザの点灯時間を変える方
法ならびに両者の組合せなどが有利である。
Also, depending on the environment, if the potential difference between vO and developing bias voltage is not large enough, background stains may become severe.As a countermeasure, adjust vO and developing bias voltage respectively, and change ■1 to v3. The method is advantageous. A simple method for changing the surface potential is to adjust the amount of light, and advantageous methods for adjusting the amount of light include a method of changing the beam light intensity, a method of changing the lighting time of the semiconductor laser, and a combination of the two.

次にビーム光強度を制御する方法について説明する。Next, a method of controlling the beam light intensity will be explained.

第6図はビーム光強度を制御する制御ブロック図、第7
図は光出力設定手段の回路図、第8図はプリンタ部の概
略構成図である。
Fig. 6 is a control block diagram for controlling the beam light intensity, Fig. 7
The figure is a circuit diagram of the optical output setting means, and FIG. 8 is a schematic configuration diagram of the printer section.

まず第8図を用いてプリンタ部の概略構成について説明
する。同図において半導体レーザ71、コリメートレン
ズ72、ポリゴンミラー73、Fθレレノ74、同期検
知器76、感光体ドラム77ならびに半導体レーザ駆動
手段80などは第4図に示したものと同一のものである
。図中の84は光検出器、85は制御回路、86は信号
処理回路である。
First, the schematic configuration of the printer section will be explained using FIG. 8. In the figure, a semiconductor laser 71, a collimating lens 72, a polygon mirror 73, an F.theta. mirror 74, a synchronization detector 76, a photosensitive drum 77, a semiconductor laser driving means 80, etc. are the same as those shown in FIG. In the figure, 84 is a photodetector, 85 is a control circuit, and 86 is a signal processing circuit.

この信号処理回路86は画像データ83を半導体レーザ
駆動手段80に印加するが、そのタイミングを同期検出
器76からの同期信号によって制御される。
The signal processing circuit 86 applies the image data 83 to the semiconductor laser driving means 80, and its timing is controlled by a synchronization signal from the synchronization detector 76.

半導体レーザ71から後方に射出されるレーザビームは
光検出器84に入射されて、その光強度が検出される。
A laser beam emitted backward from the semiconductor laser 71 is incident on a photodetector 84, and its light intensity is detected.

この検出信号に応じて、制御回路85が半導体レーザ駆
動手段80を制御して、半導体レーザ71のビーム光強
度が所望値になるようにコントロールする。
According to this detection signal, the control circuit 85 controls the semiconductor laser driving means 80 so that the beam light intensity of the semiconductor laser 71 becomes a desired value.

次に前記制御回路85の詳細な構成を第6図とともに説
明する。
Next, the detailed configuration of the control circuit 85 will be explained with reference to FIG.

出力制御動作を開始させるためのタイミング信号Txが
入力されると、JKフリップフロップ87がクリアされ
、その出力信号がLレベルになることによりアップダウ
ンカウンタ88のカウント動作を許可する。比較器89
の出力信号はDフリップフロップ90で発振器91から
のクロック信号によりラッチされ、このDフリップフロ
ップ90の出力信号はアップダウンカウンタ88に計数
モード信号として加えられ、この計数モードを制御する
と同時にDフリップフロップ92で発振器91からのク
ロック信号によりラッチされる。
When the timing signal Tx for starting the output control operation is input, the JK flip-flop 87 is cleared and its output signal goes to L level, thereby permitting the up/down counter 88 to perform the counting operation. Comparator 89
The output signal of the D flip-flop 90 is latched by the clock signal from the oscillator 91, and the output signal of the D flip-flop 90 is applied as a counting mode signal to the up/down counter 88, and at the same time the D flip-flop 90 controls the counting mode. It is latched at 92 by the clock signal from the oscillator 91.

Dフリップフロップ90の非反転出力およびDフリップ
フロップ92の反転出力はノア回路93に入力され、こ
のノア回路93の出力信号によりJKフリップフロップ
87がセットされる。
The non-inverted output of the D flip-flop 90 and the inverted output of the D flip-flop 92 are input to a NOR circuit 93, and the output signal of the NOR circuit 93 sets the JK flip-flop 87.

光検出器84により検出され増幅器94で増幅されたレ
ーザビーム強度に比例した出力は、比較器89で基準電
圧Vrefと比較され、その比較結果に応じて比較器8
9からは高レベルまたは低レベルの信号が出力される。
The output proportional to the laser beam intensity detected by the photodetector 84 and amplified by the amplifier 94 is compared with the reference voltage Vref by the comparator 89, and the output of the comparator 8 is determined according to the comparison result.
9 outputs a high level or low level signal.

例えば、比較器89の出力が高レベル(すなわち、半導
体レーザ71の光出力が基準電圧Vrefより大)の場
合、タイミング信号T1によりアップダウンカウンタ8
8のカウント動作が許可されると、そのアップダウンカ
ウンタ88はDフリップフロップ90の高レベル出力に
よりダウンカウンタとして動作する。
For example, when the output of the comparator 89 is at a high level (that is, the optical output of the semiconductor laser 71 is higher than the reference voltage Vref), the up/down counter 8
When the count operation of 8 is permitted, the up/down counter 88 operates as a down counter due to the high level output of the D flip-flop 90.

そして、アップダウンカウンタ88の出力はデジタルア
ナログ変換器95でアナログ信号に変換され、その出力
に応じて半導体レーザ駆動手段80から出力される半導
体レーザ71の駆動電流値が変化するようになっている
。よってこの場合、半導体レーザ71の駆動電流値が減
少し、増幅器94の出力電圧が低下する。そして比較器
89の出力が高レベルから低レベルに反転すると、Dフ
リップフロップ90の出力が低レベルになってノア回路
93の出力が高レベルになり、JKフリップフロップ8
7がセットされて、アップダウンカウンタ88のカウン
ト動作を禁止する。
The output of the up/down counter 88 is converted into an analog signal by a digital-to-analog converter 95, and the driving current value of the semiconductor laser 71 output from the semiconductor laser driving means 80 changes according to the output. . Therefore, in this case, the driving current value of the semiconductor laser 71 decreases, and the output voltage of the amplifier 94 decreases. When the output of the comparator 89 is inverted from high level to low level, the output of the D flip-flop 90 becomes low level, the output of the NOR circuit 93 becomes high level, and the JK flip-flop 8
7 is set to prohibit the up/down counter 88 from counting.

一方、比較器89の出力が低レベル(すなわち、半導体
レーザ71の光出力が基準電圧Vrefより小)の場合
、タイミング信号T1によりアップダウンカウンタ88
のカウント動作が許可されると。
On the other hand, when the output of the comparator 89 is at a low level (that is, the optical output of the semiconductor laser 71 is lower than the reference voltage Vref), the up/down counter 88 is activated by the timing signal T1.
Once the counting operation is allowed.

そのアップダウンカウンタ88はDフリップフロップ9
0の低レベル出力によりアップカウンタとして動作する
The up/down counter 88 is a D flip-flop 9
It operates as an up counter by outputting a low level of 0.

そしてそのアップダウンカウンタ88の出力はデジタル
アナログ変換器95でアナログ信号に変換され、その出
力に応じて半導体レーザ駆動手段80からの駆動電流が
増加し、増幅器94の出力電圧が上昇する。そして、比
較器89の出力が低レベルから高レベルに反転すると、
Dフリップフロップ90の出力が高レベルとなる。これ
により、アップダウンカウンタ88がダウンカウンタと
して動作するようになる。このときノア回路93の出力
は低レベルのままで、JKフリップフロップ87がリセ
ットされず、アップダウンカウンタ88はカウント動作
が許可されたままである。すなわち、アップダウンカウ
ンタ88は半導体レーザ71の光出力が増加して基準電
圧Vrefを越たときにはカウント動作禁止とはならず
、半導体レーザ71の光出力が減少して基準電圧Vre
fを越えたときに初めてカライト動作禁止となる。従っ
て、半導体レーザ71の駆動電流は常に一定となる。
The output of the up/down counter 88 is converted into an analog signal by a digital-to-analog converter 95, and the drive current from the semiconductor laser drive means 80 increases in accordance with the output, and the output voltage of the amplifier 94 increases. Then, when the output of the comparator 89 is inverted from low level to high level,
The output of the D flip-flop 90 becomes high level. This causes the up/down counter 88 to operate as a down counter. At this time, the output of the NOR circuit 93 remains at a low level, the JK flip-flop 87 is not reset, and the up/down counter 88 remains enabled to perform counting operations. That is, when the optical output of the semiconductor laser 71 increases and exceeds the reference voltage Vref, the up/down counter 88 does not prohibit the counting operation, but when the optical output of the semiconductor laser 71 decreases and exceeds the reference voltage Vref.
Colorite operation is prohibited only when f is exceeded. Therefore, the driving current of the semiconductor laser 71 is always constant.

これとは反対に、アップダウンカウンタ88は半導体レ
ーザ71の光出力が減少して基準電圧Vrefを越えた
ときには、カウント動作禁止とはならず、半導体レーザ
71の光出力が増加し、基準電圧V refを越えたと
きにカウント動作禁止となるように設定しても半導体レ
ーザ71の駆動電流は常に一定に維持される。
On the contrary, when the optical output of the semiconductor laser 71 decreases and exceeds the reference voltage Vref, the up/down counter 88 does not prohibit the counting operation, but the optical output of the semiconductor laser 71 increases and the reference voltage Vref is exceeded. Even if it is set so that the counting operation is prohibited when the value exceeds ref, the drive current of the semiconductor laser 71 is always maintained constant.

すなわち、第6図において枠96で囲んだ部分は、比較
器89からの出力の変わり目を検出し、アップダウンカ
ウンタ88のカウント動作を許可しまたは禁止するエツ
ジ検出回路に相当する。前述のように増幅器94の出力
電圧が基準電圧Vrefを基準として一定値となるよう
に、半導体レーザ71からの光出力を制御する(光出力
は常に一定値に保持される)。
That is, the portion surrounded by a frame 96 in FIG. 6 corresponds to an edge detection circuit that detects a change in the output from the comparator 89 and permits or prohibits the counting operation of the up/down counter 88. As described above, the optical output from the semiconductor laser 71 is controlled so that the output voltage of the amplifier 94 is a constant value with reference to the reference voltage Vref (the optical output is always maintained at a constant value).

このように半導体レーザ71からの光出力は、その光出
力を光検出器84で検出して、増幅器84で増幅した出
力と基準電圧Vrefとが一致するときの光出力となる
。従って本実施例では、基準電圧Vrefが大となれば
増幅器94の出力は基準電圧Vrefとともに大となる
ように、半導体レーザ71の光出力も大となる。また逆
に、基準電圧Vrefが小となれば、増幅器94に出力
は基準電圧Vrefとともに小さくなるように、半導体
レーザ71の光出力も小となる。
In this way, the optical output from the semiconductor laser 71 becomes an optical output when the optical output is detected by the photodetector 84 and the output amplified by the amplifier 84 matches the reference voltage Vref. Therefore, in this embodiment, when the reference voltage Vref becomes large, the output of the amplifier 94 becomes large together with the reference voltage Vref, and the optical output of the semiconductor laser 71 also becomes large. Conversely, when the reference voltage Vref becomes small, the optical output of the semiconductor laser 71 also becomes small so that the output to the amplifier 94 becomes small together with the reference voltage Vref.

外部より入力される、例えばプリンタ本体制御部あるい
はイメージプロセッサ部などから入力される走査ビーム
出力データはアナログデータでもよいが、デジタルデー
タはアナログデータに比較してノイズに強く、データの
加工や保持が容易であることから、デジタルデータで与
える方が得策である。デジタルデータであれば、複数ビ
ットのパラレルあるいはシリアルで入力するなどの方法
でもよい。
The scanning beam output data that is input from the outside, for example from the printer main body control unit or image processor unit, may be analog data, but digital data is more resistant to noise than analog data, and data processing and retention are difficult. It is better to provide digital data because it is easier. If it is digital data, a method such as inputting multiple bits in parallel or serially may be used.

このようにして与えられた走査ビーム呂カデータは、光
出力設定手段97において保持され(なお、光出力を常
に変更する場合は保持しなくてもよい。)、走査ビーム
出力データに応じた基準電圧Vrefが設定され、比較
器89に入力される。
The scanning beam power data given in this way is held in the optical output setting means 97 (note that it is not necessary to hold it when changing the optical output constantly), and the reference voltage according to the scanning beam output data is held. Vref is set and input to comparator 89.

この光出力設定手段97は第7図に示すように、ストロ
ーブ信号5TRBに同期して外部より入力されるnビッ
トの走査ビーム出力データPDATAがラッチ回路98
でラッチされ、デジタルアナログ変換器99に入力され
る。このデジタルアナログ変換器99は例えばHA17
008のような電流出力型のものであるとn=8であっ
て、ラッチ回路98の出力に応じて出力端チエ。より電
流iが出力される。ここで比較器89が例えばLM31
1のような汎用的なボルテージコンパレータの場合、デ
ジタルアナログ変換器99の出力電流iは増幅器lOO
によって抵抗値rに応じて、Vref = i−rなる
基準電圧Vrefが生成する。
As shown in FIG. 7, this optical output setting means 97 is configured such that n-bit scanning beam output data PDATA inputted from the outside in synchronization with the strobe signal 5TRB is transferred to a latch circuit 98.
The signal is latched at and input to the digital-to-analog converter 99. This digital-to-analog converter 99 is, for example, HA17.
In the case of a current output type like 008, n=8, and the output terminal is connected according to the output of the latch circuit 98. A current i is output. Here, the comparator 89 is, for example, LM31.
In the case of a general-purpose voltage comparator such as 1, the output current i of the digital-to-analog converter 99 is equal to the amplifier lOO
According to the resistance value r, a reference voltage Vref of Vref = ir is generated.

なお、走査ビーム出力データPDATAが最大値となっ
たときのデジタルアナログ変換器99の出力電流iは抵
抗値で設定できるので、この値を適切に設定することに
より、基準電圧Vrefの可変範囲を希望する範囲に設
定することもできる。
Note that the output current i of the digital-to-analog converter 99 when the scanning beam output data PDATA reaches its maximum value can be set with a resistance value, so by appropriately setting this value, the desired variable range of the reference voltage Vref can be adjusted. You can also set it to a range.

以上説明−したように、外部からのデータに応じて走査
ビームの光強度を設定できるようにすることにより1作
像条件の変更や経時的な諸特性の変化に対する補正(調
整)ができる。
As described above, by being able to set the light intensity of the scanning beam in accordance with external data, it is possible to change one imaging condition and to correct (adjust) changes in various characteristics over time.

次に走査ビームの点灯時間を制御する方法について説明
する。
Next, a method for controlling the lighting time of the scanning beam will be explained.

走査ビームを多値に変調する方法として、レーザパワー
を変化させるパワー変調方式と、パルス幅を変化させる
パルス幅変調方式とがある。ところで前者の方式では半
導体レーザの電源−光出力の温度特性に対するマージン
が必要なため、多くのレベルをもたせることが実質的に
回置である。
As methods for modulating a scanning beam into multiple values, there are a power modulation method that changes the laser power and a pulse width modulation method that changes the pulse width. By the way, in the former method, since a margin is required for the temperature characteristics of the power supply and optical output of the semiconductor laser, providing many levels is essentially a perversion.

これに対して後者の方式では前述のような問題がなく、
変調回路次第で多くのレベルをとることができる。この
実施例はパルス幅変調方式を採用し、かつこれをデジタ
ル処理する例である。
On the other hand, the latter method does not have the above-mentioned problems,
Many levels can be achieved depending on the modulation circuit. This embodiment employs a pulse width modulation method and is an example in which this is digitally processed.

第9図はパルス幅変調手段のブロック図、第10図はそ
のパルス幅変瀾手段における各部信号のタイミングチャ
ートである。
FIG. 9 is a block diagram of the pulse width modulating means, and FIG. 10 is a timing chart of signals of various parts in the pulse width varying means.

この実施例では、データとしてDO,DIの2ビツトで
、0  (OFF)を含めて4レベルの値をセレタク1
11で選択できるようにしている。Dラッチ101は、
データDo、DIをCLKの同期をとるためのものであ
る。
In this example, the data is 2 bits DO and DI, and the selector selects 4 levels of values including 0 (OFF).
11 so that it can be selected. The D latch 101 is
This is for synchronizing data Do and DI with CLK.

図に示すデイレイ素子102、位相選択手段103、ロ
ジック回路108で構成されるブロックは、デイレイ素
子104、位相選択回路105、ロジック回路109で
構成されるブロックならびにデイレイ素子106、位相
回路107、ロジック回路110で構成されるブロック
と機能的には同等なので、その1つのブロックについて
説明する。
The block shown in the figure consisting of the delay element 102, phase selection means 103, and logic circuit 108 is a block consisting of the delay element 104, phase selection circuit 105, and logic circuit 109, as well as the block consisting of the delay element 106, phase circuit 107, and logic circuit. Since it is functionally equivalent to the block constituted by 110, one block will be explained.

データクロック信号CLKはデイレイ素子102に入力
され、複数の位相のずれたクロック信号a o ”” 
a mを発生する。これらクロック信号a o−a m
は位相選択手段103にそれぞれ入力され、そのうちの
1つのクロック信号がC1として選択、出力される。デ
ータクロック信号CLKとタロツク信号CIとのアンド
(ロジック回路108)によりクロックのデユーティよ
り短いパルス信号P1を得る。なお、ロジック回路11
0はOR回路で、この場合はクロックのデユーティより
長いパルス信号P3を得ることになる。
The data clock signal CLK is input to the delay element 102, and a plurality of phase-shifted clock signals a o ""
generate a m. These clock signals a o - a m
are respectively input to the phase selection means 103, and one of the clock signals is selected and output as C1. A pulse signal P1 shorter than the clock duty is obtained by ANDing the data clock signal CLK and the tarlock signal CI (logic circuit 108). Note that the logic circuit 11
0 is an OR circuit, in which case a pulse signal P3 longer than the clock duty is obtained.

第10図のタイミングチャートは、CLKをもとにして
デイレイ素子108で作られた複数の位相の異なるクロ
ック信号a0〜amのうち、位相選択手段103により
クロック信号alをCIとして選択した場合のタイミン
グチャートを示している。従ってこの例ではロジック(
AND)回路1、08の出力は、CLKとクロックa1
のAND出力P1となる。位相選択手段103で信号8
1〜amのうち、どの信号を選ぶかによってPlのパル
ス幅が調整できる。このことは他のパルス信号Pz、P
sについても同様である。
The timing chart in FIG. 10 shows the timing when the phase selection means 103 selects the clock signal al as CI from among a plurality of clock signals a0 to am having different phases generated by the delay element 108 based on CLK. Showing a chart. Therefore, in this example, the logic (
AND) The outputs of circuits 1 and 08 are CLK and clock a1
The AND output P1 is obtained. The phase selection means 103 selects the signal 8.
The pulse width of Pl can be adjusted depending on which signal is selected from 1 to am. This means that other pulse signals Pz, P
The same applies to s.

このようにして作られたパルス信号P o ” P 3
のうちから1つが、セレタク111でデータDO。
The pulse signal P o ” P 3 created in this way
One of them is data DO with select 111.

DIにより選択されPnが出力され、この信号Pnで半
導体レーザが直接変調される。
Pn is selected by DI and output, and the semiconductor laser is directly modulated by this signal Pn.

このようにすれば多値化レベルの設定を完全にデジタル
的に行うことができ、レベルの安定性、再現性が向上で
き、また量産時のばらつきも少なし1゜ 前記実施例ではデイレイ素子と位相選択手段とを組合せ
たが、この組合に代えて遅延量の異なる複数の遅延素子
とスイッチ手段とを組合せることもできる。
In this way, the multilevel level can be set completely digitally, the stability and reproducibility of the level can be improved, and the variation during mass production can be reduced. Although the phase selection means is combined with the phase selection means, it is also possible to combine a plurality of delay elements with different delay amounts and the switch means instead of this combination.

次にパルス幅変調方式の他の実施例を説明する。Next, another embodiment of the pulse width modulation method will be described.

第11図は、2ビット並列信号線を階調信号に割当て、
2ビツトにより4階調の出力を得る構成のブロック図で
ある。図中のD1〜D4はデイライライン、Gl、G2
はANDゲート、G3.G4はORゲート、Sはセレク
タ、80は半導体レーザ駆動手段、71は半導体レーザ
である。
FIG. 11 shows that 2-bit parallel signal lines are assigned to gray scale signals,
FIG. 2 is a block diagram of a configuration for obtaining output of four gradations using two bits. D1 to D4 in the diagram are dial lines, Gl, G2
is an AND gate, G3. G4 is an OR gate, S is a selector, 80 is a semiconductor laser driving means, and 71 is a semiconductor laser.

この方式は画素クロックCLKと、この画素クロックC
LKをデイレイラインDで任意の時開遅延させたものの
論理積または論理和をとる構成を、階調数(本実施例で
は4種類)だけ用意する。そして、セレクタSにより階
調信号に応じたパルス幅の出力を得て、これを半導体レ
ーザ駆動手段80に与えて、半導体レーザ71を駆動す
る方式第12図ならびに第13図は、デイレイラインと
ANDゲート、ORゲートにより画素クロックCLKか
ら任意のパルス幅出力を得る方式の説明図である。第1
2図(a)はデイレイラインDとANDゲートGとの組
合せによる構成図、同図(b)はそれの動作波形図、第
13図(a)はデイレイラインDとORゲートGとの組
合せによる構成図、同図(b)はそれの動作波形図であ
る。
This method uses the pixel clock CLK and the pixel clock C
A configuration is prepared in which the logical product or logical sum of LK delayed at any time by the delay line D is prepared as many as the number of gradations (four types in this embodiment). Then, the selector S obtains an output with a pulse width corresponding to the gradation signal, and supplies this to the semiconductor laser driving means 80 to drive the semiconductor laser 71. FIGS. 12 and 13 show the delay line and AND FIG. 3 is an explanatory diagram of a method for obtaining an arbitrary pulse width output from a pixel clock CLK using a gate and an OR gate. 1st
Figure 2 (a) is a configuration diagram of a combination of delay line D and AND gate G, Figure 1 (b) is its operating waveform diagram, and Figure 13 (a) is a diagram of a combination of delay line D and OR gate G. The configuration diagram and FIG. 3(b) are its operating waveform diagrams.

第12図において、画素クロックCLK■とデイレイラ
インD(遅延時間へT1)を通した遅延信号■をAND
ゲートGに入力することにより、(T−TΔl)のパル
ス幅を有する信号■を得ることができる。従ってΔT1
を任意に選定することにより、任意のパルス幅(T−Δ
T1)を有する信号■を発生させることができる。
In Figure 12, the pixel clock CLK■ and the delay signal ■ passed through the delay line D (T1 to delay time) are ANDed.
By inputting it to the gate G, a signal (2) having a pulse width of (T-TΔl) can be obtained. Therefore ΔT1
By arbitrarily selecting , any pulse width (T-Δ
A signal ① having T1) can be generated.

次に感光体上に形成された静電潜画像の表面電位を検出
してパルス幅の設定値を変更する手段について説明する
Next, a description will be given of means for detecting the surface potential of the electrostatic latent image formed on the photoreceptor and changing the set value of the pulse width.

第14図に示すように感光体ドラム77の有効画像形成
領域でない領域(すなわち、転写紙に画像が転写されな
い領域で、例えば主走査方向の有効画像形成領域の隣、
あるいは転写紙に写す画像形成領域と、次に来る転写紙
に写す画像形成領域との間の領域)に、ある一定のデユ
ーティでレーザビームを点灯させることにより、一定の
パターンを有する静電潜像120を形成する。そしてこ
の静電潜像120形成部分の表面電位を表面電位センサ
121で測定する。
As shown in FIG. 14, an area of the photoreceptor drum 77 that is not an effective image forming area (that is, an area where no image is transferred to the transfer paper, for example, an area adjacent to an effective image forming area in the main scanning direction,
Alternatively, an electrostatic latent image having a certain pattern can be created by lighting a laser beam at a certain duty in the area between the image forming area to be transferred to the transfer paper and the image forming area to be transferred to the next transfer paper. 120 is formed. Then, the surface potential of the portion where the electrostatic latent image 120 is formed is measured by the surface potential sensor 121.

表面電位センサ121の検出出力は増幅器122で増幅
されて、パルス幅設定手段123に入力される。このパ
ルス幅設定手段123は表面電位センサ121からの信
号に応じてパルス幅の設定値を変更して、その変更され
たパルス幅を有する信号をセクタ124に入力し、階調
信号で選択された多値パルス信号が単導体レーザ駆動手
段125に印加され、それに基づいて半導体レーザ12
6が駆動される。 第15図は、第14図に示したパル
ス幅設定手段123の一構成例を示すブロック図である
。G1〜Dnはデイレイライン。
The detection output of the surface potential sensor 121 is amplified by an amplifier 122 and inputted to a pulse width setting means 123. This pulse width setting means 123 changes the set value of the pulse width according to the signal from the surface potential sensor 121, inputs the signal having the changed pulse width to the sector 124, and inputs the signal having the changed pulse width to the sector 124. A multilevel pulse signal is applied to the single conductor laser driving means 125, and based on it, the semiconductor laser 12
6 is driven. FIG. 15 is a block diagram showing an example of the configuration of the pulse width setting means 123 shown in FIG. 14. G1~Dn are day line.

61〜GnはANDまたはORゲート、124a。61 to Gn are AND or OR gates, 124a;

124bはセレクタ、125は半導体レーザ駆動手段、
126は半導体レーザである。
124b is a selector, 125 is a semiconductor laser driving means,
126 is a semiconductor laser.

同図において、この構成の動作は前記第11図で説明し
たものとセレクタ124aの部分を除いて同じである。
In the figure, the operation of this configuration is the same as that explained in FIG. 11 above, except for the selector 124a.

なお、第15図中のセレクタ124bは、第11図のセ
レクタSと同機能を有するものである。
Note that the selector 124b in FIG. 15 has the same function as the selector S in FIG. 11.

セレクタ124aは、デイレイラインD1〜Dnとゲー
ト61〜Gnにより作成された任意のパルス幅を有する
信号の他に、第14図に示す表面電位センサ121の出
力信号が入力される。このセレクタ124aにおいて1
表面型位センサ121の出力信号に応じたパルス幅の信
号を選択して、その選択されたパルス幅の信号をセレク
タ124bに入力する。このセレクタ124bでは前述
の通り、階調信号に応じたパルス幅の信号を半導体駆動
手段125に与え、半導体レーザ126を駆動する。
The output signal of the surface potential sensor 121 shown in FIG. 14 is input to the selector 124a in addition to signals having arbitrary pulse widths created by the delay lines D1 to Dn and the gates 61 to Gn. In this selector 124a, 1
A signal having a pulse width corresponding to the output signal of the surface pattern position sensor 121 is selected, and the signal having the selected pulse width is input to the selector 124b. As described above, this selector 124b supplies a signal with a pulse width corresponding to the gradation signal to the semiconductor driving means 125 to drive the semiconductor laser 126.

次にビーム光強度の制御とレーザビームの点灯時間の制
御との組合せ制御の実施例について説明する。
Next, an embodiment of the combined control of the control of the beam light intensity and the control of the lighting time of the laser beam will be described.

第16図は、この制御系のブロック図である。FIG. 16 is a block diagram of this control system.

同図に示すCCD読取部130はラインセンサ(図示せ
ず)により読取られた画像データを処理してアナログ画
素信号として出力し、この信号はアナログ・対数(LO
G)変換回路131により濃度変換がなされる。このア
ナログ・対数変換回路131からの画像データはアナロ
グデジタル変換器132により6〜8ビツトのデジタル
信号に変換され、シェーディング補正回路133により
シェープインク補正がなされる。このシェーディング補
正回路133からの画像データはγ変換回路134によ
りγ変換され、変調回路135はγ変換回路135から
の画像データにより半導体レーザ136を変調する。半
導体レーザ136の出力光強度は光検出器137によっ
て検出され、その検出値がパワー補正回路138に入力
さする。
The CCD reading unit 130 shown in the figure processes image data read by a line sensor (not shown) and outputs it as an analog pixel signal, and this signal is an analog logarithmic (LO) signal.
G) Concentration conversion is performed by the conversion circuit 131. The image data from this analog/logarithmic conversion circuit 131 is converted into a 6- to 8-bit digital signal by an analog-to-digital converter 132, and shape ink correction is performed by a shading correction circuit 133. The image data from this shading correction circuit 133 is γ-converted by a γ-conversion circuit 134, and the modulation circuit 135 modulates a semiconductor laser 136 using the image data from the γ-conversion circuit 135. The output light intensity of the semiconductor laser 136 is detected by a photodetector 137, and the detected value is input to a power correction circuit 138.

このパワー補正回路138は、半導体レーザ136の光
パワー変調時以外の所定のタイミングで定電流電源回路
139から半導体レーザ136に供給される電流の値を
光検出器137の出力信号によって補正することにより
、γ変換回路134から出力される同一の画像データに
対して半導体レーザ136の光強度が同一になるように
制御する。
This power correction circuit 138 corrects the value of the current supplied from the constant current power supply circuit 139 to the semiconductor laser 136 at a predetermined timing other than when modulating the optical power of the semiconductor laser 136, using the output signal of the photodetector 137. , the light intensity of the semiconductor laser 136 is controlled to be the same for the same image data output from the γ conversion circuit 134.

第17図は、前記変調回路135ならびに定電流電源回
路139の詳細を示す図である。
FIG. 17 is a diagram showing details of the modulation circuit 135 and constant current power supply circuit 139.

前記γ変換回路134から出力される画像データVid
eoは多値のデータであり、この実施例では3ビツトで
ある。この画像データVideoは第18図に示すよう
にパルス幅変調回路140と振幅決定テーブル141に
それぞれ入力される。
Image data Vid output from the γ conversion circuit 134
eo is multivalued data, and in this embodiment is 3 bits. This image data Video is input to a pulse width modulation circuit 140 and an amplitude determination table 141, respectively, as shown in FIG.

このパルス幅変調回路140は第17図に示すように、
デイレイ素子142〜145、AND回路あるいはOR
回路からなるロジック回路146ならびにセレクタ回路
147から構成されている。
This pulse width modulation circuit 140, as shown in FIG.
Delay elements 142 to 145, AND circuit or OR
It is composed of a logic circuit 146 and a selector circuit 147.

このパルス幅変調回路140に入力された画素クロック
信号VCLKは直接にロジック回路146に入力される
とともに、デイレイ素子142〜145で遅延されてロ
ジック回路146に入力される。そしてこのロジック回
路146でANDあるいはORの演算を行うことにより
、8種類の異なるパルス幅のパルス信号が得られる。こ
の8種類のパルス信号はそのうち1つがセレクタ147
でγ変換回路134からの画像データVideoにより
選択されて、パルス幅変調信号Vinとして出力される
。このパルス幅変調信号Vinは3ビツトの画像データ
Videoに対応した8通り(パルス幅0も含む)のパ
ルス幅を有する信号となる。
The pixel clock signal VCLK input to the pulse width modulation circuit 140 is input directly to the logic circuit 146, and is also input to the logic circuit 146 after being delayed by delay elements 142 to 145. By performing an AND or OR operation in this logic circuit 146, pulse signals with eight different pulse widths can be obtained. Of these eight types of pulse signals, one of them is sent to the selector 147.
is selected by the image data Video from the γ conversion circuit 134 and output as a pulse width modulation signal Vin. This pulse width modulation signal Vin is a signal having eight different pulse widths (including a pulse width of 0) corresponding to the 3-bit image data Video.

一方、前記振幅決定テーブル141は、第17図に示す
ようにリードオンリーメモリー(ROM)から構成され
ている。このROM内には第19図に示すようなテーブ
ルデータが書込まれており、アドレス入力として与えら
れる画像データVide。
On the other hand, the amplitude determination table 141 is composed of a read-only memory (ROM) as shown in FIG. Table data as shown in FIG. 19 is written in this ROM, and image data (Video) is given as an address input.

はO〜7の8通りの値をとり、各アドレス入力に対応し
て振幅データPDATAを出力する。この実施例では振
幅データPDATAは2ビツトとし。
takes eight values from O to 7, and outputs amplitude data PDATA corresponding to each address input. In this embodiment, the amplitude data PDATA is 2 bits.

従って0〜3の値をとる。このように画像データVid
eoの値に対応して、パルス幅変調信号Vinとその振
幅を決定するための振幅データPDATAが同時に出力
される。 第17図に示すようにパルス幅変調信号Vi
nはスイッチ回路148に与えられ、データPDATA
はインバータ149゜150を介して電圧発生回路 151に与えられる。前記スイッチ回路148は半導体
レーザの電流をスイッチングする回路であり、電界効果
トランジスタ152,153および抵抗体154〜15
6から構成されている。定電流回路157は半導体レー
ザがオンの時の電流を設定するための回路であり、トラ
ンジスタ158と抵抗体159から構成されている。前
記電圧発生回路151は定電流回路157の設定電流を
決定する回路で、電界効果トランジスタ160゜161
ならびに抵抗体162〜165により構成されている。
Therefore, it takes a value of 0 to 3. In this way, image data Vi
Corresponding to the value of eo, a pulse width modulation signal Vin and amplitude data PDATA for determining its amplitude are simultaneously output. As shown in FIG. 17, the pulse width modulation signal Vi
n is given to the switch circuit 148, and the data PDATA
is applied to a voltage generating circuit 151 via inverters 149 and 150. The switch circuit 148 is a circuit that switches the current of the semiconductor laser, and includes field effect transistors 152, 153 and resistors 154 to 15.
It consists of 6. The constant current circuit 157 is a circuit for setting the current when the semiconductor laser is on, and is composed of a transistor 158 and a resistor 159. The voltage generating circuit 151 is a circuit that determines the setting current of the constant current circuit 157, and is a circuit that determines the set current of the constant current circuit 157, and is a circuit that determines the setting current of the constant current circuit 157, and is a circuit that determines the setting current of the constant current circuit 157.
and resistors 162 to 165.

この回路の出力信号Vsが画像信号PDATAだけでな
く、パワー補正回路138か実施例では振幅データPD
ATAは2ビツトとし、従って0〜3の値をとる。この
ように画像データVideoの値に対応して、パルス幅
変調信号Vinとその振幅を決定するための振幅データ
PDATAが同時に出力される。
The output signal Vs of this circuit is not only the image signal PDATA but also the power correction circuit 138 or the amplitude data PD in the embodiment.
ATA is 2 bits and therefore takes values from 0 to 3. In this manner, the pulse width modulation signal Vin and the amplitude data PDATA for determining the amplitude thereof are simultaneously output in accordance with the value of the image data Video.

第17図に示すようにパルス幅変調信号Vinはスイッ
チ回路148に与えられ、データPDATAはインバー
タ149,150を介して電圧発生回路151に与えら
れる。前記スイッチ回路148は半導体レーザの電流を
スイッチングする回路であり、電界効果トランジスタ1
52.153および抵抗体154〜156から構成され
ている。定電流回路157は半導体レーザがオンの時の
電流を設定するための回路であり、トランジスタ158
と抵抗体159から構成されている。
As shown in FIG. 17, pulse width modulation signal Vin is applied to switch circuit 148, and data PDATA is applied to voltage generation circuit 151 via inverters 149 and 150. The switch circuit 148 is a circuit that switches the current of the semiconductor laser, and is a circuit that switches the current of the semiconductor laser.
52, 153 and resistors 154 to 156. The constant current circuit 157 is a circuit for setting the current when the semiconductor laser is on, and the transistor 158
and a resistor 159.

前記電圧発生回路151は定電流回路157の設定電流
を決定する回路で、電界効果トランジスタ160.16
1ならびに抵抗体162〜165により構成されている
。この回路の出力信号Vsが画像信号PDATAだけで
なく、パワー補正回路138からバッファ166および
コンデンサ167を介して入力される補正電圧Cvによ
っても制御される。
The voltage generating circuit 151 is a circuit that determines the setting current of the constant current circuit 157, and is a circuit that determines the setting current of the constant current circuit 157, and includes a field effect transistor 160.16.
1 and resistors 162 to 165. The output signal Vs of this circuit is controlled not only by the image signal PDATA but also by the correction voltage Cv inputted from the power correction circuit 138 via the buffer 166 and the capacitor 167.

前記電圧発生回路151は基本的には抵抗分圧回路で、
その分圧比が画像信号PDATA (PO。
The voltage generating circuit 151 is basically a resistive voltage dividing circuit,
The partial pressure ratio is the image signal PDATA (PO.

PI)により制御される、この画像信号PO,P1が0
,0のときにはインバータ149,150の出力がとも
に高レベルになって電界効果トランジスタ160,16
1がともにオンになり、バッファ166からの入力電圧
Cvoが抵抗体162と抵抗体163〜165の合成抵
抗値となるよう分圧比で分圧されて、出力電圧Vsとな
る。
This image signal PO, P1 controlled by PI) is 0
, 0, the outputs of inverters 149 and 150 both become high level, and field effect transistors 160 and 16
1 are both turned on, and the input voltage Cvo from the buffer 166 is divided at a voltage division ratio such that the combined resistance value of the resistor 162 and the resistors 163 to 165 becomes the output voltage Vs.

また画像信号PO,PIが1,1のときは、インバータ
149,150の出力がともに低レベルとなって電界効
果トランジスタ160,161がともにオフとなり、バ
ッファ166からの入力電圧Cvoが抵抗体162と抵
抗体165との分圧比で分圧されて、出力電圧Vsとな
る。
Further, when the image signals PO and PI are 1 and 1, the outputs of the inverters 149 and 150 are both low level, the field effect transistors 160 and 161 are both turned off, and the input voltage Cvo from the buffer 166 is changed to the resistor 162. The voltage is divided by the voltage division ratio with the resistor 165, and the output voltage Vs is obtained.

さらに画像信号PO,PIが1,0のときには、入力電
圧CV oが抵抗体162と抵抗体164゜165とに
よる分圧比で分圧されて、出力電圧Vsとなる。
Furthermore, when the image signals PO and PI are 1 and 0, the input voltage CVo is divided by the voltage division ratio of the resistor 162 and the resistor 164.degree. 165, and becomes the output voltage Vs.

さらにまた、画像信号PO,PIが0.1のときには、
入力電圧CVoが抵抗体162と抵抗体]、63.16
4とによる分圧比で分圧されて、出力電圧Vsとなる。
Furthermore, when the image signals PO and PI are 0.1,
Input voltage CVo is between resistor 162 and resistor], 63.16
The voltage is divided at a voltage division ratio of 4 to obtain the output voltage Vs.

抵抗体163の値を抵抗体164の値より大きく設定し
ておけば、各分圧比に応じて出力電圧Vsが変化し、画
像信号PO,PIの1,0から1.1までの4値に対応
して出力電圧Vsが4通りの値が得られて、定電流回路
157に与えることができる。この定電流回路157で
は、トランジスタ158のコレクタ電流はほぼ電圧発生
回路151の出力電圧Vsに比例した電流値となり、ス
イッチ回路148に対する電流負荷となる。
If the value of the resistor 163 is set larger than the value of the resistor 164, the output voltage Vs changes according to each voltage division ratio, and the output voltage Vs changes to four values from 1, 0 to 1.1 of the image signals PO, PI. Correspondingly, four values of the output voltage Vs are obtained and can be applied to the constant current circuit 157. In this constant current circuit 157, the collector current of the transistor 158 has a current value approximately proportional to the output voltage Vs of the voltage generation circuit 151, and becomes a current load on the switch circuit 148.

一方、パルス幅変調回路140からのパルス幅変調信号
Vinは、スイッチ回路148に与られる。
On the other hand, the pulse width modulation signal Vin from the pulse width modulation circuit 140 is applied to the switch circuit 148.

このスイッチ回路148は作動型式のスイッチ回路で、
入力電圧Vinの「0」、rlJに応じて電界効果トラ
ンジスタ152.153の一方がオンするように動作す
る。例えば入力電圧Vinが「1」のときには、半導体
レーザ側の電界効果トランジスタ152がオンして反導
体レーザを駆動し、しかもそのオン電流値は定電流回路
148および電圧発生回路151で設定された電流値と
なる。つまり半導体レーザの光出力検出値に応じた補正
電圧Cvと、画像データPO,PLにより決定される定
電流回路157による電流値が前記入力電圧Vinの「
0」、「1」に応じてオンオフされることになり、結局
、半導体レーザの駆動電流が多値化されることになる。
This switch circuit 148 is an actuation type switch circuit,
One of the field effect transistors 152 and 153 operates to turn on in response to the input voltage Vin of "0" and rlJ. For example, when the input voltage Vin is "1", the field effect transistor 152 on the semiconductor laser side turns on and drives the anticonductor laser, and its on-current value is equal to the current set by the constant current circuit 148 and the voltage generation circuit 151. value. In other words, the current value of the constant current circuit 157 determined by the correction voltage Cv corresponding to the detected optical output value of the semiconductor laser and the image data PO, PL is equal to the input voltage Vin.
0" and "1", and the driving current of the semiconductor laser is multi-valued.

〔発明の効果〕〔Effect of the invention〕

本発明は前述のような構成になっており、複数の光ビー
ムの光量がそれぞれ独立して制御できるから、例えばフ
ルカラー複写機などにおいて、より細で適切な作像条件
の調製(補正)ができ、画像品質の向上が図れる。
The present invention has the above-described configuration, and since the light intensity of a plurality of light beams can be controlled independently, it is possible to adjust (correct) more detailed and appropriate image forming conditions in, for example, a full-color copying machine. , image quality can be improved.

【図面の簡単な説明】[Brief explanation of the drawing]

図面はすべて本発明の詳細な説明するためのもので、 第1図は、デジタルフルカラー複写機の概略構成図、 第2図ならびに第3図は、その複写機の制御部のブロッ
ク図、 第4図は、感光体ドラムにおける表面電位の検出動作を
説明するための図、 第5図は、多値出力の場合の表面電位測定結果の例を示
す図、 第6図は、ビーム光強度を制御する制御ブロック図、 第7図は、光出力設定手段の回路図、 第8図は、プリンタ部の概略構成図。 第9図は、パルス幅変調手段のブロック図、第10図は
、そのパルス幅変調手段における各部信号のタイミング
チャート、 第11図は、4階調の出力を得る構成のブロック図、 第12図(a)、(b)ならびに第13図(a)。 (b)は、デイレイラインとANDゲート、ORゲート
により、画素クロックから任意のパルス幅出力を得る方
式を説明するための説明図、第14図は、感光体上に形
成された静電潜像の表面電位を検出してパルス幅の設定
値を変更する手段の概略構成図、 第15図は、第14図に示したパルス幅設定手段の構成
例を示すブロック図、 第16図は、ビーム光量を制御する他の制御系のブロッ
ク図、 第17図は、変調回路ならびに定電流電源回路の詳細図
、 第18図は、パルス幅変調回路と振幅決定テーブルのブ
ロック図。 第19図は、その振幅決定テーブルの内容を示す説明図
である。 体レーザ駆動手段、81・・・・・パターン発生部、8
2・・・・・・パターン出力タイミング信号、83・・
・・・・画像データ。 3・・・・・・プリンタ部、12・・・・・・レーザ光
射出装置、13・・・・・・記録装置、14.77・・
・・・・感光体ドラム。 40・・・・・・メイン制御部、54・・・・・・ビデ
オ制御部。 57.71・・・・・・半導体レーザ、78.S・・・
・・・表面電位センサ、79・・・・・・光量制御部、
80・・・・・・半導第7図 第 図 第 図 同 第 図 第 図 t (Ct=σl) 第 図 第1O図 第 図 解9に 回0(J も 第18図 第19図
All the drawings are for explaining the present invention in detail, and FIG. 1 is a schematic configuration diagram of a digital full-color copying machine, FIGS. 2 and 3 are block diagrams of a control section of the copying machine, and FIG. The figure is a diagram for explaining the surface potential detection operation on the photoreceptor drum. Figure 5 is a diagram showing an example of surface potential measurement results in the case of multi-value output. Figure 6 is a diagram for controlling the beam light intensity. FIG. 7 is a circuit diagram of the optical output setting means; FIG. 8 is a schematic configuration diagram of the printer unit. FIG. 9 is a block diagram of the pulse width modulation means, FIG. 10 is a timing chart of each part of the signal in the pulse width modulation means, FIG. 11 is a block diagram of a configuration for obtaining output of four gradations, and FIG. 12 (a), (b) and FIG. 13(a). (b) is an explanatory diagram for explaining a method of obtaining an arbitrary pulse width output from a pixel clock using a delay line, an AND gate, and an OR gate, and FIG. 14 is an illustration of an electrostatic latent image formed on a photoreceptor. 15 is a block diagram showing an example of the configuration of the pulse width setting means shown in FIG. 14; FIG. A block diagram of another control system for controlling the amount of light; FIG. 17 is a detailed diagram of a modulation circuit and a constant current power supply circuit; FIG. 18 is a block diagram of a pulse width modulation circuit and an amplitude determination table. FIG. 19 is an explanatory diagram showing the contents of the amplitude determination table. body laser driving means, 81...pattern generation section, 8
2...Pattern output timing signal, 83...
····image data. 3...Printer section, 12...Laser beam emitting device, 13...Recording device, 14.77...
...Photosensitive drum. 40... Main control section, 54... Video control section. 57.71... Semiconductor laser, 78. S...
...Surface potential sensor, 79...Light amount control unit,
80... Semiconductor Fig. 7 Fig. Fig. Fig. Fig. Fig. t (Ct = σl) Fig. Fig. 1

Claims (5)

【特許請求の範囲】[Claims] (1)複数の光ビームにより少なくとも1つの像担持体
に静電潜像を形成して、画像出力を得る画像形成装置に
おいて、 前記複数の光ビームを、それぞれ予め決められた書込タ
イミングにおいて所定のパターンで変調走査して、像担
持体上にパターン状静電潜像を形成する静電潜像手段と
、 その静電潜像を形成した部分の表面電位を測定するため
の表面電位センサと、 前記複数の光ビームの光量をそれぞれ独立に設定された
設定値になるように制御する光量制御手段と、 その光量制御手段の設定値が、外部より与えられるデー
タによつて適宜変更できるように構成され、 前記表面電位センサの検出信号に基づいて、それぞれの
光ビームの設定値が独立に変更可能になつていることを
特徴とする画像形成装置。
(1) In an image forming apparatus that forms an electrostatic latent image on at least one image carrier using a plurality of light beams to obtain an image output, the plurality of light beams are sent at predetermined timings at respective predetermined writing timings. an electrostatic latent image means for modulating and scanning in a pattern to form a patterned electrostatic latent image on an image carrier; and a surface potential sensor for measuring the surface potential of a portion where the electrostatic latent image is formed. , a light amount control means for controlling the light amount of the plurality of light beams so that they each have independently set set values; and a set value of the light amount control means that can be changed as appropriate based on externally provided data. An image forming apparatus comprising: a set value of each light beam can be changed independently based on a detection signal of the surface potential sensor.
(2)請求項(1)記載において、前記光量制御手段が
光ビームの強度を制御できるように構成されていること
を特徴とする画像形成装置。
(2) The image forming apparatus according to claim (1), wherein the light amount control means is configured to be able to control the intensity of the light beam.
(3)請求項(1)記載において、前記光量制御手段が
光ビームの点灯時間を制御できるように構成されている
ことを特徴とする画像形成装置。
(3) The image forming apparatus according to claim (1), wherein the light amount control means is configured to control the lighting time of the light beam.
(4)請求項(1)記載において、前記光量の設定値が
像担持体の帯電電位と前記パターン状静電潜像部分の表
面電位との差が一定になるように決定されることを特徴
とする画像形成装置。
(4) Claim (1), characterized in that the set value of the light amount is determined such that the difference between the charging potential of the image carrier and the surface potential of the patterned electrostatic latent image portion is constant. image forming apparatus.
(5)請求項(1)記載において、前記パターン状静電
潜像が像担持体の通常の画像形成領域以外の領域に形成
されるように構成されていることを特徴とする画像形成
装置。
(5) The image forming apparatus according to claim (1), wherein the patterned electrostatic latent image is formed in an area other than a normal image forming area of the image carrier.
JP16135990A 1990-06-21 1990-06-21 Image forming device Pending JPH0452665A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16135990A JPH0452665A (en) 1990-06-21 1990-06-21 Image forming device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16135990A JPH0452665A (en) 1990-06-21 1990-06-21 Image forming device

Publications (1)

Publication Number Publication Date
JPH0452665A true JPH0452665A (en) 1992-02-20

Family

ID=15733589

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16135990A Pending JPH0452665A (en) 1990-06-21 1990-06-21 Image forming device

Country Status (1)

Country Link
JP (1) JPH0452665A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05236226A (en) * 1992-02-21 1993-09-10 Matsushita Electric Ind Co Ltd Color image forming device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05236226A (en) * 1992-02-21 1993-09-10 Matsushita Electric Ind Co Ltd Color image forming device

Similar Documents

Publication Publication Date Title
US6115561A (en) Image forming apparatus and a controlling method of an image forming apparatus
US7113712B2 (en) Image forming apparatus
US5313308A (en) Image forming apparatus which changes its tone reproducing property in accordance with ambient conditions
JP4146987B2 (en) Image forming apparatus
JPH0837598A (en) Image forming device
US4899344A (en) Semiconductor laser control apparatus
JPH1028229A (en) Image-forming device
JPH04337763A (en) Image forming device
JP2815183B2 (en) Laser beam scanning position detector
JPH11231736A (en) Image forming device
JPH0452665A (en) Image forming device
US6229969B1 (en) Image forming apparatus and image forming method which controls an image forming condition depending on one type of image forming pattern
US6538683B2 (en) Image forming apparatus and a control method of an image forming apparatus
JP2810365B2 (en) Image forming device
JP3312479B2 (en) Image forming device
JP2013061557A (en) Image forming device
JP5089183B2 (en) Image forming apparatus
JPH07131651A (en) Image forming device
JPH10145596A (en) Image forming device
JPH034252A (en) Image forming device
JPH07248659A (en) Highlight reproduction adjusting method for image forming device
JP2632826B2 (en) Image forming device
JP2000075570A (en) Image forming device
JP3023139B2 (en) Image forming device
JPH086360A (en) Exposure condition setting device