JPH0452003B2 - - Google Patents

Info

Publication number
JPH0452003B2
JPH0452003B2 JP386489A JP386489A JPH0452003B2 JP H0452003 B2 JPH0452003 B2 JP H0452003B2 JP 386489 A JP386489 A JP 386489A JP 386489 A JP386489 A JP 386489A JP H0452003 B2 JPH0452003 B2 JP H0452003B2
Authority
JP
Japan
Prior art keywords
circuit
input
level
gain
filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP386489A
Other languages
Japanese (ja)
Other versions
JPH01236710A (en
Inventor
Kenzo Akagiri
Masayuki Katakura
Motomi Ookochi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP1003864A priority Critical patent/JPH01236710A/en
Publication of JPH01236710A publication Critical patent/JPH01236710A/en
Publication of JPH0452003B2 publication Critical patent/JPH0452003B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
  • Reduction Or Emphasis Of Bandwidth Of Signals (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えばオーデイオテープレコーダの
録音、再生時のノイズを除去するためのノイズリ
ダクシヨン回路に関し、特にデコーダとして用い
て好適なものである。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a noise reduction circuit for removing noise during recording and playback of an audio tape recorder, for example, and is particularly suitable for use as a decoder. .

〔従来の技術〕[Conventional technology]

第10図はこのようなノイズリダクシヨン回路
の従来例として、ノイズリダクシヨンシステムの
エンコード側に用いられる回路構成を示してい
る。この第10図において、入力端子1に供給さ
れたオーデイオ信号等の入力信号は、ノイズリダ
クシヨン回路であるエンコーダ回路10でエンコ
ードされて出力端子2に送られ、このエンコード
出力信号は、例えばテープレコーダに送られる。
エンコーダ回路10は、入力端子10に接続され
たプリエンフアシス(高域増強)用のハイパスフ
イルタ3と、このハイパスフイルタ3と出力端子
2との間に挿入接続された可変利得増幅器4と、
この可変利得増幅器4の出力を検出した信号を制
御信号として可変利得増幅器4の制御端子に送る
制御回路5とから構成されている。また、可変利
得増幅器4は、例えばオペアンプ6と、入力抵抗
7と、負帰還抵抗8と、この負帰還抵抗8に並列
接続された可変抵抗素子9とから成る。この可変
抵抗素子9は、制御回路5からの制御信号に応じ
て抵抗値が変化し、負帰還量が変化して増幅器4
の利得が変化する。
FIG. 10 shows a circuit configuration used on the encoding side of a noise reduction system as a conventional example of such a noise reduction circuit. In FIG. 10, an input signal such as an audio signal supplied to an input terminal 1 is encoded by an encoder circuit 10, which is a noise reduction circuit, and sent to an output terminal 2, and this encoded output signal is transmitted to, for example, a tape recorder. sent to.
The encoder circuit 10 includes a high-pass filter 3 for pre-emphasis (high frequency enhancement) connected to the input terminal 10, a variable gain amplifier 4 inserted and connected between the high-pass filter 3 and the output terminal 2,
The control circuit 5 includes a control circuit 5 which sends a signal that detects the output of the variable gain amplifier 4 to a control terminal of the variable gain amplifier 4 as a control signal. Further, the variable gain amplifier 4 includes, for example, an operational amplifier 6, an input resistor 7, a negative feedback resistor 8, and a variable resistance element 9 connected in parallel to the negative feedback resistor 8. The resistance value of this variable resistance element 9 changes according to the control signal from the control circuit 5, and the amount of negative feedback changes, so that the amplifier 4
The gain of changes.

このエンコーダ回路10において、オーデイオ
信号等の入力信号は、ハイパスフイルタ3におい
て高域が強調されて、可変利得増幅器4に送られ
る。可変利得増幅器4は、制御回路5からの制御
信号に応じて可変抵抗素子9の抵抗値が制御され
ることにより、利得が制御されるものであり、入
力レベルが大きいときほど負帰還回路中の可変抵
抗素子9の抵抗値が小さくなつて、利得が低下す
る。したがつて、入力に対して出力はレベル圧縮
される。この可変利得増幅器4の負帰還抵抗8
は、入力レベルが極めて小さくなつて可変抵抗素
子9の抵抗値が極めて大きくなつた場合に、負帰
還回路の抵抗値の上限を抑える作用をなし、可変
利得増幅器4の最大利得を制御する。
In this encoder circuit 10, an input signal such as an audio signal has its high frequency emphasized in a high pass filter 3, and is sent to a variable gain amplifier 4. The gain of the variable gain amplifier 4 is controlled by controlling the resistance value of the variable resistance element 9 in accordance with the control signal from the control circuit 5, and the higher the input level, the more the negative feedback circuit increases. The resistance value of variable resistance element 9 decreases, and the gain decreases. Therefore, the level of the output is compressed relative to the input. Negative feedback resistor 8 of this variable gain amplifier 4
acts to suppress the upper limit of the resistance value of the negative feedback circuit and controls the maximum gain of the variable gain amplifier 4 when the input level becomes extremely low and the resistance value of the variable resistance element 9 becomes extremely large.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

ところが、このエンコーダ回路10において
は、可変利得増幅器4の入力はプリエンフアシス
用のハイパスフイルタ3の出力であるため、可変
利得増幅器4の入力レベルは周波数特性を有し、
低域ほどレベルが低下することにより、エンコー
ダ回路10の入出力特性は、第11図に示すよう
に、小レベル入力時の特性曲線が周波数によつて
異なつてくる。すなわち、可変利得増幅器4自体
は、いかなる周波数においても一定の入力レベル
以下で利得が制限されて不変となり、周波数特性
をもたないわけであるが、プリエンフアシス用の
ハイパスフイルタ3は周波数により利得(あるい
は減衰率、伝達率)が異なるため、可変利得増幅
器4の利得が不変となるときの入力端子1の入力
レベルが周波数により異なるからである。これ
は、プリエンフアシス用のハイパスフイルタ3を
出力端子2側に接続した場合も、ほぼ同様な周波
数特性をもつた入出力となる。また、デコーダ側
でレベル伸張およびデイエンフアシスを行う場合
には、第11図の入力と出力とが逆になるような
特性となる。
However, in this encoder circuit 10, since the input of the variable gain amplifier 4 is the output of the high-pass filter 3 for pre-emphasis, the input level of the variable gain amplifier 4 has frequency characteristics.
As the level decreases in the lower range, the input/output characteristics of the encoder circuit 10, as shown in FIG. 11, have a characteristic curve when a low level input is input, which differs depending on the frequency. In other words, the variable gain amplifier 4 itself has a limited gain that remains unchanged below a certain input level at any frequency, and has no frequency characteristics, but the high-pass filter 3 for pre-emphasis has a gain (or This is because the input level of the input terminal 1 when the gain of the variable gain amplifier 4 remains unchanged differs depending on the frequency since the attenuation rate and transmission rate differ. Even when the high-pass filter 3 for pre-emphasis is connected to the output terminal 2 side, the input and output will have almost the same frequency characteristics. Furthermore, when level expansion and de-emphasis are performed on the decoder side, the input and output shown in FIG. 11 are reversed.

この第11図のような周波数特性をもつた入出
力特性のノイズリダクシヨン回路を用いるとき
に、エンコーダ回路出力レベルとデコーダ回路入
力レベルとがわずかにずれた場合、たとえばテー
プレコーダにおいて、テープ感度のばらつきに等
より録音入力レベルと再生出力レベル間でずれが
生じた場合には、デコーダ出力に周波数によるレ
ベル変動が生じる。たとえば、第11図の点aの
入力レベルをエンコードするとき、10KHzの信号
はたとえばコンプレツシヨンレシオが2の入出力
特性に対応して点bの出力レベルとなるのに対
し、100Hzの信号は可変利得増幅器4の利得が不
変となつているコンプレツシヨンレシオが1の入
出力特性に対応して点cの出力レベルとなる。こ
のとき、エンコーダ回路10の出力端子2に接続
されたテープレコーダ等の信号伝送系内におい
て、たとえばΔlのレベルダウンが生じた場合に、
点b,cは、それぞれ点b′,c′のレベルとなつて
デコーダ回路(図示せず)に送られる。このデコ
ーダ回路は、上記エンコーダ回路10と逆の入出
力特性を有しており、第11図の入力レベルと出
力レベルとを互いに入れ換えた特性となるから、
第11図の点b′のレベルはデコードされることに
より点dのレベルに、また点c′は点eのレベルに
よつてそれぞれ出力される。ここで、たとえばコ
ンプレツシヨンレシオが2のとき、点ad間のレ
ベル差は点ae間のレベル差の2倍(ただしdB単
位で)となる。また、エンコード入力信号のレベ
ルが点a近傍で変化したとき、デコードされた出
力信号のレベル変化が10KHzと100Hzとで倍異な
ることにより、良好な再生が行えなくなる。この
ため、現実に使用可能なエンコード入力レベルの
範囲としては、第11図の低域周波数(たとえば
100Hz)の信号の利得が不変となるレベルl以上
となり、ダイナミツクレンジが狭くなつてしまう
という欠点がある。
When using a noise reduction circuit with input/output characteristics having frequency characteristics as shown in Fig. 11, if the encoder circuit output level and decoder circuit input level are slightly different, for example, in a tape recorder, the tape sensitivity may change. When a discrepancy occurs between the recording input level and the reproduction output level due to variations, etc., level fluctuations occur in the decoder output depending on the frequency. For example, when encoding the input level at point a in Figure 11, a 10KHz signal corresponds to an input/output characteristic with a compression ratio of 2, and becomes the output level at point b, whereas a 100Hz signal corresponds to an input/output characteristic of 2. The compression ratio at which the gain of the variable gain amplifier 4 remains unchanged corresponds to the input/output characteristic of 1, resulting in an output level at point c. At this time, if, for example, a level drop in Δl occurs in a signal transmission system such as a tape recorder connected to the output terminal 2 of the encoder circuit 10,
Points b and c have the same level as points b' and c', respectively, and are sent to a decoder circuit (not shown). This decoder circuit has an input/output characteristic opposite to that of the encoder circuit 10, and has a characteristic in which the input level and output level shown in FIG. 11 are interchanged.
The level at point b' in FIG. 11 is decoded to output the level at point d, and the level at point c' at point e. For example, when the compression ratio is 2, the level difference between points ad is twice the level difference between points ae (in dB). Furthermore, when the level of the encoded input signal changes near point a, the level change of the decoded output signal is twice as different between 10KHz and 100Hz, making it impossible to perform good reproduction. Therefore, the range of encode input levels that can actually be used is the low frequency range shown in Figure 11 (for example,
The disadvantage is that the gain of the signal (100 Hz) exceeds the level l at which it remains unchanged, and the dynamic range becomes narrow.

本発明は、このような従来の欠点を除去すべく
なされたものであり、小レベル入力時でも全周波
数領域にわたつて良好なデコードが行え、デコー
ダ回路を高利得増幅器の帰還回路中に挿入接続す
ることで良好なエンコードをも可能にし、ダイナ
ミツクレンジを広くし得ると共に、比較的大入力
時に大きなエンフアシスがかけられ、他の状態で
はエンフアシス量がやや抑えられるような可変エ
ンフアシス特性を得て、ノイズモジユレーシヨン
の低域を図ることが可能なノイズリダクシヨン回
路の提供を目的とする。
The present invention has been made to eliminate these conventional drawbacks, and enables good decoding over the entire frequency range even at low level input, and allows the decoder circuit to be inserted and connected in the feedback circuit of a high gain amplifier. By doing so, it is possible to achieve good encoding, widen the dynamic range, and obtain a variable emphasis characteristic in which a large amount of emphasis is applied when a relatively large input is applied, and the amount of emphasis is slightly suppressed in other conditions. The purpose of the present invention is to provide a noise reduction circuit that can achieve low frequency noise modulation.

〔課題を解決するための手段〕[Means to solve the problem]

すなわち、本発明に係るノイズリダクシヨン回
路の特徴は、エンフアシス用の第1のフイルタ
と、この第1のフイルタに直列接続され、制御信
号に応じて利得が変化し入力信号レベルが小さい
とき利得が減少する可変利得回路と、入力信号レ
ベルを検出して制御信号とする制御回路と、上記
可変利得回路に直列接続されたエンフアシス用の
第2のフイルタと、これらの可変利得回路と第2
のフイルタとの直列接続回路の入力端子からの信
号が供給され、上記可変利得回路及び第2のフイ
ルタの直列接続回路の出力と加算し、この直列接
続回路への入力信号が小レベルのときの利得を不
変とするための利得変化がなく周波数特性が略々
平坦な特性を有するフラツトパス回路とを備え、
入力信号が小レベルのときには上記第1のフイル
タにより全体の周波数特性を支配し、入力信号に
レベル増加に伴い上記第1のフイルタの特性に上
記第2のフイルタの特性を付加した周波数特性を
得るように構成したことである。
That is, the features of the noise reduction circuit according to the present invention include a first filter for emphasis, which is connected in series to the first filter, and whose gain changes according to a control signal, and when the input signal level is small, the gain changes. a control circuit that detects the input signal level and uses it as a control signal; a second filter for emphasis connected in series to the variable gain circuit;
A signal is supplied from the input terminal of the series connection circuit with the filter, and is added to the output of the series connection circuit of the variable gain circuit and the second filter, and the signal is obtained when the input signal to this series connection circuit is at a small level. A flat path circuit having substantially flat frequency characteristics without any gain change in order to keep the gain constant;
When the input signal is at a small level, the first filter controls the overall frequency characteristics, and as the level of the input signal increases, a frequency characteristic is obtained in which the characteristics of the first filter and the characteristics of the second filter are added. This is how it was configured.

〔作用〕[Effect]

入力信号が小レベルのときには上記第1のフイ
ルタにより全体の周波数特性が支配されることに
より、全周波数領域にわたつて良好なデコードが
可能となり、また、入力信号にレベル増加に伴い
上記第1のフイルタの特性に上記第2のフイルタ
の特性を付加した周波数特性が得られ、大きなデ
イエンフアシスがかけられてノイズモジユレーシ
ヨンが低減される。
When the input signal is at a low level, the overall frequency characteristics are controlled by the first filter, making it possible to perform good decoding over the entire frequency range. A frequency characteristic is obtained by adding the characteristic of the second filter to the characteristic of the filter, and a large de-emphasis is applied to reduce noise modulation.

〔実施例〕〔Example〕

以下、本発明に係る好ましい実施例について、
図面を参照しながら説明する。
Hereinafter, preferred embodiments of the present invention will be described.
This will be explained with reference to the drawings.

第1図は本発明の第1の実施例となるノイズリ
ダクシヨン回路を示すブロツク回路図であり、た
とえばオーディオテープレコーダのノイズリダク
シヨンシステムのうち再生出力側に設けられるデ
コーダ回路に本発明を適用した一例である。
FIG. 1 is a block circuit diagram showing a noise reduction circuit according to a first embodiment of the present invention. For example, the present invention is applied to a decoder circuit provided on the playback output side of a noise reduction system of an audio tape recorder. This is an example.

この第1図に示すデコーダ回路30は、オーデ
イオテープレコーダ(図示せず)の再生出力端子
から入力端子21に供給された再生オーデイオ信
号について、高域減衰(デイエンフアシス)やレ
ベル伸張等の信号処理を行つて、出力端子22に
送る。上記デイエンフアシス用としては、第1、
第2のローパスフイルタ23,24を用い、上記
レベル伸張用としては、可変利得回路、たとえば
VCA(電圧制御形増幅器)25を用いている。ま
た、第2のローパスフイルタ24とVCA25と
を直列接続し、この直列接続回路に対して並列
に、フラツトパス回路26を接続している。この
フラツトパス回路26は、利得変化が無く周波数
特性が平坦であり、たとえば抵抗のみを用いて成
り、VCA25に対してフイードフオワードを行
つている。VCA25からの出力と、フラツトパ
ス回路26からの出力とは、加算器27で加算さ
れ、第1のローパスフイルタ23に送られてい
る。さらに、VCA25への制御信号としては、
たとえば入力端子21からの信号をウエイテイン
グ用のハイパスフイルタ29を介して制御回路2
8に送り、この制御回路28で検波、平滑等を行
つた信号を用いている。
The decoder circuit 30 shown in FIG. 1 performs signal processing such as high frequency attenuation and level expansion on a reproduced audio signal supplied from a reproduction output terminal of an audio tape recorder (not shown) to an input terminal 21. and sends it to the output terminal 22. For the above-mentioned day emphasis, the first,
The second low-pass filters 23 and 24 are used, and a variable gain circuit, for example, is used for level expansion.
A VCA (voltage controlled amplifier) 25 is used. Further, the second low-pass filter 24 and the VCA 25 are connected in series, and a flat-pass circuit 26 is connected in parallel to this series-connected circuit. This flat path circuit 26 has a flat frequency characteristic with no change in gain, is made up of, for example, only a resistor, and performs feed forward to the VCA 25. The output from the VCA 25 and the output from the flat pass circuit 26 are added by an adder 27 and sent to the first low pass filter 23. Furthermore, as a control signal to VCA25,
For example, a signal from the input terminal 21 is passed through a high-pass filter 29 for weighting to the control circuit 2.
8, and this control circuit 28 performs detection, smoothing, etc., and uses the signal.

この第1の実施例においては、入力端子21と
出力端子22との間に、第2のローパスフイルタ
24、可変利得回路であるVCA25、加算器2
7、および第1のローパスフイルタ23の順に直
列接続してメインパスを構成しているが、この順
序は変えることができる。すなわち、第2のロー
パスフイルタ24とVCA25とは互いに変換可
能であり、これらの直列接続回路と第1のローパ
スフイルタ23とも交換可能である。またVCA
25への制御信号は、VCA25の入力側のみな
らず、出力側、あるいは入力側からの信号と出力
側からの信号との和や差等を用いて得ることもで
きる。ただし、VCA25はレベル伸張動作を行
うものであるから、入力信号のレベルが小さいと
きにはゲインを小さく、あるいは入力信号のレベ
ルが大きいときにはゲインを大きくするような条
件を満足することが必要である。さらに、VCA
25以外にも、種々の可変利得回路を用いること
ができる。
In this first embodiment, a second low-pass filter 24, a VCA 25 which is a variable gain circuit, and an adder 2 are connected between the input terminal 21 and the output terminal 22.
7 and the first low-pass filter 23 are connected in series in this order to form the main path, but this order can be changed. That is, the second low-pass filter 24 and the VCA 25 can be converted to each other, and the series connection circuit and the first low-pass filter 23 can also be exchanged. Also VCA
The control signal to the VCA 25 can be obtained not only from the input side of the VCA 25 but also from the output side, or by using the sum or difference between a signal from the input side and a signal from the output side. However, since the VCA 25 performs a level expansion operation, it is necessary to satisfy conditions such as decreasing the gain when the level of the input signal is low, or increasing the gain when the level of the input signal is high. Additionally, the VCA
Various variable gain circuits other than 25 can be used.

また、第1、第2のローパスフイルタ23,2
4たとえば後述するような第2図のエンコーダ回
路内の第1、第2のハイパスフイルタ13,14
の周波数特性(第3図A,B参照。)に対してそ
れぞれ逆特性となるような周波数特性とすればよ
く、低減側レスポンスが好域側よりも約10dB上
昇しており、いずれもそれぞれ2つのターンオー
バ周波数(あるいはカツトオフ周波数)を有する
ような1次の(レスポンスの傾斜が最大6dB/
oct.程度の)ローパスフイルタ特性とすればよ
い。
In addition, the first and second low-pass filters 23, 2
4. For example, first and second high-pass filters 13 and 14 in the encoder circuit of FIG. 2 as described later.
It is sufficient to set the frequency characteristics to be opposite to the frequency characteristics of (see Figure 3 A and B), and the response on the reduction side is about 10 dB higher than on the good side, and both A first-order (response slope of up to 6 dB/
oct.) low-pass filter characteristics.

このように構成されたノイズリダクシヨン用の
デコーダ回路30において、入力信号のレベルが
小さいときには、VCA25のゲインが小さく、
フラツドパス回路26の特性が有力に表れる。し
たがつて、デコーダ回路30の全体の周波数特性
は、第1のローパスフイルタ23によりほぼ決定
され、レスポンスの傾斜が最大6dB/oct.程度の
1次のローパスフイルタ特性であり、低減側と高
域側のレスポンスの差も10dB程度である。この
ため、小信号入力時の高域周波数と低域周波数の
入出力特性の差が少なくなり、従来においてテー
プ感度誤差により発生する周波数特性上のエラー
を低減できる。
In the noise reduction decoder circuit 30 configured in this way, when the level of the input signal is low, the gain of the VCA 25 is small;
The characteristics of the flat path circuit 26 are strongly expressed. Therefore, the overall frequency characteristics of the decoder circuit 30 are almost determined by the first low-pass filter 23, and are first-order low-pass filter characteristics with a maximum response slope of about 6 dB/oct. The difference in response between the two sides is also about 10dB. Therefore, the difference in input/output characteristics between high and low frequencies when a small signal is input is reduced, and errors in frequency characteristics that conventionally occur due to tape sensitivity errors can be reduced.

これに対して、入力信号のレベルが増大してく
ると、VCA25のゲインが大きくなつて、第2
のローパスフイルタ24の周波数特性が表れてく
るため、デコーダ回路30の周波数特性は、第1
のローパスフイルタ23に第2のローパスフイル
タ24を付加した特性に近づいてくる。したがつ
て、レスポンスの最大傾斜が約12dB/oct.とな
り、低減と高域とのレスポンスの差が最大20dB
程度となつて、大きなデイエンフアシスがかけら
れ、中低域と高域の分離度が高くなつてノイズモ
ジユレーシヨンが減少する。
On the other hand, as the level of the input signal increases, the gain of the VCA 25 increases and the second
Since the frequency characteristics of the low-pass filter 24 appear, the frequency characteristics of the decoder circuit 30 become
The characteristic approaches that of adding a second low-pass filter 24 to the low-pass filter 23 of FIG. Therefore, the maximum slope of the response is approximately 12 dB/oct., and the difference in response between the reduction and high frequencies is at most 20 dB.
As the frequency increases, a large amount of de-emphasis is applied, increasing the degree of separation between the mid-low and high frequencies, and reducing noise modulation.

次に、第2図は上記第1の実施例としてのノイ
ズリダシヨン回路(デコーダ回路)に対して対称
的な構成を有し、オーデイオテープレコーダの録
音入力側に設けられるエンコーダ回路の一例を示
すブロツク回路図である。
Next, FIG. 2 shows an example of an encoder circuit that has a symmetrical configuration with respect to the noise reduction circuit (decoder circuit) of the first embodiment and is provided on the recording input side of an audio tape recorder. FIG. 3 is a block circuit diagram.

この第2図のエンコーダ回路20は、入力端子
11に供給されたオーデイオ信号について、高域
増強(プリエンフアシス)やレベル圧縮等の信号
処理を行い、出力端子12を介してオーデイオテ
ープレコーダ(図示せず)の録音入力端子に送
る。上記プリエンフアシス用としては、第1のハ
イパスフイルタ13と第2のハイパスフイルタ1
4を、また、上記レベル圧縮用としては、可変利
得回路、たとえばVCA(電圧制御形増幅器)15
をそれぞれ用いている。VCA15と第2のハイ
パスフイルタ14とは直列接続され、この直列接
続回路に対して並列に、利得変化が無く(ゲイン
コントロールを受けず)周波数特性が平坦なたと
えば抵抗のみから成るフラツトパス回路16が接
続されている。このフラツトパス回路16は、
VCA15と第2とハイパスフイタ14と直列接
続回路の出力の入力側の加算器17に減算信号と
して送る負帰還路を形成するものであり、VCA
15の利得(ゲイン)が大きくなつたときに負帰
還量を多くして、これらVCA15、第2のハイ
パスフイルタ14、およびフラツトパス回路16
から成る負帰還増幅回路のゲインの増大を制限す
る。すなわち、VCA15のゲインが大きくなる
ときに、上記負帰還増幅回路全体のゲインの上限
値近傍で不変とする。次に、可変利得回路である
VCA15の利得制御信号は、検波器や平滑回路
等を有する制御回路18から得られる。この制御
回路18は、VCA15と入力あるいは出力を検
出して制御信号とするものであり、たとえば
VCA15の出力側の第2のハイパスフイルタ1
4からの出力を取り出し、ウエイテイング用のハ
イパスフイルタ19を介して制御回路18への入
力としている。
The encoder circuit 20 in FIG. 2 performs signal processing such as high frequency enhancement (pre-emphasis) and level compression on the audio signal supplied to the input terminal 11, and outputs the signal to an audio tape recorder (not shown) via the output terminal 12. ) to the recording input terminal. For the above-mentioned pre-emphasis, the first high-pass filter 13 and the second high-pass filter 1 are used.
4, and a variable gain circuit, such as a VCA (voltage controlled amplifier) 15, for level compression.
are used respectively. The VCA 15 and the second high-pass filter 14 are connected in series, and a flat-pass circuit 16 consisting of only a resistor, which has no gain change (is not subject to gain control) and has a flat frequency characteristic, is connected in parallel to this series-connected circuit. has been done. This flat path circuit 16 is
The VCA 15 and the second high-pass filter 14 form a negative feedback path that is sent as a subtraction signal to the adder 17 on the input side of the output of the series-connected circuit.
When the gain of VCA 15 becomes large, the amount of negative feedback is increased, and these VCA 15, second high pass filter 14, and flat pass circuit 16
The increase in gain of the negative feedback amplifier circuit consisting of is limited. That is, when the gain of the VCA 15 increases, the gain of the entire negative feedback amplifier circuit remains unchanged near the upper limit value. Next is the variable gain circuit.
A gain control signal for the VCA 15 is obtained from a control circuit 18 that includes a detector, a smoothing circuit, and the like. This control circuit 18 detects the input or output of the VCA 15 and uses it as a control signal, for example.
Second high-pass filter 1 on the output side of VCA15
The output from 4 is taken out and input to the control circuit 18 via a high-pass filter 19 for weighting.

このエンコーダ回路においては、入力端子11
と出力端子12との間に、第1のハイパスフイル
タ13、加算器17、可変利得回路であるVCA
15、および第2のハイパスフイルタ14の順に
直列接続してメインパスを構成しているが、この
接続順序は不動ではない。すなわち、VCA15
と第2のハイパスフイルタ14とは互いに入れ換
えることができ、出力端子12の直前にVCA1
5を記憶してもよい。また、VCA15、第2の
ハイパスフイルタ14、およびフラツトパス回路
16より成る負帰還増幅回路と、第1のハイパス
フイルタ13とを互いに入れ換えてもよく、第1
のハイパスフイルタ13を出力端子12の直前に
配置することができる。
In this encoder circuit, the input terminal 11
A first high-pass filter 13, an adder 17, and a VCA which is a variable gain circuit are connected between the output terminal 12 and the output terminal 12.
15 and the second high-pass filter 14 are connected in series in this order to form a main path, but this connection order is not fixed. That is, VCA15
and the second high-pass filter 14 can be replaced with each other, and the VCA1 is connected immediately before the output terminal 12.
5 may be memorized. Further, the negative feedback amplifier circuit made up of the VCA 15, the second high-pass filter 14, and the flat-pass circuit 16 and the first high-pass filter 13 may be replaced with each other.
A high-pass filter 13 can be placed immediately before the output terminal 12.

さらに、制御回路18に供給する信号として
は、VAC15の出力側のメインパスの任意の点
の信号を取り出して用いたり、VCA15の入力
側のメインパスの任意の点の信号を取り出して用
いたり、あるいはこれらの出力側と入力側からの
信号の和、差信号を用いることができる。ただ
し、この第1の実施例はエンコーダ回路として用
いられるものであり、VCA15はレベル圧縮動
作を行うものであるから、入力信号のレベルが低
下するほどVCA15のゲインを大きくし、ある
いは入力信号のレベルが上昇するほどVCA15
のゲインを小さくするような制御回路18と
VCA15の関係を満足させる構成とすることが
必要である。なお、VCA15の他にも種々の可
変利得回路を使用できることは勿論である。
Further, as a signal to be supplied to the control circuit 18, a signal at an arbitrary point on the main path on the output side of the VAC 15 can be extracted and used, a signal at an arbitrary point on the main path on the input side of the VCA 15 can be extracted and used, Alternatively, the sum or difference signal of the signals from the output side and the input side can be used. However, since this first embodiment is used as an encoder circuit and the VCA 15 performs level compression operation, the gain of the VCA 15 is increased as the level of the input signal decreases, or the gain of the VCA 15 is increased as the level of the input signal decreases. The higher the value, the more VCA15
A control circuit 18 that reduces the gain of
It is necessary to have a configuration that satisfies the relationship of the VCA 15. Note that, of course, various variable gain circuits other than the VCA 15 can be used.

次に、第1のハイパスフイルタ13は、たとえ
ば第3図Aに示すような周波数特性を有してい
る。すなわち、低域側のレスポンス(またはゲイ
ン)が高域側よりもほぼ10dB低下しており、1K
Hzからほぼ6dB/oct.のカーブで3.18KHzまで上
昇している。また、第2のハイパスフイルタ14
は、たとえば第3図Bに示すような周波数特性を
有し、1.58KHzから5KHz間でほぼ6dB/oct.のカ
ーブのレスポンス変化があり、レスポンス変化の
最大幅はほぼ10dBとなつている。
Next, the first high-pass filter 13 has a frequency characteristic as shown in FIG. 3A, for example. In other words, the response (or gain) on the low frequency side is approximately 10 dB lower than on the high frequency side, and 1K
It rises from Hz to 3.18KHz with a curve of approximately 6dB/octave. In addition, the second high-pass filter 14
has a frequency characteristic as shown in FIG. 3B, for example, and there is a curve response change of approximately 6 dB/oct. between 1.58 KHz and 5 KHz, and the maximum width of the response change is approximately 10 dB.

以上のような構成を有するノイズリダクシヨン
用のエンコーダ回路20において、入力信号のレ
ベルが小さいときにはVCA15のゲインが大き
くなつている。このVCA15は、フラツトパス
回路16を負帰還路とする負帰還増幅回路を構成
しているから、VCA15のゲインが大きいとき
には、この負帰還増幅回路全体のゲインはフラツ
トパス回路16の逆特性にほぼ等しい値の近傍で
不変となる。ここで、フラツトパス回路166は
単なる抵抗であるから、抵抗値Rの逆特性は1/
Rで、フラツトな周波数特性となる。したがつ
て、第2のハイパスフイルタ14の周波数特性が
上記負帰還増幅回路の外部に表れなくなり、エン
コーダ回路20の全体の周波数特性は、第1のハ
イパスフイルタ13によりほぼ支配され、たとえ
ば第3図Aのような周波数特性が得られる。この
第1のハイパスフイルタ13の周波数特性は、レ
スポンスの傾斜が6dB/oct.程度のいわゆる1次
のフイルタ特性であり、また高域周波数と低域周
波数のレスポンスの差は10dB程度であるから、
プリエンフアシス効果は小さくなつている。した
がつて、入力信号の小レベル領域において、各周
波数、たとえば10KHz、1KHz、100Hz毎の入出力
特性曲線は、たとえば第4図に示すようにそれぞ
れ接近して表され上記負帰還増幅回路の利得が不
変となるレベルLまでの入力レベルの範囲を従来
の第11図のレベルlよりも広くとることができ
る。
In the noise reduction encoder circuit 20 having the above configuration, the gain of the VCA 15 is large when the level of the input signal is low. Since this VCA 15 constitutes a negative feedback amplifier circuit with the flat path circuit 16 as a negative feedback path, when the gain of the VCA 15 is large, the gain of the entire negative feedback amplifier circuit has a value almost equal to the inverse characteristic of the flat path circuit 16. It remains unchanged in the vicinity of . Here, since the flat path circuit 166 is a simple resistor, the inverse characteristic of the resistance value R is 1/
R gives a flat frequency characteristic. Therefore, the frequency characteristics of the second high-pass filter 14 no longer appear outside the negative feedback amplifier circuit, and the overall frequency characteristics of the encoder circuit 20 are almost controlled by the first high-pass filter 13, for example, as shown in FIG. A frequency characteristic like A is obtained. The frequency characteristics of this first high-pass filter 13 are so-called first-order filter characteristics with a response slope of about 6 dB/octave, and the difference in response between high and low frequencies is about 10 dB.
The pre-emphasis effect is becoming smaller. Therefore, in the low level region of the input signal, the input/output characteristic curves for each frequency, for example, 10KHz, 1KHz, and 100Hz, are expressed close to each other as shown in FIG. 4, and the gain of the negative feedback amplifier circuit is The range of input levels up to level L at which the value remains unchanged can be wider than the conventional level l in FIG. 11.

次に、入力信号のレベルが大きくなると、
VCA15のゲインが低下するから、このVCA1
5を含む上記負帰還増幅回路に第2のハイパスフ
イルタ14の周波数特性が表れてくる。したがつ
て、エンコーダ回路20の全体の特性は、第1の
ハイパスフイルタ13に第2のハイパスフイルタ
14を付加した、たとえば第3図Cに示すような
周波数特性に近づいてくる。この第3図Cの特性
は、第3図A,Bの特性を合成したものであり、
レスポンスの最大傾斜は約12dB/oct.のいわゆ
る2次のフイルタ特性を示し、低中域周波数と高
域周波数のレスポンスの差は最大20dB程度まで
大きくできる。したがつて、大きなプリエンフア
シスがかけられ、低中域と高域の分離に優れてい
るため、中低域信号によりノイズモジユレーシヨ
ン現象を更に減少させることができる。
Next, as the input signal level increases,
Since the gain of VCA15 decreases, this VCA1
The frequency characteristics of the second high-pass filter 14 appear in the negative feedback amplifier circuit including the filter 5. Therefore, the overall characteristics of the encoder circuit 20 approach the frequency characteristics shown in FIG. 3C, for example, where the second high-pass filter 14 is added to the first high-pass filter 13. The characteristics shown in Figure 3C are a combination of the characteristics shown in Figures 3A and B.
The maximum slope of the response is about 12 dB/oct., which is a so-called second-order filter characteristic, and the difference in response between low-mid frequencies and high frequencies can be as large as about 20 dB. Therefore, a large amount of pre-emphasis is applied, and the separation between the low-mid range and the high range is excellent, so that the noise modulation phenomenon can be further reduced by the mid-low range signal.

次に、第5図は本発明の第2の実施例としての
ノイズリダクシヨン回路となるデコーダ回路50
を示し、前述した第1図に示す第1の実施例にお
いて、入力信号レベルが更に大きくなつたときの
デイエンフアシス量を減少させるために、前記デ
コーダ回路30に対して並列に、利得変化の無い
(ゲインコントロールを受けない)伝送路43を
接続している。すなわち、デコーダ回路50の入
力端子41からの入力信号を、加算器44を介し
て前述のデコーダ回路30に送り、このデコーダ
回路30からの出力信号を、出力端子42に送る
とともに、上記伝送路43を介して減算信号とし
て加算器44に送つている。ここで、伝送路43
は、ローパス形の周波数特性あるいは抵抗のよう
なフラツトパス特性を有するものが好ましい。こ
の第5図中の一部となるデコーダ回路30の構成
は、前述した第1図と同様であるため、同じ部分
に同一の参照番号を付けて説明を省略する。
Next, FIG. 5 shows a decoder circuit 50 serving as a noise reduction circuit as a second embodiment of the present invention.
In the first embodiment shown in FIG. A transmission line 43 (not subject to gain control) is connected. That is, the input signal from the input terminal 41 of the decoder circuit 50 is sent to the above-mentioned decoder circuit 30 via the adder 44, the output signal from this decoder circuit 30 is sent to the output terminal 42, and the above-mentioned transmission line 43 is sent to the adder 44 as a subtraction signal. Here, the transmission line 43
It is preferable to have a low-pass type frequency characteristic or a flat-pass characteristic like that of a resistor. The configuration of the decoder circuit 30, which is a part of FIG. 5, is the same as that of FIG. 1 described above, so the same parts are given the same reference numerals and the explanation will be omitted.

この第2の実施例の場合には、前述した第1の
実施例と同様な動作を行うのみならず、入力信号
のレベルが更に増大したときには、伝送路43の
影響が表れてくる。この伝送路43は負帰還路で
あるから、デコーダ回路30には、伝送路43の
逆の特性であるハイパス形あるいはフラツトパス
形の周波数特性による影響が表れ、デイエンフア
シス量が減少する。したがつて、大入力時の高域
信号による中低域のノイズモジユレーシヨンを軽
減することができる。また、VCA25を含むメ
インパス中に、アンチリミツタ回路を挿入接続す
ることができる。
In the case of this second embodiment, not only the same operation as in the first embodiment described above is performed, but also the influence of the transmission line 43 becomes apparent when the level of the input signal further increases. Since this transmission line 43 is a negative feedback path, the decoder circuit 30 is affected by the frequency characteristics of the high-pass type or flat-pass type, which are the opposite characteristics of the transmission line 43, and the amount of de-emphasis is reduced. Therefore, it is possible to reduce noise modulation in the middle and low frequencies caused by high-frequency signals when a large input is applied. Further, an anti-limiter circuit can be inserted and connected into the main path including the VCA 25.

次に第6図は、上記第2の実施例と対称的な回
路構成のエンコーダ回路40を示すものである。
この第6図に示すエンコーダ回路40は、前述し
た第2図に示すエンコーダ回路20において、入
力信号レベルが更に大きくなつたときに高域信号
による中低域のノイズモジユレーシヨンを減少さ
せるために、利得変化の無い(ゲインコントロー
ルを受けない)伝送路33を追加した構成を有し
ている。この伝送路33は、前記エンコーダ回路
20に対して並列に設けられており、周波数特性
としてローパス特性あるいはフラツトパス特性を
有するものが好ましい。そして、入力端子31か
らのオーデイオ信号を、伝送路33を介して加算
器34に送り、この加算器34において前記エン
コーダ回路20からの出力と加算して出力端子3
2に送つている。他の構成は第2図と同様である
ため、同じ部分に同一の参照番号を付して説明を
省略する。
Next, FIG. 6 shows an encoder circuit 40 having a circuit configuration symmetrical to that of the second embodiment.
The encoder circuit 40 shown in FIG. 6 is used in the encoder circuit 20 shown in FIG. It has a configuration in which a transmission line 33 with no gain change (not subject to gain control) is added to the above. This transmission line 33 is provided in parallel to the encoder circuit 20, and preferably has a low-pass characteristic or a flat-pass characteristic as a frequency characteristic. Then, the audio signal from the input terminal 31 is sent to the adder 34 via the transmission line 33, and the adder 34 adds it to the output from the encoder circuit 20 and outputs it to the output terminal 3.
I am sending it to 2. Since the other configurations are the same as those in FIG. 2, the same parts are given the same reference numerals and the explanation will be omitted.

このようなエンコーダ回路40においては、前
記第2図のエンコーダ回路20と同様な動作を行
うのみならず、入力信号のレベルがさらに大きく
なつたときには、伝送路33が有力となり、プリ
エンフアシス量が減少し、あるいはやや高域が低
下気味となる。このような大入力時のプリエンフ
アシス量の減少により、高域信号による中低域の
ノイズモジユレーシヨンを軽減することができ
る。また、VCA15を含むメインパス中のたと
えばVCA15の出力側にリミツタ回路を挿入接
続することにより、入力信号レベルが急激に増大
した場合のオーバーシユート等を防止することが
できる。このときの大入力信号は、伝送路33を
介して出力端子32に送られるから、信号の歪は
生じない。
Such an encoder circuit 40 not only performs the same operation as the encoder circuit 20 shown in FIG. 2, but also when the level of the input signal becomes even higher, the transmission line 33 becomes effective and the amount of pre-emphasis is reduced. , or the high range tends to drop slightly. By reducing the amount of pre-emphasis at the time of such a large input, it is possible to reduce noise modulation in the middle and low frequencies caused by high-frequency signals. Furthermore, by inserting and connecting a limiter circuit to the output side of the VCA 15 in the main path including the VCA 15, it is possible to prevent overshoot and the like when the input signal level increases rapidly. Since the large input signal at this time is sent to the output terminal 32 via the transmission line 33, no signal distortion occurs.

次に、前記第5図に示す第2の実施例を用いて
実用的なコンパンダタイプのノイズリダクシヨン
回路を構成した第3の実施例を第7図に示す。
Next, FIG. 7 shows a third embodiment in which a practical compander type noise reduction circuit is constructed using the second embodiment shown in FIG. 5.

この第7図のノイズリダクシヨン回路100
は、スイツチの切換操作によりエンコード動作と
デコード動作とが任意に選択でき、たとえば一般
のオーデイオカセツトデツキ内蔵形の、あるいは
独立のノイズリダクシヨン装置として好適なもの
である。ここで現実のノイズリダクシヨンを行う
回路部としては、上記第2の実施例のデコーダ回
路50とほぼ等しいデコーダ回路150を用いて
おり、エンコード動作時には、オペアンプ等の高
利得増幅器103の負帰還回路中に上記デコーダ
回路150を挿入接続することにより、デコード
特性の逆特性としてのエンコード特性を得てい
る。
This noise reduction circuit 100 in FIG.
The encoder can arbitrarily select between the encoding operation and the decoding operation by switching the switch, and is suitable for use as a built-in noise reduction device in a general audio cassette deck or as an independent noise reduction device, for example. Here, a decoder circuit 150 that is almost the same as the decoder circuit 50 of the second embodiment is used as a circuit section that performs actual noise reduction, and during encoding operation, a negative feedback circuit of a high gain amplifier 103 such as an operational amplifier is used. By inserting and connecting the decoder circuit 150 therein, an encoding characteristic as an inverse characteristic of the decoding characteristic is obtained.

すなわち、ノイズリダクシヨン回路100の入
力端子101には、エンコード動作時はマイクロ
ホンやチユーナ等の音源(ソース)からのオーデ
イオ信号が供給され、デコード動作時は伝送媒体
を介して得られたオーデイオ信号、特にオーデイ
オテープレコーダからの再生出力信号が供給され
る。この入力端子101は、オペアンプ等の高利
得増幅器103の非反転入力端子に接続され、こ
の高利得増幅器103の出力端子は、エンコード
出力端子102およびデコーダ回路150の入力
端子141に接続される。このデコーダ回路15
0の出力端子は、デコーダ出力端子142および
切換スイツチ104のエンコード切換端子eに接
続される。また、高利得増幅器103の出力端子
は、負帰還抵抗105を介して切換スイツチ10
4のデコード切換端子dに接続され、この切換ス
イツチ104の固定端子(共通端子)は高利得増
幅器103の反転入力端子に接続される。
That is, the input terminal 101 of the noise reduction circuit 100 is supplied with an audio signal from a sound source such as a microphone or a tuner during an encoding operation, and is supplied with an audio signal obtained via a transmission medium during a decoding operation. In particular, a reproduction output signal from an audio tape recorder is supplied. This input terminal 101 is connected to a non-inverting input terminal of a high gain amplifier 103 such as an operational amplifier, and the output terminal of this high gain amplifier 103 is connected to an encode output terminal 102 and an input terminal 141 of a decoder circuit 150. This decoder circuit 15
The output terminal 0 is connected to the decoder output terminal 142 and the encode switching terminal e of the switching switch 104. Further, the output terminal of the high gain amplifier 103 is connected to the changeover switch 10 via a negative feedback resistor 105.
The fixed terminal (common terminal) of this switch 104 is connected to the inverting input terminal of the high gain amplifier 103.

この第7図中のデコーダ回路150は、第5図
のデコーダ回路50とほぼ同様に構成されてお
り、対応する部分は同一の参照番号に100を付加
した番号で指示している。ただし、フラツトパス
回路26は、抵抗126を用い、また伝送路43
としても抵抗143を用いている。また、第5図
のウエイテイング用のハイパスフイルタ29は、
2個のハイパスフイルタ130,129を直列接
続して構成しており、これらのハイパスフイルタ
130,129の接続点からの出力の一部をアン
チリミツタ回路131を介して加算器127に送
つている。
The decoder circuit 150 in FIG. 7 is constructed almost the same as the decoder circuit 50 in FIG. 5, and corresponding parts are indicated by the same reference numerals with 100 added. However, the flat path circuit 26 uses the resistor 126 and the transmission line 43.
However, the resistor 143 is used. Moreover, the high pass filter 29 for weighting shown in FIG.
It is constructed by connecting two high-pass filters 130 and 129 in series, and a part of the output from the connection point of these high-pass filters 130 and 129 is sent to an adder 127 via an anti-limiter circuit 131.

このような回路構成を有するデコーダ回路15
0において、第1のローパスフイルタ123の伝
達関数をF1、第2のローパスフイルタ124の
伝達関数をF2とし、これらのF1,F2を、 F1=g1・1+sT2/1+sT1 …… F2=g2・1+sT4/1+sT3 …… ただし、s=jω とおくとき、たとえばg1=g2=10dB、T1
159μs、T2=50μs、T3=100μs、T4=31.8μsとす
れば、各ローパスフイルタ123,124の特性
は、前述した第3図A,Bのそれぞれ逆特性とな
る。さらに、VCA125のゲインをG、上記フ
ラツトパス回路である抵抗126の伝達関数を
H1、上記伝送路である抵抗143の伝達関数を
H2とするとき、デコーダ回路150の伝達関数
Hは、 H=F2G+H1/1+H2F1(F2G+H1) …… と表せる。そして、デコード動作時には、切換ス
イツチ104がデコード切換端子dに切換接続さ
れて高利得増幅器103の負帰還路に抵抗105
が接続されるから、入力端子101からのオーデ
イオ信号は、高利得増幅器103で単に増幅さ
れ、デコーダ回路150によりデイエンフアシス
やレベル伸張などデコード動作が行われて、デコ
ード出力端子142に送られる。
Decoder circuit 15 having such a circuit configuration
0, the transfer function of the first low-pass filter 123 is F 1 and the transfer function of the second low-pass filter 124 is F 2 , and these F 1 and F 2 are F 1 =g 1・1+sT 2 /1+sT 1 ... F 2 = g 2・1 + sT 4 /1 + sT 3 ... However, when s = jω, for example, g 1 = g 2 = 10dB, T 1 =
159 μs, T 2 =50 μs, T 3 =100 μs, and T 4 =31.8 μs, the characteristics of each of the low-pass filters 123 and 124 will be opposite to those of FIGS. 3A and 3B described above. Furthermore, the gain of the VCA 125 is G, and the transfer function of the resistor 126, which is the flat path circuit described above, is
H 1 is the transfer function of the resistor 143, which is the transmission path.
When H2 , the transfer function H of the decoder circuit 150 can be expressed as H= F2G + H1 /1+ H2F1 ( F2G + H1 )... During the decoding operation, the changeover switch 104 is connected to the decode changeover terminal d, and the resistor 105 is connected to the negative feedback path of the high gain amplifier 103.
is connected, the audio signal from the input terminal 101 is simply amplified by the high gain amplifier 103, subjected to decoding operations such as de-emphasis and level expansion by the decoder circuit 150, and sent to the decode output terminal 142.

次に、エンコード動作時には、切換スイツチ1
01がエンコード切換端子eに切換接続されるか
ら、高利得増幅器103の負帰還回路中胃に上記
伝達関数Hのデコーダ回路150が挿入接続され
ることになる。ここで、高利得増幅器103の裸
のゲインをAとするとき、入出力端子101,1
02間の伝達関数Uは、 U=A/1+AH …… と表せる。この式のAが非常に大きい(高利得
の)場合には、 U≒1/H …… となつて、デコーダ回路150の伝達関数Hの逆
特性、すなわちエンコード特性を有する伝達関数
が得られることになる。
Next, during encoding operation, selector switch 1
01 is switched and connected to the encode switching terminal e, the decoder circuit 150 having the transfer function H is inserted and connected to the negative feedback circuit of the high gain amplifier 103. Here, when the bare gain of the high gain amplifier 103 is A, the input/output terminals 101, 1
The transfer function U between 02 and 02 can be expressed as U=A/1+AH... When A in this equation is very large (high gain), U≒1/H..., and a transfer function having an inverse characteristic of the transfer function H of the decoder circuit 150, that is, an encoding characteristic is obtained. become.

すなわち、第8図および第9図は、ノイズリダ
クシヨン回路100の切換スイツチ104をエン
コード切換端子eに切換接続したエンコード動作
時において、入力端子101の入力信号に対する
エンコード出力端子102からの出力信号を測定
したグラフである。ここで、第8図は2信号入力
についての周波数特性グラフを示し、曲線Aが入
力無しの状態を、曲線Bが400Hz、0dB入力時の
状態を、また曲線Cが1KHz、−10dB入力時の状
態をそれぞれ示す。次に第9図は、各周波数、た
とえば100Hz、1KHz、10KHzの入力信号について
の入出力レベルを表すグラフである。
That is, FIGS. 8 and 9 show how the output signal from the encode output terminal 102 is changed in response to the input signal from the input terminal 101 during the encoding operation when the changeover switch 104 of the noise reduction circuit 100 is switched and connected to the encode changeover terminal e. This is a measured graph. Here, Figure 8 shows a frequency characteristic graph for two signal inputs, where curve A shows the state with no input, curve B shows the state with 400 Hz and 0 dB input, and curve C shows the state with 1 KHz and -10 dB input. Indicates the status of each. Next, FIG. 9 is a graph showing input and output levels for input signals of each frequency, for example, 100Hz, 1KHz, and 10KHz.

以上の説明からも明らかなように、可変利得幅
を大きくとれるVCAを用いて、高域で約30dBも
の大きなノイズリダクシヨン効果が得られ、オー
デイオ用のコンパクトカセツトテープレコーダを
用いて90dB以上のダイナミツクレンジを得るこ
とができる。また、音質劣化や聴感上の違和感が
生じにくいように種々の対策を施しており、特
に、ノイズモジユレーシヨンとテープ感度誤差に
対する対策として、第8図および第9図に示すよ
うに、低中域で比較的大レベル入力時のエンフア
シス特性を12dB/oct.程度の2次のフイルタ特
性とし、大きなエンフアシス量を得るようにする
とともに、小レベル入力時や高域大レベル入力時
にはほぼ上記第1のフイルタのみによる1次のフ
イルタ特性としてエンフアシスを抑えて、いわゆ
る可変エンフアシス特性を得ている。また、広い
入力レベル範囲(+15dB〜−50dB)において、
周波数にあまり依存しない一定の(2程度の)コ
ンプレツシヨンレシオを与え、また、上記可変エ
ンフアシスの入力レベル依存性をゆるやかなもの
とすることにより、テープ感度のばらつきによつ
て生じる振幅およびスペクトラクエラーを小さく
している。
As is clear from the above explanation, a large noise reduction effect of approximately 30 dB can be obtained in the high range by using a VCA with a wide variable gain width, and a noise reduction effect of more than 90 dB can be obtained using a compact audio cassette tape recorder. You can get honey cleanse. In addition, various measures have been taken to prevent sound quality deterioration and audible discomfort.In particular, as a countermeasure against noise modulation and tape sensitivity error, as shown in Figures 8 and 9, we have taken measures to reduce The emphasis characteristic when inputting a relatively high level in the midrange is a second-order filter characteristic of about 12 dB/octave to obtain a large amount of emphasis. Emphasis is suppressed as a first-order filter characteristic using only one filter, and a so-called variable emphasis characteristic is obtained. In addition, in a wide input level range (+15dB to -50dB),
By providing a constant (approximately 2) compression ratio that does not depend much on frequency, and by making the input level dependence of the variable emphasis gentle, the amplitude and spectrum caused by variations in tape sensitivity can be reduced. It reduces errors.

さらに、入力信号の立上りが速い場合のテープ
飽和や波形歪等を防止するために、高域のみで動
作するリミツタ回路(第7図のアンチリミツタ回
路131)を用いることも容易に行える。また、
広い周波数帯域の成分を有するソースで誤動作を
起こさないように、上記第1、第2のフイルタ
(第7図のローパスフイルタ123,124)や
上記ウエイテイング回路の周波数帯域に制限を加
え、動作の感度が大きくならないようにしてい
る。
Furthermore, in order to prevent tape saturation, waveform distortion, etc. when the input signal rises quickly, a limiter circuit (anti-limiter circuit 131 in FIG. 7) that operates only in high frequencies can be easily used. Also,
In order to prevent malfunctions with sources that have components in a wide frequency band, the frequency bands of the first and second filters (low-pass filters 123 and 124 in FIG. 7) and the weighting circuit are limited, and the operation is controlled. I try not to make the sensitivity too high.

なお、本発明は上記実施例のみに限定されるも
のではなく、たとえば、第1の実施例について
も、オペアンプ等の高利得増幅器の帰還回路中に
挿入接続することにより逆の特性を得ることがで
き、また第3の実施例と同様に、切換スイツチを
用いてデコード、エンコード動作を切り換えるよ
うな構成としてもよい。この他本発明の要旨を逸
脱しない範囲において種々の変更が可能である。
Note that the present invention is not limited to the above-mentioned embodiments. For example, the first embodiment can also be inserted into the feedback circuit of a high-gain amplifier such as an operational amplifier to obtain the opposite characteristics. Alternatively, as in the third embodiment, a changeover switch may be used to switch between decoding and encoding operations. Various other changes can be made without departing from the gist of the present invention.

〔発明の効果〕〔Effect of the invention〕

入力レベルが小さいときには第1のフイルタの
周波数特性が支配的に表れるから、全周波数帯域
にわたつて良好なデコード、エンコードが行え、
従来に比べてダイナミツクレンジを広くでき、ま
た入力レベルが大きくなつたときには第1のフイ
ルタと第2のフイルタの各特性が合成された特性
となつて、大きなデンフアシスがかけられ、ノイ
ズモジユレーシヨンを低減できる。
When the input level is low, the frequency characteristics of the first filter appear dominantly, so good decoding and encoding can be performed over the entire frequency band.
The dynamic range can be wider than before, and when the input level becomes large, the characteristics of the first filter and the second filter are combined, and a large degree of defense is applied, reducing the noise modulation. can reduce the amount of shock.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明に係るノイズリダクシヨン回路
の第1の実施例としてのデコーダ回路を示すブロ
ツク回路図である。第2図ないし第4図はこの第
1の実施例としてのデコーダ回路と対称的な構成
を有するエンコーダ回路を示し、第2図はブロツ
ク回路図、第3図A,BおよびCは第2図の第
1、第2のハイパスフイルタの周波数特性および
これらを合成した周波数特性をそれぞれ示すグラ
フ、第4図は第2図の回路の入出力特性を示すグ
ラフである。第5図は本発明の第2の実施例とし
てのデコーダ回路を示すブロツク回路図である。 第6図はこの第2の実施例のデコーダ回路と対
称的な構成を有するエンコーダ回路を示すブロツ
ク回路図である。 第7図ないし第9図は本発明の第3の実施例を
示し、第7図はブロツク回路図、第8図は周波数
特性を示すグラフ、第9図は入出力特性を示すグ
ラフである。第10図はノイズリダクシヨン回路
の従来例を示すブロツク回路図、第11図は第1
0図の回路の入出力特性を示すブロツク回路図で
ある。 11,21,31,41,101……入力端
子、12,22,32,42……出力端子、1
3,23,123……第1のフイルタ、14,2
4,124……第2のフイルタ、15,25,3
5,45,125……VCA、16,26……フ
ラツトパス回路、17,27,34,44……加
算器、18,28,128……制御回路、20,
40……エンコーダ回路、30,50,150…
…デコーダ回路、33,43……伝送路、100
……ノイズリダクシヨン回路、103……高利得
増幅器、102……エンコード出力端子、142
……デコード出力端子。
FIG. 1 is a block circuit diagram showing a decoder circuit as a first embodiment of the noise reduction circuit according to the present invention. 2 to 4 show an encoder circuit having a configuration symmetrical to that of the decoder circuit according to the first embodiment, FIG. 2 is a block circuit diagram, and FIGS. FIG. 4 is a graph showing the frequency characteristics of the first and second high-pass filters and their combined frequency characteristics, and FIG. 4 is a graph showing the input/output characteristics of the circuit shown in FIG. FIG. 5 is a block circuit diagram showing a decoder circuit as a second embodiment of the present invention. FIG. 6 is a block circuit diagram showing an encoder circuit having a configuration symmetrical to that of the decoder circuit of the second embodiment. 7 to 9 show a third embodiment of the present invention, in which FIG. 7 is a block circuit diagram, FIG. 8 is a graph showing frequency characteristics, and FIG. 9 is a graph showing input/output characteristics. Fig. 10 is a block circuit diagram showing a conventional example of a noise reduction circuit, and Fig. 11 is a block circuit diagram showing a conventional example of a noise reduction circuit.
FIG. 2 is a block circuit diagram showing the input/output characteristics of the circuit of FIG. 11, 21, 31, 41, 101... Input terminal, 12, 22, 32, 42... Output terminal, 1
3, 23, 123...first filter, 14, 2
4,124...second filter, 15,25,3
5, 45, 125... VCA, 16, 26... Flat path circuit, 17, 27, 34, 44... Adder, 18, 28, 128... Control circuit, 20,
40... Encoder circuit, 30, 50, 150...
...Decoder circuit, 33, 43...Transmission line, 100
... Noise reduction circuit, 103 ... High gain amplifier, 102 ... Encode output terminal, 142
...Decode output terminal.

Claims (1)

【特許請求の範囲】 1 エンフアシス用の第1のフイルタと、 この第1のフイルタに直列接続され、制御信号
に応じて利得が変化し入力信号レベルが小さいと
き利得が減少する可変利得回路と、 入力信号レベルを検出して制御信号とする制御
回路と、 上記可変利得回路に直列接続されたエンフアシ
ス用の第2のフイルタと、 これらの可変利得回路と第2のフイルタとの直
列接続回路の入力端子からの信号が供給され、上
記可変利得回路及び第2のフイルタの直列接続回
路の出力と加算し、この直列接続回路への入力信
号が小レベルのときの利得を不変とするための利
得変化がなく周波数特性が略々平坦な特性を有す
るフラツトパス回路とを備え、 入力信号が小レベルのときには上記第1のフイ
ルタにより全体の周波数特性を支配し、入力信号
のレベル増加に伴い上記第1のフイルタの特性に
上記第2のフイルタの特性を付加した周波数特性
を得るように構成したことを特徴とするノイズリ
ダクシヨン回路。
[Scope of Claims] 1. A first filter for emphasis; a variable gain circuit connected in series to the first filter, whose gain changes according to a control signal and whose gain decreases when the input signal level is small; A control circuit that detects the input signal level and uses it as a control signal, a second filter for emphasis connected in series to the variable gain circuit, and an input of a series connection circuit of these variable gain circuits and the second filter. A signal is supplied from the terminal and is added to the output of the series connection circuit of the variable gain circuit and the second filter, and the gain is changed to keep the gain unchanged when the input signal to the series connection circuit is at a small level. the first filter controls the overall frequency characteristic when the input signal is at a small level, and as the level of the input signal increases, the first filter A noise reduction circuit characterized in that it is configured to obtain frequency characteristics obtained by adding the characteristics of the second filter to the characteristics of the filter.
JP1003864A 1989-01-12 1989-01-12 Noise reduction circuit Granted JPH01236710A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1003864A JPH01236710A (en) 1989-01-12 1989-01-12 Noise reduction circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1003864A JPH01236710A (en) 1989-01-12 1989-01-12 Noise reduction circuit

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP55121208A Division JPS5746517A (en) 1980-09-03 1980-09-03 Noise reduction circuit

Publications (2)

Publication Number Publication Date
JPH01236710A JPH01236710A (en) 1989-09-21
JPH0452003B2 true JPH0452003B2 (en) 1992-08-20

Family

ID=11569065

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1003864A Granted JPH01236710A (en) 1989-01-12 1989-01-12 Noise reduction circuit

Country Status (1)

Country Link
JP (1) JPH01236710A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5001385B2 (en) * 2010-02-01 2012-08-15 日本電信電話株式会社 Pre-emphasis circuit

Also Published As

Publication number Publication date
JPH01236710A (en) 1989-09-21

Similar Documents

Publication Publication Date Title
US4490691A (en) Compressor-expander circuits and, circuit arrangements for modifying dynamic range, for suppressing mid-frequency modulation effects and for reducing media overload
US4101849A (en) Adaptive filter
US5172358A (en) Loudness control circuit for an audio device
KR900008595B1 (en) Adaptive Signal Waiting System
JPS6128162B2 (en)
US4363006A (en) Noise reduction system having series connected variable frequency filters
JPH0123963B2 (en)
US4112254A (en) Signal compander system
US4471318A (en) Circuit for noise reduction particularly useful with signal recording/reproducing apparatus
US20040022399A1 (en) Excursion limiter
US4337445A (en) Compander circuit which produces variable pre-emphasis and de-emphasis
US5325440A (en) Loudness control circuit
JPH0452003B2 (en)
KR840002491B1 (en) Improvements in signal processing systems and switching system therefor
EP0469033B1 (en) Audio compressor, expander, and noise reduction circuits for consumer and semi-professional use
US4306201A (en) Signal processing circuit
JPH0359612B2 (en)
JPS6232850B2 (en)
JPH0522416B2 (en)
JPH0474886B2 (en)
Fisher 8 Noise Reduction Systems
CA1219809A (en) Audio compressors and expanders
JPS6316052B2 (en)
JPS5953607B2 (en) noise reduction circuit
CA1201388A (en) Improvements in audio compressors and expanders