JPH0443997Y2 - - Google Patents

Info

Publication number
JPH0443997Y2
JPH0443997Y2 JP754689U JP754689U JPH0443997Y2 JP H0443997 Y2 JPH0443997 Y2 JP H0443997Y2 JP 754689 U JP754689 U JP 754689U JP 754689 U JP754689 U JP 754689U JP H0443997 Y2 JPH0443997 Y2 JP H0443997Y2
Authority
JP
Japan
Prior art keywords
resistor
level
potential
series
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP754689U
Other languages
Japanese (ja)
Other versions
JPH0298497U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP754689U priority Critical patent/JPH0443997Y2/ja
Publication of JPH0298497U publication Critical patent/JPH0298497U/ja
Application granted granted Critical
Publication of JPH0443997Y2 publication Critical patent/JPH0443997Y2/ja
Expired legal-status Critical Current

Links

Description

【考案の詳細な説明】 産業上の利用分野 本考案は照明負荷の調光レベルを設定して、た
とえばメモリなどにストアするための装置に関す
る。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a device for setting and storing the dimming level of a lighting load, for example in a memory.

従来の技術 典型的な先行技術は、第5図に示されている。
複数の照明負荷L1〜Lnは、駆動回路DR1〜
DRnによつて位相制御されて電力付勢され、調
光レベルに対応した明るさで照明を行う。この調
光レベルを設定するために、各照明負荷L1〜
Lnの各チヤネルCH1〜CHn毎に、可変抵抗器で
あるレベル設定器R1〜Rnが設けられる。この
可変抵抗器R1〜Rnからの出力は、スイツチS
1〜Snを介してライン1からアナログ/デジタ
ル変換回路2に与えられてデジタル値に変換さ
れ、マイクロコンピユータなどによつて実現され
る処理回路3に与えられる。制御回路4は、スイ
ツチS1〜Snのうちの1つを導通するように順
次的にこれらのスイツチS1〜Snを制御する。
こうして、たとえばレベル設定器R1において設
定された調光レベルを表わす信号はスイツチS1
〜Snのうちの1つのスイツチS1が導通してい
るとき、ライン1を介してアナログ/デジタル変
換回路2に与えられてデジタル値に変換され、処
理回路3に設けられているメモリにストアされ
る。この処理回路3にストアされている内容に基
づいて、駆動回路DR1が照明負荷L1を駆動
し、レベル設定器R1で設定されて調光レベルで
照明負荷L1が調光制御される。
Prior Art A typical prior art is shown in FIG.
The plurality of lighting loads L1 to Ln are driven by drive circuits DR1 to
The power is energized under phase control by DRn, and the illumination is performed at a brightness corresponding to the dimming level. In order to set this dimming level, each lighting load L1~
Level setters R1 to Rn, which are variable resistors, are provided for each channel CH1 to CHn of Ln. The output from these variable resistors R1 to Rn is the switch S
The signal is applied from line 1 to analog/digital conversion circuit 2 via lines 1 to Sn, where it is converted into a digital value, and is applied to processing circuit 3 realized by a microcomputer or the like. The control circuit 4 sequentially controls the switches S1-Sn so that one of the switches S1-Sn becomes conductive.
Thus, for example, a signal representing the dimming level set in the level setter R1 is transmitted to the switch S1.
When one switch S1 of ~Sn is conductive, it is applied to the analog/digital conversion circuit 2 via line 1, converted into a digital value, and stored in the memory provided in the processing circuit 3. . Based on the contents stored in the processing circuit 3, the drive circuit DR1 drives the lighting load L1, and the lighting load L1 is dimmed at the dimming level set by the level setter R1.

このような第5図に示される先行技術では、た
とえばスイツチS1が導通している状態からスイ
ツチS2が導通する状態に切換えるときにおい
て、レベル設定器R1において設定されて値は残
余のレベル設定器R2において設定されている値
とが干渉するという問題がある。
In the prior art shown in FIG. 5, for example, when the switch S1 is switched from a conductive state to a switch S2 conductive state, the value set in the level setter R1 is changed to the remaining level setter R2. There is a problem that the values set in .

この問題を解決する他の先行技術は第6図に示
されており、対応する部分には同一の参照符を付
す。レベル設定器R1〜Rnには、直列にトラン
ジスタQ1〜Qnが設けられており制御回路4に
よつてこれらのトランジスタQ1〜Qnのうちの
1つが順次的に導通される。レベル設定器R1〜
Rnの相互の干渉を防ぐために、それらの操作片
の出力には直列にダイオードD1〜Dnが接続さ
れ、これらのダイオードD1〜Dnのカソードは
ライン5に共通に接続される。ライン5は抵抗R
05に接続されてプルダウンされ、演算増幅器を
有するインピーダンス変換回路6を経て、アナロ
グ/デジタル変換回路2に与えられてデジタル値
に変換され、そのデジタル値は処理回路3に与え
られる。
Another prior art solution to this problem is shown in FIG. 6, where corresponding parts are given the same reference numerals. The level setters R1 to Rn are provided with transistors Q1 to Qn in series, and the control circuit 4 sequentially turns on one of these transistors Q1 to Qn. Level setter R1~
In order to prevent mutual interference of Rn, diodes D1 to Dn are connected in series to the outputs of these operating pieces, and the cathodes of these diodes D1 to Dn are commonly connected to line 5. Line 5 is resistance R
05 and is pulled down, and is applied to the analog/digital conversion circuit 2 through an impedance conversion circuit 6 having an operational amplifier, where it is converted into a digital value, and the digital value is applied to the processing circuit 3.

考案が解決すべき課題 このような第6図に示される第1の問題は、応
答性が悪いということである。ダイオードD1〜
Dnは静電容量を有しており、またライン5は浮
遊静電容量を有している。この静電容量に起因し
て、第7図1のようにトランジスタQ1,Q2、
……が順次的に導通されるとき、レベル設定器R
1,R2、……からライン5を介してインピーダ
ンス変換回路6に与えられる信号は第7図2で示
されるように、参照符8で示す部分で歪み、すな
わち、なまりを生じる。これによつて応答速度が
低下する。このような応答速度を向上するには、
前述のようにプルダウン抵抗R05を設け、この
抵抗R05の抵抗値を小さくして、静電容量の充
放電速度を向上すればよいけれども、そのように
すると、次の第2の問題が生じる。
Problems to be Solved by the Invention The first problem shown in FIG. 6 is poor responsiveness. Diode D1~
Dn has a capacitance, and line 5 has a stray capacitance. Due to this capacitance, transistors Q1, Q2, and
When . . . is sequentially conducted, the level setter R
1, R2, . . . to the impedance conversion circuit 6 through the line 5, the signal is distorted, that is, rounded, at the portion indicated by reference numeral 8, as shown in FIG. 72. This reduces the response speed. To improve this response speed,
As described above, the pull-down resistor R05 may be provided and the resistance value of this resistor R05 may be reduced to improve the charging/discharging speed of the capacitance, but if this is done, the following second problem will occur.

第6図に示される第2の問題は、抵抗R05に
よつて、レベル設定器R1のダイオードD1が接
続されている操作片の変位量に対応してインピー
ダンス変換回路6に与えられる電圧が直線性を持
たずに、第8図で示されるように、特性が悪くな
ることである。このプルダウン抵抗R05の抵抗
値が小さくなると、ライン1,2で示される
特性となつてしまい、希望する直線の特性3を
得ることができない。ライン5の有している抵抗
分もまたこのような非直線性特性を助長する。
The second problem shown in FIG. 6 is that the voltage applied to the impedance conversion circuit 6 by the resistor R05 in response to the amount of displacement of the operating piece to which the diode D1 of the level setter R1 is connected is linear. However, as shown in FIG. 8, the characteristics become worse. If the resistance value of this pull-down resistor R05 becomes small, the characteristics shown by lines 1 and 2 will be obtained, and the desired linear characteristic 3 cannot be obtained. The resistance of the line 5 also promotes such nonlinear characteristics.

本考案の目的は、応答速度を向上し、しかもレ
ベル設定器からの出力の操作変位量と調光レベル
との直線性のある特性を有する調光レベル設定装
置を提供することである。
An object of the present invention is to provide a dimming level setting device that improves response speed and has linear characteristics between the amount of operational displacement of the output from the level setter and the dimming level.

課題を解決するための手段 本考案は、照明負荷と、 照明負荷毎に設けられ、順次的に導通されるス
イツチング手段と、 照明負荷に個別的に対応して設けられ、第1電
位と第2電位との間の出力である調光レベルを設
定するレベル設定器と、 ダイオードと第1抵抗とが直列に接続される直
列回路であつて、一端部がレベル設定器の出力に
直列にそれぞれ接続され、他端部は共通に接続さ
れる、そのような直列回路と、 直列回路の前記他端部と前記第1電位または前
記第2電位との間に接続され、第1抵抗よりも小
さい抵抗値を有する第2抵抗と、 第1抵抗と第2抵抗との接続点の第2抵抗の近
傍での電位を読取る手段とを含むことを特徴とす
る調光レベル設定装置である。
Means for Solving the Problems The present invention comprises: a lighting load; a switching means provided for each lighting load and sequentially turned on; A series circuit in which a level setter that sets a dimming level that is an output between the potential and a diode and a first resistor are connected in series, and one end is connected in series to the output of the level setter. a resistor connected between the other end of the series circuit and the first potential or the second potential, the resistor being smaller than the first resistor; A dimming level setting device comprising: a second resistor having a value; and means for reading a potential near the second resistor at a connection point between the first resistor and the second resistor.

作 用 本考案に従えば、レベル設定器の出力に、ダイ
オードと第1抵抗とから成る直列回路が直列に接
続され、この直列回路の出力側の端部には第2抵
抗が並列に接続され、この第2抵抗は第1抵抗よ
りも小さい抵抗値を有し、第2抵抗の近傍で電位
を読取る。前記第2抵抗の抵抗値を小さく設定す
ることによつて、ダイオードの静電容量および前
記直列回路と第2抵抗との間の導線ラインの静電
容量の充放電速度を早めて、応答速度の向上を図
ることができる。
Effect According to the present invention, a series circuit consisting of a diode and a first resistor is connected in series to the output of the level setting device, and a second resistor is connected in parallel to the output end of this series circuit. , this second resistor has a smaller resistance value than the first resistor, and the potential is read in the vicinity of the second resistor. By setting the resistance value of the second resistor small, the charging and discharging speed of the capacitance of the diode and the capacitance of the conductor line between the series circuit and the second resistor is increased, and the response speed is increased. You can improve your performance.

第1抵抗の抵抗値を大きく設定することによつ
て、レベル設定器の設定操作変位量と読取り手段
によつて読取られる電位との直線性の特性を達成
することができる。第1抵抗は、レベル設定器の
近傍に設けて、第2抵抗による低インピーダンス
領域を長くし、応答速度を一層向上することがで
きる。
By setting the resistance value of the first resistor to a large value, it is possible to achieve linearity between the set operation displacement amount of the level setter and the potential read by the reading means. The first resistor can be provided near the level setter to lengthen the low impedance region provided by the second resistor, thereby further improving the response speed.

実施例 第1図は本考案の一実施例のブロツク図であ
る。複数の照明負荷L1〜Lnは、駆動回路DR1
〜DRnによつて位相制御されて電力付勢され、
レベル設定器R21〜R2nによつて設定された
調光レベルに対応する明るさで点灯される。
Embodiment FIG. 1 is a block diagram of an embodiment of the present invention. The plurality of lighting loads L1 to Ln are driven by a drive circuit DR1.
~ Phase controlled and power energized by DRn,
The light is turned on at a brightness corresponding to the dimming level set by the level setters R21 to R2n.

レベル設定器R21は可変抵抗器であり、抵抗
体10の一端部11と他端部12との間にわたつ
て操作片13が摺接して手動変位され、前記一端
部11と前記他端部12との間において抵抗体1
0の抵抗値は直線的に変化するように構成され
る。その他のレベル設定器R22〜R2nもまた
同様に構成される。レベル設定器R21〜R2n
は照明負荷L1〜LnのチヤネルCH1〜CHnに個
別的に対応して設けられる。これらのレベル設定
器21〜R2nには直列に、スイツチングトラン
ジスタQ1〜Qnが接続されており、これらのス
イツチングトランジスタQ1〜Qnは制御回路1
5によつて、それらのうちの1つだけが順次的に
導通するように制御される。スイツチングトラン
ジスタQ1〜Qnはライン16に接続されて第1
電位Vccが印加される。レベル設定器R21〜R
2nは第2電位である接地される。
The level setting device R21 is a variable resistor, and an operating piece 13 is slidably contacted between one end 11 and the other end 12 of the resistor 10 to be manually displaced. resistor 1 between
The resistance value of 0 is configured to vary linearly. The other level setters R22 to R2n are also configured in the same manner. Level setter R21~R2n
are provided individually corresponding to the channels CH1 to CHn of the lighting loads L1 to Ln. Switching transistors Q1 to Qn are connected in series to these level setters 21 to R2n, and these switching transistors Q1 to Qn are connected to the control circuit 1.
5, only one of them is controlled to conduct in sequence. Switching transistors Q1-Qn are connected to line 16 to
Potential Vcc is applied. Level setting device R21~R
2n is grounded, which is a second potential.

レベル設定器R21の操作片13には、ダイオ
ードD1と第一抵抗R1とから成る直列回路17
が接続される。その他のレベル設定器R22〜R
2nに関しても同様に、ダイオードD2〜Dnと
第1抵抗R2〜Rnが接続される。直列回路17
は導線ライン18に接続される。このライン18
は、第2抵抗であるプルダウン抵抗R01に並列
に接続されており、この抵抗R01は接地電位に
接続される。また同様にして抵抗R2〜Rnもラ
イン18に共通に接続されている。ライン18と
抵抗R01との接続点19の近傍には、読取り手
段の一部を構成するインピーダンス変換回路20
が接続される。このインピーダンス変換回路20
は、演算増幅回路21と、その入力端子に接続さ
れる抵抗R03と、帰還ループに接続される抵抗
R04とを有する。インピーダンス変換回路20
の出力は、アナログ/デジタル変換回路21に与
えられてデジタル値に変換され、マイクロコンピ
ユータなどによつて実現される処理回路23に入
力され、そこに備えられるメモリにストアされ
る。第1抵抗R21〜R2nの抵抗値は等しく、
この抵抗値は、インピーダンス変換回路20の抵
抗R04に等しく設定される。また抵抗R01の
抵抗値はインピーダンス変換回路20の抵抗R0
3の抵抗値に等しく設定される。これによつてイ
ンピーダンス変換回路20は接続点19から与え
られる電圧の直線性を保つた出力を導出する。
The operating piece 13 of the level setter R21 includes a series circuit 17 consisting of a diode D1 and a first resistor R1.
is connected. Other level setting devices R22~R
2n as well, diodes D2 to Dn and first resistors R2 to Rn are connected in the same way. Series circuit 17
is connected to the conductor line 18. This line 18
is connected in parallel to a pull-down resistor R01, which is a second resistor, and this resistor R01 is connected to the ground potential. Similarly, resistors R2 to Rn are also commonly connected to line 18. In the vicinity of the connection point 19 between the line 18 and the resistor R01, there is an impedance conversion circuit 20 that constitutes a part of the reading means.
is connected. This impedance conversion circuit 20
has an operational amplifier circuit 21, a resistor R03 connected to its input terminal, and a resistor R04 connected to a feedback loop. Impedance conversion circuit 20
The output is applied to an analog/digital conversion circuit 21, converted into a digital value, inputted to a processing circuit 23 realized by a microcomputer, etc., and stored in a memory provided therein. The resistance values of the first resistors R21 to R2n are equal;
This resistance value is set equal to the resistance R04 of the impedance conversion circuit 20. The resistance value of the resistor R01 is the resistor R0 of the impedance conversion circuit 20.
is set equal to the resistance value of 3. As a result, the impedance conversion circuit 20 derives an output that maintains the linearity of the voltage applied from the connection point 19.

第2図を参照して動作を説明する。処理回路2
3は制御回路15を動作させて、第2図1で示す
ようにトランジスタQ1〜Qnを1つずつ順次的
に導通させる。これによつてチヤネルCH1〜
CHnのレベル設定器R21〜R2nの調光レベ
ルを表わす信号がライン18に導出される。接続
点19において得られる各チヤネルCH1〜CHn
毎の調光レベルを表わす信号は第2図2で示され
ているとおりであり、処理回路23は、第2図3
の矢印で示す時刻で、各チヤネル毎の調光レベル
を表わす信号を読取つてメモリにストアする。こ
れによつて処理回路23のストア内容に基づい
て、駆動回路DR1〜DRnは前述のように照明負
荷L1〜Lnを電力付勢して、調光レベルに対応
した明るさを得ることができる。
The operation will be explained with reference to FIG. Processing circuit 2
3 operates the control circuit 15 to sequentially turn on the transistors Q1 to Qn one by one as shown in FIG. With this, channel CH1~
A signal representing the dimming level of the level setters R21 to R2n of CHn is led out to line 18. Each channel CH1 to CHn obtained at connection point 19
The signal representing each dimming level is as shown in FIG. 2, and the processing circuit 23 is as shown in FIG.
At the time indicated by the arrow, the signal representing the dimming level of each channel is read and stored in the memory. As a result, based on the contents stored in the processing circuit 23, the drive circuits DR1 to DRn can energize the lighting loads L1 to Ln as described above to obtain brightness corresponding to the dimming level.

ダイオードD1〜Dnは、各チヤネルCH1〜
CHn毎のレベル設定器R21〜R2nの相互の
干渉を防ぐ働きをする。これらのダイオードD1
〜Dnの静電容量、およびライン18、さらには
そのライン18と抵抗R1〜Rnとの間のライン
の静電容量すなわち浮遊容量に起因した応答速度
の低下は、ライン18をプルダウンしている第2
抵抗R01の抵抗値を第1抵抗R1〜Rnの抵抗
値よりも小さく設定することによつて達成され
る。
Diodes D1~Dn are connected to each channel CH1~
It functions to prevent mutual interference among the level setters R21 to R2n for each CHn. These diodes D1
The decrease in response speed due to the capacitance of ~Dn and the capacitance or stray capacitance of the line 18 and the lines between that line 18 and the resistors R1 to Rn is due to the 2
This is achieved by setting the resistance value of the resistor R01 to be smaller than the resistance values of the first resistors R1 to Rn.

しかもレベル設定器R21〜R2nの近傍に設
けられている第1抵抗R1〜Rnの抵抗値を、第
2抵抗R01の抵抗値に比べて大きく設定するこ
とによつて、その第2抵抗R01、ならびにライ
ン18およびそのライン18と抵抗R1〜Rnに
接続されているラインの抵抗分に起因して、レベ
ル設定器R21〜R2nの操作片13の変位量に
対応して接続点19において得られる調光レベル
を表わす電圧との直線性のよい特性を得ることが
できる。すなわちたとえば、レベル設定器R21
において抵抗体10の一端部11と他端部12と
の間で操作片13の変位量に対応して、一直線状
に変化する電圧を接続点19において得ることが
可能になる。
Moreover, by setting the resistance values of the first resistors R1 to Rn provided near the level setters R21 to R2n to be larger than the resistance value of the second resistor R01, the second resistor R01 and Due to the resistance of the line 18 and the lines connected to the line 18 and the resistors R1 to Rn, dimming is obtained at the connection point 19 in response to the amount of displacement of the operating pieces 13 of the level setters R21 to R2n. Characteristics with good linearity with the voltage representing the level can be obtained. For example, level setter R21
It becomes possible to obtain a voltage at the connection point 19 that changes linearly between the one end 11 and the other end 12 of the resistor 10 in response to the amount of displacement of the operating piece 13.

第3図は、本考案の他の実施例の電気回路図で
ある。この実施例は、前述の実施例に類似するけ
れども、注目すべきは、各レベル設定器R21〜
R2nに接続されている直列回路のダイオードD
1〜Dnと第1抵抗R1〜Rnとの接続の順番を、
第1図の実施例とは逆にしてある。このような実
施例によつてもまた、前述の第1図の実施例と同
様な効果を達成することができる。
FIG. 3 is an electrical circuit diagram of another embodiment of the present invention. Although this embodiment is similar to the previous embodiment, it should be noted that each level setter R21 to
Diode D of the series circuit connected to R2n
The order of connection between 1~Dn and the first resistors R1~Rn is as follows:
The embodiment of FIG. 1 is reversed. Such an embodiment can also achieve the same effects as the embodiment shown in FIG. 1 described above.

第4図は本考案のさらに他の実施例の電気回路
図である。この実施例では、レベル設定器R21
〜R2nの接地電位側にスイツチングトランジス
タQ1〜Qnを介在しており、この構成は、第1
図〜第3図の実施例においてトランジスタQ1〜
Qnを電位Vcc側に設けた構成とは逆になつてい
る。ライン8aには、接続点19においてプルア
ツプ抵抗R011が接続され、インピーダンス変
換回路21には、抵抗R031,R041が演算
増幅回路21に関連して接続される。その他の構
成は前述の実施例に類似し、対応する部分には同
一の参照符を付す。第1抵抗R1〜Rnと抵抗R
041との抵抗値は等しく、また第2抵抗R01
1と抵抗R031との抵抗値はそれぞれ等しい。
また第1抵抗R1〜Rnの抵抗値に比べて、第2
抵抗R011の抵抗値は小さく選ばれる。
FIG. 4 is an electrical circuit diagram of still another embodiment of the present invention. In this embodiment, the level setter R21
Switching transistors Q1 to Qn are interposed on the ground potential side of R2n, and this configuration
Transistor Q1 in the embodiment of FIGS.
This is the opposite of the configuration in which Qn is provided on the potential Vcc side. A pull-up resistor R011 is connected to the line 8a at a connection point 19, and resistors R031 and R041 are connected to the impedance conversion circuit 21 in association with the operational amplifier circuit 21. The rest of the structure is similar to the previous embodiment, and corresponding parts are given the same reference numerals. First resistor R1~Rn and resistor R
041, and the second resistor R01 has the same resistance value.
1 and the resistance value of the resistor R031 are the same.
Also, compared to the resistance values of the first resistors R1 to Rn, the second
The resistance value of resistor R011 is selected to be small.

第1図〜第3図の実施例において、レベル設定
器R21の抵抗体10の抵抗値を、同一の参照符
R21で表わし、第1抵抗R1の抵抗値を同一の
参照符R1で表わし、第2抵抗R01の抵抗値を
同一の参照符R01で表わすとき、 R21<<R1+R01 …(1) に設定することによつて、レベル設定器R21の
特性を悪化させることを防ぐことができる。この
ことは残余のレベル設定器R22〜R2nに関し
ても同様であり、また第4図の実施例に関しても
同様である。
In the embodiments shown in FIGS. 1 to 3, the resistance value of the resistor 10 of the level setter R21 is represented by the same reference numeral R21, the resistance value of the first resistor R1 is represented by the same reference numeral R1, and When the resistance values of the two resistors R01 are expressed by the same reference numeral R01, by setting R21<<R1+R01 (1), it is possible to prevent the characteristics of the level setter R21 from deteriorating. This also applies to the remaining level setters R22 to R2n, and also applies to the embodiment shown in FIG.

考案の効果 以上のように本考案によれば、レベル設定器の
操作変位量と調光レベルとの直線性のある特性を
達成することができるとともに、ダイオードおよ
び導線ラインの静電容量に起因した応答速度の低
下を防ぐことができ、応答性の良好な調光レベル
設定装置を実現することが可能になる。
Effects of the invention As described above, according to the invention, it is possible to achieve linearity between the operating displacement of the level setter and the dimming level, and to reduce the A decrease in response speed can be prevented, and a dimming level setting device with good responsiveness can be realized.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本考案の一実施例の電気回路図、第2
図は第1図に示される実施例の動作を説明するた
めの図、第3図は本考案の他の実施例の電気回路
図、第4図は本考案のさらに他の実施例の電気回
路図、第5図は先行技術の電気回路図、第6図は
他の先行技術の電気回路図、第7図は第6図に示
される先行技術の動作を説明するための図、第8
図は第6図に示される先行技術の特性を示す図で
ある。 L1〜Ln……照明負荷、DR1〜DRn……駆動
回路、R21〜R2n……レベル設定器、Q1〜
Qn……スイツチングトランジスタ、D1〜Dn…
…ダイオード、R1〜Rn……第1抵抗、R01,
R011……第2抵抗、18,18a……導体ラ
イン、17……直列回路。
Fig. 1 is an electrical circuit diagram of one embodiment of the present invention;
The figures are diagrams for explaining the operation of the embodiment shown in Fig. 1, Fig. 3 is an electric circuit diagram of another embodiment of the present invention, and Fig. 4 is an electric circuit diagram of still another embodiment of the present invention. 5 is an electrical circuit diagram of the prior art, FIG. 6 is an electrical circuit diagram of another prior art, FIG. 7 is a diagram for explaining the operation of the prior art shown in FIG.
The figure is a diagram showing the characteristics of the prior art shown in FIG. L1~Ln...Lighting load, DR1~DRn...Drive circuit, R21~R2n...Level setter, Q1~
Qn...Switching transistor, D1~Dn...
...Diode, R1~Rn...First resistor, R01,
R011...Second resistor, 18, 18a...Conductor line, 17...Series circuit.

Claims (1)

【実用新案登録請求の範囲】 照明負荷と、 照明負荷毎に設けられ、順次的に導通されるス
イツチング手段と、 照明負荷に個別的に対応して設けられ、第1電
位と第2電位との間の出力である調光レベルを設
定するレベル設定器と、 ダイオードと第1抵抗とが直列に接続される直
列回路であつて、一端部がレベル設定器の出力に
直列にそれぞれ接続され、他端部は共通に接続さ
れる、そのような直列回路と、 直列回路の前記他端部と前記第1電位または前
記第2電位との間に接続され、第1抵抗よりも小
さい抵抗値を有する第2抵抗と、 第1抵抗と第2抵抗との接続点の第2抵抗の近
傍での電位を読取る手段とを含むことを特徴とす
る調光レベル設定装置。
[Scope of Claim for Utility Model Registration] A lighting load, a switching means provided for each lighting load and sequentially turned on, and a switching means provided individually corresponding to the lighting load and switching between a first potential and a second potential. A series circuit in which a level setter that sets the dimming level that is the output between the two, a diode and a first resistor are connected in series, one end being connected in series to the output of the level setter, and the other end being connected in series to the output of the level setter. such a series circuit, the ends of which are connected in common; and a series circuit connected between the other end of the series circuit and the first potential or the second potential and having a resistance value smaller than a first resistance. A dimming level setting device comprising: a second resistor; and means for reading a potential near the second resistor at a connection point between the first resistor and the second resistor.
JP754689U 1989-01-25 1989-01-25 Expired JPH0443997Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP754689U JPH0443997Y2 (en) 1989-01-25 1989-01-25

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP754689U JPH0443997Y2 (en) 1989-01-25 1989-01-25

Publications (2)

Publication Number Publication Date
JPH0298497U JPH0298497U (en) 1990-08-06
JPH0443997Y2 true JPH0443997Y2 (en) 1992-10-16

Family

ID=31212642

Family Applications (1)

Application Number Title Priority Date Filing Date
JP754689U Expired JPH0443997Y2 (en) 1989-01-25 1989-01-25

Country Status (1)

Country Link
JP (1) JPH0443997Y2 (en)

Also Published As

Publication number Publication date
JPH0298497U (en) 1990-08-06

Similar Documents

Publication Publication Date Title
US6445259B1 (en) Method to find a value within a range using weighted subranges
KR970017597A (en) Buffer circuit with variable output impedance
US5612696A (en) Digital-to-analog converter of current segmentation
JPH0443997Y2 (en)
US4920344A (en) Digitally compensated multiplying digital to analog converter
AU6681898A (en) Voltage divider providing switchable resolution
JPH0443998Y2 (en)
US6455952B1 (en) Adjustment circuit for voltage division
JPH07254830A (en) Electronic volume control circuit
US3624530A (en) Electronically controlled variable resistance device
JP3225527B2 (en) Delay circuit
US4423357A (en) Switchable precision current source
JPH0443996Y2 (en)
JP2615890B2 (en) Input device for control equipment
KR920004990B1 (en) Analog signal input compensating method for light controller
JP3355197B2 (en) Digital output circuit
JP2684701B2 (en) Semiconductor laser drive circuit
JP2585237B2 (en) Light control device
KR920002952B1 (en) Analog gain controller
SU1598112A1 (en) Differential amplifier
SU592007A1 (en) Arrangement for automatic control of amplification coefficient
JPS54111258A (en) Automatic gain controller
KR910004787Y1 (en) Transient phenomenon procting circuit
KR850001673Y1 (en) Tv tunner band changing circuit
JPH02205380A (en) Light emitting element driving circuit