JPH0440896B2 - - Google Patents
Info
- Publication number
- JPH0440896B2 JPH0440896B2 JP58124955A JP12495583A JPH0440896B2 JP H0440896 B2 JPH0440896 B2 JP H0440896B2 JP 58124955 A JP58124955 A JP 58124955A JP 12495583 A JP12495583 A JP 12495583A JP H0440896 B2 JPH0440896 B2 JP H0440896B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- matching
- signal
- frequency
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005540 biological transmission Effects 0.000 claims description 12
- 239000003990 capacitor Substances 0.000 claims description 7
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/28—Impedance matching networks
Landscapes
- Transmitters (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はアンテナカツプラに係わり、特に送信
電力の周波数に対応して送信機とアンテナとの間
を自動的に整合するアンテナカツプラに関する。
電力の周波数に対応して送信機とアンテナとの間
を自動的に整合するアンテナカツプラに関する。
従来のアンテナカツプラは第１図に示す如く送
信機１とアンテナ７との間に設けられ、送信機１
の出力インピーダンスとアンテナ７とのインピー
ダンスを整合する。整合リアクタンス素子３，４
ならびに５でリアクタンスを変成することにより
行こなう。所望のリアクタンスを変成するには例
えばコイルで形成された整合リアクタンス素子５
の中間タツプを引出した端子Lo（ｎは１，２…）
をロータリスイツチ６に設けた接点Po（ｎは１，
２…）および摺動子６ａを介して基準電位点（ア
ース）に接続する。リアクタンス回路網は複数の
可変リアクタンス回路部分から構成されている。
可変リアクタンス回路部分はバリアブルコンデン
サ、中間タツプを有する。コイル等の部材で形成
され機械的制御を受ける。また可変容量ダイオー
ド等で可変リアクタンス回路部分を形成し電気的
制御を行こなう場合もある。なお、可変リアクタ
ンス回路部分にトリマコンデンサ等の半固定リア
クタンス素子を設け、上記制御とは別にリアクタ
ンスを調整することもある。広範囲な整合範囲を
得るには３組以上の可変リアクタンス回路部分で
リアクタンス回路網を編成し、１組の可変リアク
タンス回路部分を予かじめ調整し、他の２組の可
変リアクタンス回路部分を制御する。取扱う信号
源、負荷等の要素および構造、Ｑ、サイズ、価格
等の要素から実際の制御方式を定める。制御は手
動または自動で行こなわれる。
信機１とアンテナ７との間に設けられ、送信機１
の出力インピーダンスとアンテナ７とのインピー
ダンスを整合する。整合リアクタンス素子３，４
ならびに５でリアクタンスを変成することにより
行こなう。所望のリアクタンスを変成するには例
えばコイルで形成された整合リアクタンス素子５
の中間タツプを引出した端子Lo（ｎは１，２…）
をロータリスイツチ６に設けた接点Po（ｎは１，
２…）および摺動子６ａを介して基準電位点（ア
ース）に接続する。リアクタンス回路網は複数の
可変リアクタンス回路部分から構成されている。
可変リアクタンス回路部分はバリアブルコンデン
サ、中間タツプを有する。コイル等の部材で形成
され機械的制御を受ける。また可変容量ダイオー
ド等で可変リアクタンス回路部分を形成し電気的
制御を行こなう場合もある。なお、可変リアクタ
ンス回路部分にトリマコンデンサ等の半固定リア
クタンス素子を設け、上記制御とは別にリアクタ
ンスを調整することもある。広範囲な整合範囲を
得るには３組以上の可変リアクタンス回路部分で
リアクタンス回路網を編成し、１組の可変リアク
タンス回路部分を予かじめ調整し、他の２組の可
変リアクタンス回路部分を制御する。取扱う信号
源、負荷等の要素および構造、Ｑ、サイズ、価格
等の要素から実際の制御方式を定める。制御は手
動または自動で行こなわれる。
アンテナカツプラを自動的に制御するには制御
に必要な情報を取り出す回路と、その情報を機械
的な処理、例えば継電器を動作させるのに適した
信号に変換する手段が必要である。従来のアンテ
ナカツプラにおいては、SWR値を検出して整合
情報とするものが多い。このSWR検出回路は簡
単な構成で検出できるが、SWR値の検出とは別
にSWR値が大きくなるか小さくなるかを判別す
る手段と判別に応じて大きい方に変つていく時
は、整合する方向を逆方向に変える手段とが必要
となり、更に整合が変化する毎にSWRの検出が
実行され整合終了迄に時間がかかると言う欠点が
あつた。
に必要な情報を取り出す回路と、その情報を機械
的な処理、例えば継電器を動作させるのに適した
信号に変換する手段が必要である。従来のアンテ
ナカツプラにおいては、SWR値を検出して整合
情報とするものが多い。このSWR検出回路は簡
単な構成で検出できるが、SWR値の検出とは別
にSWR値が大きくなるか小さくなるかを判別す
る手段と判別に応じて大きい方に変つていく時
は、整合する方向を逆方向に変える手段とが必要
となり、更に整合が変化する毎にSWRの検出が
実行され整合終了迄に時間がかかると言う欠点が
あつた。
本発明は上述した点に鑑み行なわれたもので、
汎用性のある集積回路を用いて、送信電力から周
波数を検出し、周波数に応じた整合情報を生成
し、この整合情報によつてアンテナカツプラのリ
アクタンス整合を行う回路の提供を目的とする。
汎用性のある集積回路を用いて、送信電力から周
波数を検出し、周波数に応じた整合情報を生成
し、この整合情報によつてアンテナカツプラのリ
アクタンス整合を行う回路の提供を目的とする。
アンテナ整合回路のコイル形成のリアクタンス
は送信周波数に応じて整合できるように複数の中
間タツプ端子を備え、該中間タツプ端子には夫々
送信周波数毎の整合信号で切換えられる複数の切
換素子を設けて整合回路のリアクタンス整合を行
う整合回路と、整合回路の入力側から送信信号を
分岐し、パルス信号に整形して、送信周波数切換
えに同期して発生させたゲート信号の信号期間だ
け周波数を計数するゲート用アンド回路とカウン
タとで構成し、該カウンタの出力はデコーダで周
波数に応じた出力端子毎に出力し、その出力信号
をラツチ回路から前記複数の切換素子に整合信号
として出力する整合信号発生回路とから成る構成
である。
は送信周波数に応じて整合できるように複数の中
間タツプ端子を備え、該中間タツプ端子には夫々
送信周波数毎の整合信号で切換えられる複数の切
換素子を設けて整合回路のリアクタンス整合を行
う整合回路と、整合回路の入力側から送信信号を
分岐し、パルス信号に整形して、送信周波数切換
えに同期して発生させたゲート信号の信号期間だ
け周波数を計数するゲート用アンド回路とカウン
タとで構成し、該カウンタの出力はデコーダで周
波数に応じた出力端子毎に出力し、その出力信号
をラツチ回路から前記複数の切換素子に整合信号
として出力する整合信号発生回路とから成る構成
である。
第２図は本発明の一実施例を示すアンテナカツ
プラのブロツク図であつて、第２図について説明
する。
プラのブロツク図であつて、第２図について説明
する。
送信機１とアンテナ７に端子８ａ及び８ｂで接
続するアンテナカツプラ８は、整合回路９と整合
信号発生回路１０および切換素子Sn（ｎは１，２
…ｎ）で構成される。整合回路９は３組の可変リ
アクタンス回路部分からなるリアクタンス回路網
であり、それぞれ可変コンデンサ３，４およびコ
イル５から形成されている。コイル５は複数の中
間タツプを有し、それぞれの中間タツプは端子
L1，L2…Loへ接続されている。整合信号発生回
路１０は、送信機１からアンテナカツプラ８の端
子８ａに入力された送信電力の電圧を端子１０ａ
を介して抵抗１１，１２による分電圧回路からア
ンプ１３へ出力する。アンプ１３では増幅するこ
とでパルス信号を生成する。アンプ１３の出力は
ゲート用アンド回路１４の一方の入側へ出力す
る。ゲート用アンド回路１４の他の入側にはゲー
ト信号φを入力させる。このゲート信号φは不図
示のゲート信号発生回路から供給されるが、ゲー
ト信号φは周波数切換と同期して立上がり、周波
数パルスを計測する為の必要な幅のハイレベル信
号が出力されるものである。
続するアンテナカツプラ８は、整合回路９と整合
信号発生回路１０および切換素子Sn（ｎは１，２
…ｎ）で構成される。整合回路９は３組の可変リ
アクタンス回路部分からなるリアクタンス回路網
であり、それぞれ可変コンデンサ３，４およびコ
イル５から形成されている。コイル５は複数の中
間タツプを有し、それぞれの中間タツプは端子
L1，L2…Loへ接続されている。整合信号発生回
路１０は、送信機１からアンテナカツプラ８の端
子８ａに入力された送信電力の電圧を端子１０ａ
を介して抵抗１１，１２による分電圧回路からア
ンプ１３へ出力する。アンプ１３では増幅するこ
とでパルス信号を生成する。アンプ１３の出力は
ゲート用アンド回路１４の一方の入側へ出力す
る。ゲート用アンド回路１４の他の入側にはゲー
ト信号φを入力させる。このゲート信号φは不図
示のゲート信号発生回路から供給されるが、ゲー
ト信号φは周波数切換と同期して立上がり、周波
数パルスを計測する為の必要な幅のハイレベル信
号が出力されるものである。
即ち、ゲート信号φがゲート用アンド回路に入
力される期間の送信周波数パルスを出力してカウ
ンタ１７に入力する。
力される期間の送信周波数パルスを出力してカウ
ンタ１７に入力する。
ゲート信号φはリセツトパルス発生回路１５
と、ラツチパルス発生回路１６にも供給されてい
る。リセツトパルス発生回路１５はゲート信号の
立上りでリセツトパルスを発生し、カウンタ１７
をリセツトした後、周波数パルスの計数を開始す
る。カウンタ１７の出力はデコーダ１８を経由し
てラツチ回路１９に供給される。ラツチ回路１９
はラツチパルス発生回路１６のラツチパルス出力
を受けて、デコーダからの信号を切換素子S1〜So
の１つに出力されて動作させる。切換素子S1〜So
は動作により閉成された常開接点を経由して基準
電位点（アース）を整合回路９の中間タツプ端子
L1〜Loへ接続する。
と、ラツチパルス発生回路１６にも供給されてい
る。リセツトパルス発生回路１５はゲート信号の
立上りでリセツトパルスを発生し、カウンタ１７
をリセツトした後、周波数パルスの計数を開始す
る。カウンタ１７の出力はデコーダ１８を経由し
てラツチ回路１９に供給される。ラツチ回路１９
はラツチパルス発生回路１６のラツチパルス出力
を受けて、デコーダからの信号を切換素子S1〜So
の１つに出力されて動作させる。切換素子S1〜So
は動作により閉成された常開接点を経由して基準
電位点（アース）を整合回路９の中間タツプ端子
L1〜Loへ接続する。
ラツチ回路１９の出力端子D1〜Doに接続され
る切換素子S1〜Soとと並列接続に他の切換素子
S1′〜So′（図示してない）を接続することによつ
て整合回路９に設けられた他の可変リアクタンス
回路部分も同時に制御できる。また出力端子D1
〜Doに対応する周波数範囲は適宜定める。切換
素子S1〜Soにより制御を受ける可変リアクタンス
回路部分（実施例ではコイル５）の中間タツプ端
子の設定でも実装時にSWR計を用いて実測によ
る最良点で設定する方法でもよい。また、制御を
受ける可変リアクタンス回路部分をコンデンサで
可変する回路構成でもよい。切換素子S1〜Soは半
導体等の固定素子で形成してもよい。
る切換素子S1〜Soとと並列接続に他の切換素子
S1′〜So′（図示してない）を接続することによつ
て整合回路９に設けられた他の可変リアクタンス
回路部分も同時に制御できる。また出力端子D1
〜Doに対応する周波数範囲は適宜定める。切換
素子S1〜Soにより制御を受ける可変リアクタンス
回路部分（実施例ではコイル５）の中間タツプ端
子の設定でも実装時にSWR計を用いて実測によ
る最良点で設定する方法でもよい。また、制御を
受ける可変リアクタンス回路部分をコンデンサで
可変する回路構成でもよい。切換素子S1〜Soは半
導体等の固定素子で形成してもよい。
可変リアクタンス回路部分が可変コンデンサま
たは可変リアクタンスの場合は、カウンタ１７の
計数値をデジタルアナログ変換してモータ等で制
御すればよい。
たは可変リアクタンスの場合は、カウンタ１７の
計数値をデジタルアナログ変換してモータ等で制
御すればよい。
ここで、比較的高い送受信周波数帯域のチヤネ
ルで送信電力を送信機１からアンテナカツプラ８
を経由してアンテナ７へ送出すると整合信号発生
回路１０のカウンタ１７の計数値で出力されるデ
コーダ１８の信号でラツチ回路１９の出力端子
D1がハイレベルとなり切換素子S1が動作する。
このため、整合回路９の中間タツプ端子L1が基
準電位点（ア−ス）となり、コイル５のインダク
タンスが減少して送信機１とアンテナ７とは整合
される。
ルで送信電力を送信機１からアンテナカツプラ８
を経由してアンテナ７へ送出すると整合信号発生
回路１０のカウンタ１７の計数値で出力されるデ
コーダ１８の信号でラツチ回路１９の出力端子
D1がハイレベルとなり切換素子S1が動作する。
このため、整合回路９の中間タツプ端子L1が基
準電位点（ア−ス）となり、コイル５のインダク
タンスが減少して送信機１とアンテナ７とは整合
される。
以上に述べたように切換素子S1〜Soおよび
S1′〜So′はｎが１の時は高い周波数に対応した周
波数のラツチ信号で制御されｎ番日場合は一番低
い周波数に対応したラツチ信号で制御される。し
たがつてｎの各数字に対応する周波数帯は同一の
ラツチ信号で制御されており、受信周波数帯をｎ
段に分割して整合を行つている。
S1′〜So′はｎが１の時は高い周波数に対応した周
波数のラツチ信号で制御されｎ番日場合は一番低
い周波数に対応したラツチ信号で制御される。し
たがつてｎの各数字に対応する周波数帯は同一の
ラツチ信号で制御されており、受信周波数帯をｎ
段に分割して整合を行つている。
本発明によるアンテナカツプラは、送信電力の
周波数を計測するカウンタと、カウンタの出力を
デコーダを通して周波数毎にデコード出力してラ
ツチ回路で対応するリアクタンス整合を行う事
で、送信機とアンテナ間に設けられた整合回路を
整合する構成としてあるため、信号の取出し部分
が簡略化され、かつ、汎用性のある集積回路で回
路を形成できるので従来のものに比べて小形化で
き、更に、ゲート信号φの終了でただちに切換素
子が作動して整合回路が短時間で整合できる効果
がある。
周波数を計測するカウンタと、カウンタの出力を
デコーダを通して周波数毎にデコード出力してラ
ツチ回路で対応するリアクタンス整合を行う事
で、送信機とアンテナ間に設けられた整合回路を
整合する構成としてあるため、信号の取出し部分
が簡略化され、かつ、汎用性のある集積回路で回
路を形成できるので従来のものに比べて小形化で
き、更に、ゲート信号φの終了でただちに切換素
子が作動して整合回路が短時間で整合できる効果
がある。
第１図は従来のアンテナカツプラのブロツク
図、第２図は本発明の一実施例を示すアンテナカ
ツプラのブロツク図である。 １……送信機、２，８……アンテナカツプラ、
３，４……可変コンデンサ、５……コイル、６…
…ロータリスイツチ、７……アンテナ、９……整
合回路、１０……整合信号発生回路、１１，１２
……抵抗、１３……アンプ、１４……ゲート用ア
ンド回路、１５……リセツトパルス発生回路、１
６……ラツチパルス発生回路、１７……カウン
タ、１８……デコーダ、１９……ラツチ回路、S1
〜So……切換素子。
図、第２図は本発明の一実施例を示すアンテナカ
ツプラのブロツク図である。 １……送信機、２，８……アンテナカツプラ、
３，４……可変コンデンサ、５……コイル、６…
…ロータリスイツチ、７……アンテナ、９……整
合回路、１０……整合信号発生回路、１１，１２
……抵抗、１３……アンプ、１４……ゲート用ア
ンド回路、１５……リセツトパルス発生回路、１
６……ラツチパルス発生回路、１７……カウン
タ、１８……デコーダ、１９……ラツチ回路、S1
〜So……切換素子。
Claims (1)
- １ 送信機とアンテナ間の整合を行うアンテナカ
ツプラにおいて、該アンテナカツプラには可変コ
ンデンサと送信電力の周波数に対応される様に切
換られる複数の中間タツプ端子を備えたコイル形
成のリアクタンスとからなる整合回路と、前記中
間タツプ端子と基準電位点との間に介在して送信
電力の周波数毎の整合信号によりいずれか一つが
動作する複数の切換素子と、整合信号発生回路と
で構成し、該整合信号発生回路は、送信電力の分
電圧回路、分圧された送信電力の周波数に対応し
たパルス信号を生成するアンプ、送信電力の周波
数切換えに同期するゲート信号により所定期間前
記アンプ出力のパルス信号を通過させるアンド回
路、該アンド回路の出力を計数するカウンタ、デ
コーダを通して該カウンタの計数値に対応して出
力端子の一つを動作させるラツチ回路からなり、
該ラツチ回路の出力を前記複数の切換素子の整合
信号とするよう構成したアンテナカツプラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12495583A JPS6018021A (ja) | 1983-07-09 | 1983-07-09 | アンテナカツプラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12495583A JPS6018021A (ja) | 1983-07-09 | 1983-07-09 | アンテナカツプラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6018021A JPS6018021A (ja) | 1985-01-30 |
| JPH0440896B2 true JPH0440896B2 (ja) | 1992-07-06 |
Family
ID=14898347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12495583A Granted JPS6018021A (ja) | 1983-07-09 | 1983-07-09 | アンテナカツプラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6018021A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0646712B2 (ja) * | 1985-02-14 | 1994-06-15 | 八重洲無線株式会社 | 自動アンテナチュ−ナ |
| JP5674504B2 (ja) * | 2011-02-22 | 2015-02-25 | 古野電気株式会社 | アンテナチューナ、無線通信システム、整合回路の回路定数設定方法、および整合回路の回路定数設定プログラム |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54153507A (en) * | 1978-05-24 | 1979-12-03 | Motorola Inc | Method of automatically matching radio frequency transmitter to antenna |
-
1983
- 1983-07-09 JP JP12495583A patent/JPS6018021A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54153507A (en) * | 1978-05-24 | 1979-12-03 | Motorola Inc | Method of automatically matching radio frequency transmitter to antenna |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6018021A (ja) | 1985-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3919644A (en) | Automatic antenna coupler utilizing system for measuring the real part of the complex impedance or admittance presented by an antenna or other network | |
| CA2451438A1 (en) | Delta filter with an adaptive time window for protective relays | |
| GB541634A (en) | Improvements in or relating to electric wave transmission networks | |
| TW201110543A (en) | Tuner and its front-end circuit | |
| US6366161B1 (en) | Active filter circuit | |
| US3670242A (en) | A selective paging receiver and decoder employing an electronic filter means | |
| JPS6326107A (ja) | 利得要素を持つトランジスタ回路 | |
| JPH0440896B2 (ja) | ||
| DE2109036C3 (de) | Informationserfassungsanordnung zum Erfassen der Daten von mehreren Informationsquellen | |
| GB1170958A (en) | Improvements in and relating to Variable Equalising Circuits. | |
| GB1412314A (en) | Circuit arrangement for matching an aerial load network to a transceiver | |
| US3528043A (en) | Voltage controllable tuning circuit which responds linearly in frequency with linear dial changes | |
| US2874274A (en) | Automatic tuning system | |
| US2739273A (en) | Electronic control unit for door controlling mechanism | |
| JPH10294636A (ja) | インピーダンス整合回路 | |
| US5195008A (en) | Differential current circuit breaker and a method of setting the tripping ranges | |
| US2292063A (en) | Muting control | |
| US3010064A (en) | Automatic power factor corrector | |
| EP0208441A3 (en) | High frequency switched attenuator | |
| US3551857A (en) | Am-fm n-path filter arrangement with center frequency and band width adjustments | |
| US3584275A (en) | Frequency responsive switching circuit | |
| US3290605A (en) | Phase reversal circuit | |
| JPH10303700A (ja) | インピーダンス整合器 | |
| JPS6233401Y2 (ja) | ||
| AU2290500A (en) | An rf antenna detector circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |