JPH0439245B2 - - Google Patents

Info

Publication number
JPH0439245B2
JPH0439245B2 JP59007217A JP721784A JPH0439245B2 JP H0439245 B2 JPH0439245 B2 JP H0439245B2 JP 59007217 A JP59007217 A JP 59007217A JP 721784 A JP721784 A JP 721784A JP H0439245 B2 JPH0439245 B2 JP H0439245B2
Authority
JP
Japan
Prior art keywords
circuit
output signal
amplifier
transistors
differential amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59007217A
Other languages
Japanese (ja)
Other versions
JPS60152135A (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP721784A priority Critical patent/JPS60152135A/en
Publication of JPS60152135A publication Critical patent/JPS60152135A/en
Publication of JPH0439245B2 publication Critical patent/JPH0439245B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B15/00Suppression or limitation of noise or interference
    • H04B15/02Reducing interference from electric apparatus by means located at or near the interfering apparatus
    • H04B15/04Reducing interference from electric apparatus by means located at or near the interfering apparatus the interference being caused by substantially sinusoidal oscillations, e.g. in a receiver or in a tape-recorder
    • H04B15/06Reducing interference from electric apparatus by means located at or near the interfering apparatus the interference being caused by substantially sinusoidal oscillations, e.g. in a receiver or in a tape-recorder by local oscillators of receivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Superheterodyne Receivers (AREA)

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、受信機に関するものであつて、特に
FM受信機に用いて好適なものである。
[Detailed Description of the Invention] [Technical Field] The present invention relates to a receiver, and particularly to a receiver.
It is suitable for use in FM receivers.

〔背景技術〕[Background technology]

第1図は、本願発明に先立ち、本発明者が検討
したFM受信機の要部の回路図である。1は受信
アンテナであり、受信された電波fiは高周波増幅
回路2に供給される。高周波増幅回路2は、同調
回路(図示せず)の同調動作により、所望の周波
数の放送電波を選択し、出力信号f0を得る。出力
信号f0は、混合回路3の一部を構成するトランジ
スタQ1のベースに供給される。
FIG. 1 is a circuit diagram of a main part of an FM receiver studied by the present inventor prior to the invention of the present application. 1 is a receiving antenna, and the received radio wave f i is supplied to a high frequency amplification circuit 2 . The high frequency amplifier circuit 2 selects a broadcast radio wave of a desired frequency by a tuning operation of a tuning circuit (not shown), and obtains an output signal f 0 . The output signal f 0 is supplied to the base of a transistor Q 1 forming part of the mixing circuit 3 .

トランジスタQ1,Q2は第1の差動増幅器を構
成し、それぞれのベースには抵抗R1,R2を介し
て基準電圧Vref1が供給される。出力信号f0の電圧
レベルによつて、トランジスタQ1,Q2を流れる
Ic1,Ic2の電流量が制御される。なお、定電流回
路CS1には、電流Ic1,Ic2の和の電流I0が流れる。
すなわち、出力信号f0が、トランジスタQ1,Q2
によつて電流変化に変換される。
Transistors Q 1 and Q 2 constitute a first differential amplifier, and a reference voltage V ref1 is supplied to their bases via resistors R 1 and R 2 . Flows through transistors Q 1 and Q 2 depending on the voltage level of output signal f 0
The amount of current of I c1 and I c2 is controlled. Note that a current I0 , which is the sum of the currents Ic1 and Ic2 , flows through the constant current circuit CS1 .
That is, the output signal f 0 is transmitted through the transistors Q 1 and Q 2
is converted into a current change by

トランジスタQ1のコレクタには、第2の差動
増幅器を構成するトランジスタQ3,Q4が接続さ
れている。また、トランジスタQ2のコレクタに
は、第3の差動増幅器を構成するトランジスタ
Q5,Q6が接続されている。なお、抵抗R3,R4
は、第1の差動増幅器のダイナミツクレンジを調
整し、抵抗R5,R6は第2の差動増幅器のダイナ
ミツクレンジを調整する。そして、トランジスタ
Q4,Q5のベースには、抵抗R7を介して基準電圧
Vref1,Vref2の和の電圧が供給される。
Transistors Q 3 and Q 4 forming a second differential amplifier are connected to the collector of the transistor Q 1 . Furthermore, a transistor constituting the third differential amplifier is connected to the collector of transistor Q2 .
Q 5 and Q 6 are connected. In addition, the resistances R 3 and R 4
adjusts the dynamic range of the first differential amplifier, and resistors R 5 and R 6 adjust the dynamic range of the second differential amplifier. And the transistor
The bases of Q 4 and Q 5 are connected to the reference voltage via resistor R 7 .
A voltage that is the sum of V ref1 and V ref2 is supplied.

トランジスタQ3,Q6のベースには、抵抗R8
介して基準電圧Vref1,Vref2の和の電圧が供給さ
れ、これに重畳して局部発振回路4から局部発振
周波数信号fLが供給される。コンデンサC1、コイ
ルL1はタンク回路を構成し、第1及び第2の差
動増幅器に対し共通負荷として動作する。前記タ
ンク回路を流れる電流Ic3は、前記電流Ic1、Ic2
電流量、更に周波数信号fLの周波数によつて制御
される。
The bases of the transistors Q 3 and Q 6 are supplied with a voltage that is the sum of the reference voltages V ref1 and V ref2 via a resistor R 8 , and superimposed thereon is supplied with a local oscillation frequency signal f L from the local oscillation circuit 4 . be done. The capacitor C 1 and the coil L 1 constitute a tank circuit, which operates as a common load for the first and second differential amplifiers. The current I c3 flowing through the tank circuit is controlled by the current amounts of the currents I c1 and I c2 and the frequency of the frequency signal f L .

そして、タンク回路の共振周波数を例えば
10.7MHzに合せることにより、中心周波数10.7M
Hzの中間周波信号Ifが得られる。中間周波信号If
は、次段の中間周波増幅回路(図示せず)に供給
される。なお、中間周波増幅回路の後段には、検
波回路、低周波増幅回路、スピーカ(何れも図示
せず)が設けられている。
Then, for example, the resonant frequency of the tank circuit is
Center frequency 10.7M by tuning to 10.7MHz
An intermediate frequency signal I f of Hz is obtained. Intermediate frequency signal I f
is supplied to the next stage intermediate frequency amplification circuit (not shown). Note that a detection circuit, a low frequency amplification circuit, and a speaker (all not shown) are provided after the intermediate frequency amplification circuit.

ところで、前述の如き高周波増幅回路2で、混
合回路3、局部発振回路4との関連につき本発明
者等が検討したところによると、下記の如き欠陥
を有していることが判明した。
By the way, when the present inventors investigated the relationship between the high frequency amplifier circuit 2 and the mixing circuit 3 and the local oscillation circuit 4, it was found that the high frequency amplifier circuit 2 has the following defects.

すなわち、各トランジスタQ1〜Q6のベース・
エミツタ間、ベース・コレクタ間にそれぞれ容量
分が介在する。これら容量分のうち、トランジス
タQ1のベース・コレクタ間容量C1、トランジス
タQ3のベース・エミツタ間容量C2とする。そし
て出力信号f0が混合回路3に供給されたとき、こ
の出力信号f0が前記コンデンサC1,C2を介して局
部発振回路4に漏れ込んでしまうことがわかつた
(図中矢印で示す)。局部発振回路4は高インピー
ダンスであるため、出力信号f0の前記漏れ込みに
より、発振動作が不安定になることが本発明者等
の検討により明らかにされた。局部発振周波数信
号fLが不安定になると、これに起因して、局部発
振周波数の変動が生じ易くなることが明らかにさ
れた。
That is, the base of each transistor Q 1 to Q 6
Capacitance is provided between the emitter and between the base and collector. Of these capacitances, the base-collector capacitance C 1 of the transistor Q 1 and the base-emitter capacitance C 2 of the transistor Q 3 are assumed to be C 1 . It was found that when the output signal f 0 was supplied to the mixing circuit 3, this output signal f 0 leaked into the local oscillation circuit 4 via the capacitors C 1 and C 2 (as indicated by the arrow in the figure). ). Since the local oscillation circuit 4 has a high impedance, studies by the present inventors have revealed that the oscillation operation becomes unstable due to the leakage of the output signal f 0 . It has been revealed that when the local oscillation frequency signal f L becomes unstable, fluctuations in the local oscillation frequency tend to occur due to this.

また、抵抗R1,R2及びR7,R8の抵抗値のバラ
ツキにより、トランジスタQ1,Q2及びQ4,Q5
Q3,Q6のベース電圧(DC電圧)が変動し、これ
がDCオフセツト発生の一因となつてスプリアス
妨害が生じ易くなることも、本発明者等の検討に
より明らかにされた。
Furthermore, due to variations in the resistance values of the resistors R 1 , R 2 and R 7 , R 8 , the transistors Q 1 , Q 2 and Q 4 , Q 5 ,
Studies by the present inventors have also revealed that the base voltages (DC voltages) of Q 3 and Q 6 fluctuate, and this becomes a factor in the occurrence of DC offset, making spurious interference more likely to occur.

〔発明の目的〕 本発明の目的は、高周波増幅回路の出力信号が
局部発振回路への漏洩することを防止するととも
に、混合回路の一部を構成する差動対に接続され
たトランジスタ間の直流バイアスを均等化した受
信機を提供することにある。
[Object of the Invention] An object of the present invention is to prevent the output signal of a high frequency amplifier circuit from leaking to a local oscillation circuit, and to prevent direct current between transistors connected to a differential pair forming a part of a mixing circuit. The object of the present invention is to provide a receiver with equalized bias.

本発明の前記ならびにその他の目的と新規な特
徴は、本明細書の記述および添付図面からあきら
かになるであろう。
The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.

〔発明の概要〕[Summary of the invention]

本願において開示される発明の概要を簡単に説
明すれば、下記のとおりである。
A brief summary of the invention disclosed in this application is as follows.

すなわち、受信機のフロントエンドにおいて、
局部発振回路と混合回路との間に、低インピーダ
ンス回路、複数段の直流増幅回路を設け、前記低
インピーダンス回路により高周波増幅回路の出力
信号が混合回路を介して局部発振回路に漏れ込む
ことを防止し局部発振回路の発振動作を安定に
し、併せて前記直流増幅回路の出力により前記混
合回路にバイアス電圧を供給し、混合回路におけ
る直流オフセツト電圧の発生を防止する、という
本発明の目的を達成するものである。
That is, at the front end of the receiver,
A low impedance circuit and a multi-stage DC amplifier circuit are provided between the local oscillation circuit and the mixing circuit, and the low impedance circuit prevents the output signal of the high frequency amplifier circuit from leaking into the local oscillation circuit via the mixing circuit. The object of the present invention is to stabilize the oscillation operation of the local oscillation circuit, and also to supply a bias voltage to the mixing circuit by the output of the DC amplifier circuit, thereby preventing the generation of DC offset voltage in the mixing circuit. It is something.

〔実施例〕〔Example〕

以下、第2図及び第3図を参照して、本発明を
適用した受信機の一実施例を述べる。なお、以下
に述べる実施例はFM受信機への適用例であり、
第2図はフロントエンドの回路構成を示すブロツ
クダイアグラム、第3図はその詳細な回路図であ
る。そして、実施例の説明にあたつては、各回路
ブロツクに共通の符号を付し、両者の対比を容易
にしてある。
Hereinafter, an embodiment of a receiver to which the present invention is applied will be described with reference to FIGS. 2 and 3. The embodiment described below is an example of application to an FM receiver.
FIG. 2 is a block diagram showing the circuit configuration of the front end, and FIG. 3 is a detailed circuit diagram thereof. In explaining the embodiments, common reference numerals are given to each circuit block to facilitate comparison between the two.

第2図において、11は受信アンテナ、fiは受
信信号、12は高周波増幅回路(以下において
RF回路という)である。RF回路12の同調動作
によつて、所望の放送電波が選択され、出力信号
f0が1番端子を介して混合回路13に供給され
る。
In Fig. 2, 11 is a receiving antenna, f i is a received signal, and 12 is a high frequency amplification circuit (in the following,
(referred to as RF circuit). By the tuning operation of the RF circuit 12, the desired broadcast radio wave is selected and the output signal is
f 0 is supplied to the mixing circuit 13 via the No. 1 terminal.

一方、局部発振回路14は、前記出力信号f0
りも10.7MHz高い周波数の局部発振周波数信号
(以下においてローカル信号という)fLを発振し、
次段のバツフア15に供給する。このバツフア1
5と、後述するアンプ16、更に反転アンプ17
とは、出力信号f0の局部発振回路14への漏洩を
防止するために設けられている。
On the other hand, the local oscillation circuit 14 oscillates a local oscillation frequency signal (hereinafter referred to as a local signal) f L having a frequency 10.7 MHz higher than the output signal f 0 ,
It is supplied to the next stage buffer 15. This battle 1
5, an amplifier 16 to be described later, and an inverting amplifier 17.
is provided to prevent leakage of the output signal f 0 to the local oscillation circuit 14 .

バツフア15の出力信号fL′は、アンプ16の
正相入力端子(+)に供給される。そして、アン
プ16の反転出力端、言い換えれば第2図及び第
3図に示すd点には、V0=−A1・fL′の出力信号
が得られる。また、アンプ16の非反転出力端、
言い換えれば第2図及び第3図に示すg点には、
V0′=A1・fL′の出力信号が得られる。なお、前記
出力信号V0,V0′におけるA1は、アンプ16の増
幅度である。出力信号V0は抵抗R11を介して反転
アンプ17の逆相入力端子(−)に供給され、出
力信号V0′は抵抗R12を介して反転アンプ17の正
相入力端子(+)に供給される。また、出力信号
V0,V0′は、それぞれ混合回路13の一部を構成
する第2及び第3の差動増幅器に供給されるが、
その詳細については第3図に示されている。
The output signal f L ' of the buffer 15 is supplied to the positive phase input terminal (+) of the amplifier 16. Then, at the inverted output terminal of the amplifier 16, in other words, at point d shown in FIGS. 2 and 3, an output signal of V 0 =-A 1 ·f L ' is obtained. In addition, the non-inverting output terminal of the amplifier 16,
In other words, at point g shown in Figures 2 and 3,
An output signal of V 0 ′=A 1 ·f L ′ is obtained. Note that A 1 in the output signals V 0 and V 0 ' is the amplification degree of the amplifier 16. The output signal V 0 is supplied to the negative phase input terminal (-) of the inverting amplifier 17 via the resistor R 11 , and the output signal V 0 ' is supplied to the positive phase input terminal (+) of the inverting amplifier 17 via the resistor R 12 . Supplied. Also, the output signal
V 0 and V 0 ' are respectively supplied to the second and third differential amplifiers forming part of the mixing circuit 13.
The details are shown in FIG.

アンプ17において、抵抗R11、コンデンサC11
はミラー積分器を構成する。出力信号V0は、反
転アンプ17内に流れることなく、コンデンサ
C11を介してf点に表われる。f点とアースライ
ンとの間には、抵抗R13、ダイオードD1,D2が直
流接続され、前記f点に表われた出力信号V0
整流する。従つて、f点に表われる出力電圧Vput
は、交流成分が減衰した直流分となる。この出力
電圧Vputは、直流アンプ16の逆相入力端子のバ
イアス電圧を規定する。
In amplifier 17, resistor R 11 and capacitor C 11
constitutes a Miller integrator. The output signal V 0 does not flow into the inverting amplifier 17, but instead flows through the capacitor.
It appears at point f via C 11 . A resistor R 13 and diodes D 1 and D 2 are DC-connected between the point f and the earth line, and rectify the output signal V 0 appearing at the point f. Therefore, the output voltage V put appearing at point f
is the DC component with the AC component attenuated. This output voltage V put defines the bias voltage of the negative phase input terminal of the DC amplifier 16 .

以上の回路動作が行われている間、RF回路1
2の出力信号f0、アンプ16の出力信号V0
V0′(すなわちローカル信号fL)とが混合回路13
に供給される。そして、混合回路13から、中心
周波数10.7MHzの中間周波信号Ifが得られる。中
間周波信号Ifは、後段の中間周波回路(図示せ
ず)に供給される。
While the above circuit operation is being performed, the RF circuit 1
2 output signal f 0 , amplifier 16 output signal V 0 ,
V 0 ′ (that is, local signal f L ) is connected to the mixing circuit 13
supplied to Then, from the mixing circuit 13, an intermediate frequency signal If with a center frequency of 10.7 MHz is obtained. The intermediate frequency signal I f is supplied to a subsequent intermediate frequency circuit (not shown).

ここで注目すべきは、混合回路13、アンプ1
6に、第2図に示す如き容量分C12,C13,C14
C15が介在するにもかかわらず、RF回路の出力信
号f0の局部発振回路14への漏れ込みが阻止され
ることである。
What should be noted here is the mixing circuit 13, the amplifier 1
6, the capacitances C 12 , C 13 , C 14 , as shown in FIG.
Despite the presence of C 15 , leakage of the output signal f 0 of the RF circuit to the local oscillation circuit 14 is prevented.

この回路動作を第3図を参照して、更に詳述す
る。
This circuit operation will be explained in further detail with reference to FIG.

混合回路13において、トランジスタQ11
Q12は第1の差動増幅器(下段増幅器)を構成す
る。抵抗R21はバランス抵抗、抵抗R22,R23はエ
ミツタ抵抗である。そして、トランジスタQ11
Q12のバイアス電圧は、抵抗R24,R25を介して供
給される基準電圧Vref11によつて規定される。
In the mixing circuit 13, transistors Q 11 ,
Q12 constitutes a first differential amplifier (lower stage amplifier). Resistor R 21 is a balance resistor, and resistors R 22 and R 23 are emitter resistors. And transistor Q 11 ,
The bias voltage of Q12 is defined by the reference voltage Vref11 supplied via resistors R24 and R25 .

また、トランジスタQ13,Q14は第2の差動増
幅器を構成し、トランジスタQ15,Q16は第3の
差動増幅器(何れも上段増幅器)を構成する。そ
して、トランジスタQ13,Q14,Q15,Q16の各ベ
ース・エミツタ間に点線で図示した容量分が、第
2図に示す容量分C12,C13に相当する。
Further, transistors Q 13 and Q 14 constitute a second differential amplifier, and transistors Q 15 and Q 16 constitute a third differential amplifier (both are upper stage amplifiers). The capacitances shown by dotted lines between the bases and emitters of transistors Q 13 , Q 14 , Q 15 , and Q 16 correspond to capacitances C 12 and C 13 shown in FIG. 2.

直流アンプ16において、トランジスタQ17
Q18は差動増幅器を構成する。トランジスタQ17
Q18のベース・エミツタ間に点線で示した容量分
が、第2図に示す容量分C14,C15に相当する。ト
ランジスタQ19は、ベース電圧VBBによつて差動
増幅器を流れる電流を規定する。抵抗R26,R27
は負荷抵抗であり、CS11は定電流回路である。
In the DC amplifier 16, transistors Q 17 ,
Q 18 constitutes a differential amplifier. Transistor Q 17 ,
The capacitance shown by the dotted line between the base and emitter of Q 18 corresponds to the capacitances C 14 and C 15 shown in FIG. 2. Transistor Q19 defines the current flowing through the differential amplifier with the base voltage VBB . Resistance R26 , R27
is the load resistance and CS 11 is the constant current circuit.

一方、反転アンプ17は、定電流回路CS12
差動対に接続されたトランジスタQ21,Q22によ
つて構成される。前記直流アンプ16と反転アン
プ17とは、ローカル信号fLが供給されたとき、
第2及び第3の差動増幅器を構成するトランジス
タQ13〜Q16のバイアス電圧を規定する。
On the other hand, the inverting amplifier 17 includes a constant current circuit CS 12 ,
It is composed of transistors Q 21 and Q 22 connected in a differential pair. When the DC amplifier 16 and the inverting amplifier 17 are supplied with the local signal f L ,
Bias voltages of transistors Q 13 to Q 16 constituting the second and third differential amplifiers are defined.

すなわち、トランジスタQ23のベース・エミツ
タ間には、2番端子及び3番端子を介してコイル
L11、コンデンサC21,C22が接続され、これらが
局部発振回路14を構成する。なお、エミツタ抵
抗R23は、エミツタに表われた信号をベースに正
帰還させるために設けられている。
In other words, a coil is connected between the base and emitter of transistor Q 23 via terminals 2 and 3.
L 11 and capacitors C 21 and C 22 are connected, and these constitute the local oscillation circuit 14. Note that the emitter resistor R23 is provided to positively feed back the signal appearing at the emitter to the base.

ローカル信号fLは、エミツタフオロワ15を構
成するトランジスタQ24のベースに供給される。
そして、エミツタ抵抗R29の電圧降下により前記
出力信号fL′が得られ、トランジスタQ17のベー
ス、言い換えれば直流アンプ16の正相入力端子
(+)に供給される。出力信号fL′のレベル変化に
よつて、トランジスタQ17,Q18を流れる電流I17
I18の電流量が制御される。抵抗R26,R27は、電
流−電圧変換動作を行うが、その電圧変化はトラ
ンジスタQ21,Q22、更に抵抗R13、ダイオード
D1,D2によつて、出力電圧Vputに変換される。
すなわち、トランジスタQ18のベース電圧は、ト
ランジスタQ17〜Q23の2段直流負帰還動作によ
つて、トランジスタQ17のベース電圧、言い換え
ればトランジスタQ24のエミツタ電位に等しくな
る。
The local signal f L is supplied to the base of the transistor Q 24 that constitutes the emitter follower 15 .
The output signal f L ' is obtained by the voltage drop across the emitter resistor R 29 and is supplied to the base of the transistor Q 17 , in other words, to the positive phase input terminal (+) of the DC amplifier 16. Currents I 17 , which flow through transistors Q 17 and Q 18 due to the level change of output signal f L
The amount of current in I18 is controlled. Resistors R 26 and R 27 perform current-voltage conversion operation, but the voltage change is caused by transistors Q 21 and Q 22 , as well as resistor R 13 and diode.
It is converted into an output voltage V put by D 1 and D 2 .
That is, the base voltage of the transistor Q18 becomes equal to the base voltage of the transistor Q17 , or in other words, the emitter potential of the transistor Q24 due to the two-stage DC negative feedback operation of the transistors Q17 to Q23 .

ここで、トランジスタQ17,Q18のコレクタ電
圧についてみると、VBB−R26(R27)・I17(I18)に
設定される。この電圧は、直流分に出力信号
fL′(交流分)が重畳したものであり、前記トラン
ジスタQ13〜Q16にバイアス電圧とローカル信号fL
とを供給することになる。従つて、トランジスタ
Q13〜Q16に、特にバイアス電圧を供給する必要
はなく、第1図について述べた抵抗R7,R8、基
準電圧Vref2は不要である。そして、トランジス
タQ13〜Q16間にDCオフセツトが発生しない。
Here, when looking at the collector voltages of transistors Q 17 and Q 18 , they are set to V BB −R 26 (R 27 )·I 17 (I 18 ). This voltage is the output signal for the DC component.
f L ′ (AC component) is superimposed, and the bias voltage and local signal f L are applied to the transistors Q 13 to Q 16 .
and will be supplied. Therefore, the transistor
It is not necessary to particularly supply a bias voltage to Q13 to Q16 , and the resistors R7 and R8 and the reference voltage Vref2 described with reference to FIG. 1 are unnecessary. Also, no DC offset occurs between transistors Q13 to Q16 .

以上の如くにして、混合回路13にRF回路の
出力信号f0とローカル信号fLとが供給される。こ
の際、出力信号f0は容量分C12,C13を介して局部
発振器14側へ漏れ込もうとする。しかしなが
ら、アンプ16があるためにそのもれこみは阻止
される。さらに局部発振回路14とアンプ16と
の間には、出力側からみて高インピーダンスのエ
ミツタフオロワ15(トランジスタQ24)が設け
られており寄生容量C14,C15を介して、漏れこむ
f0成分もここで完全に阻止される。このように前
記出力信号f0の局部発振回路14への漏れ込み
は、完全に阻止されることになる。
As described above, the output signal f 0 of the RF circuit and the local signal f L are supplied to the mixing circuit 13. At this time, the output signal f 0 tends to leak into the local oscillator 14 via the capacitors C 12 and C 13 . However, the presence of the amplifier 16 prevents this leakage. Furthermore, an emitter follower 15 (transistor Q 24 ), which has a high impedance when viewed from the output side, is provided between the local oscillation circuit 14 and the amplifier 16 .
The f 0 component is also completely blocked here. In this way, leakage of the output signal f 0 to the local oscillation circuit 14 is completely prevented.

故に、前記回路構成の受信機においては、局部
発振回路14の発振動作がRF回路12の出力信
号f0に影響されることがなく、極めて安定したロ
ーカル信号fLを得ることができる。
Therefore, in the receiver having the circuit configuration described above, the oscillation operation of the local oscillation circuit 14 is not affected by the output signal f 0 of the RF circuit 12, and an extremely stable local signal f L can be obtained.

なお、4番端子には+VCC電源が供給され、5
番端子には共振コイルL12を介して+VCC電源が
供給される。混合回路13において、トランジス
タQ11,Q12は、第1図に示す前記トランジスタ
Q1,Q2と同様に動作する。そして、トランジス
タQ13,Q14は前記トランジスタQ3,Q4と同様に
動作し、トランジスタQ15,Q16は前記トランジ
スタQ5,Q6と同様に動作する。コイルL12のイン
ダクタンスは、周波数10.7MHzに対しインピーダ
ンスが最大値になる値に設定されている。従つ
て、出力信号f0及び出力信号V0,V0′の極性によ
つて、トランジスタQ14,Q16が動作状態にある
とき、中心周波数が10.7MHzで出力信号f0と出力
信号V0,V0′とが混合された中間周波信号Ifが、
トランジスタQ14,Q16のコレクタから得られる。
中間周波信号Ifは、後段の中間周波増幅回路(図
示せず)に供給される。
In addition, +V CC power is supplied to terminal 4, and terminal 5
+V CC power is supplied to the number terminal via the resonant coil L12 . In the mixing circuit 13, transistors Q 11 and Q 12 are the transistors shown in FIG.
It operates in the same way as Q 1 and Q 2 . The transistors Q 13 and Q 14 operate in the same manner as the transistors Q 3 and Q 4 , and the transistors Q 15 and Q 16 operate in the same manner as the transistors Q 5 and Q 6 . The inductance of the coil L 12 is set to a value that provides the maximum impedance for a frequency of 10.7 MHz. Therefore, depending on the polarity of the output signal f 0 and the output signals V 0 and V 0 ′, when the transistors Q 14 and Q 16 are in the operating state, the output signal f 0 and the output signal V 0 have a center frequency of 10.7MHz. , V 0 ′ are mixed, and the intermediate frequency signal I f is
Obtained from the collectors of transistors Q 14 and Q 16 .
The intermediate frequency signal I f is supplied to a subsequent intermediate frequency amplification circuit (not shown).

〔効果〕〔effect〕

(1) 受信機のフロントエンドにおいて、ローカル
信号を発振する局部発振回路と混合回路との間
にエミツタフオロワ回路を設け、高周波増幅回
路の出力信号が混合回路から局部発振回路へ漏
れ込むことを阻止することにより、局部発振回
路の発振動作を安定化する、という本発明の目
的を達成することができる。
(1) At the front end of the receiver, an emitter follower circuit is installed between the local oscillation circuit that oscillates the local signal and the mixing circuit to prevent the output signal of the high-frequency amplifier circuit from leaking from the mixing circuit to the local oscillation circuit. Thereby, the object of the present invention, which is to stabilize the oscillation operation of the local oscillation circuit, can be achieved.

(2) ローカル信号を発振する局部発振回路と混合
回路との間に、前記エミツタフオロワ回路とと
もに直流アンプ、反転アンプを設け、直流アン
プの出力信号にもとづき混合回路の一部を構成
する上段差動増幅器にバイアス電圧及びローカ
ル信号を供給することにより、上段差動増幅器
における直流オフセツト電圧の発生を防止す
る、という効果が得られる。
(2) A DC amplifier and an inverting amplifier are provided together with the emitter follower circuit between the local oscillation circuit that oscillates the local signal and the mixing circuit, and an upper stage differential amplifier forms part of the mixing circuit based on the output signal of the DC amplifier. By supplying a bias voltage and a local signal to the upper stage differential amplifier, the effect of preventing the generation of DC offset voltage in the upper stage differential amplifier can be obtained.

以上に、本発明者によつてなされた発明をその
実施例にもとづき具体的に説明したが、本発明は
前記実施例に限定されるものではなく、その要旨
を逸脱しない範囲で種々変形可能であることはい
うまでもない。
Although the invention made by the present inventor has been specifically explained based on the embodiments above, the present invention is not limited to the above embodiments, and can be modified in various ways without departing from the gist thereof. It goes without saying that there is.

例えば、トランジスタQ11,Q12のエミツタは、
定電流回路を介して接地するようにしてもよい。
また、局部発振回路14は、電圧容量変換素子を
具備する発振回路に代えてもよい。
For example, the emitters of transistors Q 11 and Q 12 are
It may be grounded via a constant current circuit.
Further, the local oscillation circuit 14 may be replaced with an oscillation circuit including a voltage capacitance conversion element.

〔利用分野〕[Application field]

以上の説明では、主として本発明者によつてな
された発明をその背景となつた利用分野である
FM受信機に適用した場合について説明したが、
それに限定されるものではない。
In the above explanation, the invention made by the present inventor will mainly be explained in the field of application that is the background thereof.
I explained the case where it is applied to an FM receiver, but
It is not limited to that.

例えば、AM受信機のフロントエンドに適用す
ることができる。
For example, it can be applied to the front end of an AM receiver.

また、テレビジヨン受信機のチユーナ部に適用
することもできる。
It can also be applied to a tuner section of a television receiver.

更に、高周波信号を使用する通信機、コンバー
タ等にも適用することができる。
Furthermore, it can also be applied to communication devices, converters, etc. that use high frequency signals.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本願発明に先立つて検討された受信機
のフロントエンドの回路図、第2図は本発明の一
実施例を示すFM受信機のフロントエンドのブロ
ツクダイアグラム、第3図は第2図に示すFM受
信機のフロントエンドにおける詳細な回路構成を
示す回路図である。 12……RF回路、13……混合回路、14…
…局部発振回路、15……エミツタフオロワ回
路、16……直流アンプ、17……反転アンプ、
Q11,Q12,Q13,Q14,Q15,Q16,Q17,Q18
Q19,Q21,Q22,Q23,Q24……トランジスタ、
C12,C13,C14,C15……容量分、L11,L12……コ
イル、C21,C22……コンデンサ、Vref11……基準
電圧、fi……受信信号、f0……出力信号(高周波
信号)、fL,fL′……ローカル信号、V0,V0′……出
力信号。
Figure 1 is a circuit diagram of the front end of a receiver that was considered prior to the invention of the present application, Figure 2 is a block diagram of the front end of an FM receiver showing an embodiment of the present invention, and Figure 3 is FIG. 2 is a circuit diagram showing a detailed circuit configuration of the front end of the FM receiver shown in FIG. 12...RF circuit, 13...mixing circuit, 14...
... Local oscillation circuit, 15 ... Emitter follower circuit, 16 ... DC amplifier, 17 ... Inverting amplifier,
Q 11 , Q 12 , Q 13 , Q 14 , Q 15 , Q 16 , Q 17 , Q 18 ,
Q 19 , Q 21 , Q 22 , Q 23 , Q 24 ...transistor,
C 12 , C 13 , C 14 , C 15 ... Capacity, L 11 , L 12 ... Coil, C 21 , C 22 ... Capacitor, V ref11 ... Reference voltage, f i ... Received signal, f 0 ... Output signal (high frequency signal), f L , f L ′ ... Local signal, V 0 , V 0 ' ... Output signal.

Claims (1)

【特許請求の範囲】 1 高周波増幅回路の出力信号を差動型混合回路
の一方の差動増幅回路に供給し、 局部発振回路の出力信号を低出力インピーダン
ス回路を介して第1の差動増幅回路に供給し、か
つ該第1の差動増幅回路の両出力信号を上記差動
型混合回路の他方の差動増幅回路の両入力にそれ
ぞれ直接入力すると共に、上記第1の差動増幅回
路の両出力を第2の差動増幅回路の両入力にそれ
ぞれ供給し、該第2の差動増幅回路の出力を上記
第1の差動増幅回路の入力に直流負帰還すること
により、上記混合回路のDCオフセツトを低減す
ると共に、上記高周波増幅回路の出力信号の局部
発振回路への漏れ込みを阻止することを特徴とす
る受信機。
[Claims] 1. Supplying the output signal of the high frequency amplifier circuit to one differential amplifier circuit of the differential type mixing circuit, and supplying the output signal of the local oscillation circuit to the first differential amplifier via the low output impedance circuit. circuit, and directly inputs both output signals of the first differential amplifier circuit to both inputs of the other differential amplifier circuit of the differential mixing circuit, and the first differential amplifier circuit By supplying both outputs to both inputs of a second differential amplifier circuit, and negative DC feedback of the output of the second differential amplifier circuit to the input of the first differential amplifier circuit, the mixing A receiver characterized in that the DC offset of the circuit is reduced and the output signal of the high frequency amplifier circuit is prevented from leaking into the local oscillation circuit.
JP721784A 1984-01-20 1984-01-20 Receiver Granted JPS60152135A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP721784A JPS60152135A (en) 1984-01-20 1984-01-20 Receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP721784A JPS60152135A (en) 1984-01-20 1984-01-20 Receiver

Publications (2)

Publication Number Publication Date
JPS60152135A JPS60152135A (en) 1985-08-10
JPH0439245B2 true JPH0439245B2 (en) 1992-06-29

Family

ID=11659826

Family Applications (1)

Application Number Title Priority Date Filing Date
JP721784A Granted JPS60152135A (en) 1984-01-20 1984-01-20 Receiver

Country Status (1)

Country Link
JP (1) JPS60152135A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0413858Y2 (en) * 1985-01-16 1992-03-30

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54109388A (en) * 1978-02-15 1979-08-27 Matsushita Electric Ind Co Ltd Semiconductor integrated circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54109388A (en) * 1978-02-15 1979-08-27 Matsushita Electric Ind Co Ltd Semiconductor integrated circuit

Also Published As

Publication number Publication date
JPS60152135A (en) 1985-08-10

Similar Documents

Publication Publication Date Title
US4937516A (en) Balanced voltage-current converter and double-balanced mixer circuit comprising such a converter
US5486796A (en) Oscillator circuit for receiving a wide frequency band signal
JPH06177655A (en) Converter circuit and double-balanced mixer circuit using it
US4588968A (en) Low noise constant amplitude oscillator circuit
US5521545A (en) Collector-injection mixer with radio frequency signal applied to collectors of lower transistor pair
US4194158A (en) Integrated front end circuit for VHF receiver
US2959640A (en) Push-pull amplifier circuits
KR100467002B1 (en) Active filter circuit
JPS5927143B2 (en) television receiver
JPH0439245B2 (en)
US6271737B1 (en) Communication device with feedback for cancellation of perturbations
GB2038576A (en) Amplifier system with agc
US4264867A (en) Demodulator circuit for frequency-modulated signal
US7518438B2 (en) FM detector circuit with unbalanced/balanced conversion
JPH0519321B2 (en)
JPH0767050B2 (en) Frequency conversion circuit
JP3185815B2 (en) Differential amplifier
US4616186A (en) FM quadrature demodulator with distortion compensation
US5012205A (en) Balanced spurious free oscillator
JP4282820B2 (en) Frequency conversion circuit
US3936750A (en) AM-FM receiver having improved bias supply circuit
JPH06350335A (en) Voltage controlled oscillator
JP3492964B2 (en) Phase shifter and demodulator using the same
JP3604112B2 (en) Balanced oscillator
KR940000698B1 (en) Balanced differential load