JPH04372570A - Step-down chopper circuit - Google Patents

Step-down chopper circuit

Info

Publication number
JPH04372570A
JPH04372570A JP17336891A JP17336891A JPH04372570A JP H04372570 A JPH04372570 A JP H04372570A JP 17336891 A JP17336891 A JP 17336891A JP 17336891 A JP17336891 A JP 17336891A JP H04372570 A JPH04372570 A JP H04372570A
Authority
JP
Japan
Prior art keywords
fet
voltage
down chopper
chopper circuit
load
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17336891A
Other languages
Japanese (ja)
Inventor
Ikuyuki Kanaida
金井田 生幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP17336891A priority Critical patent/JPH04372570A/en
Publication of JPH04372570A publication Critical patent/JPH04372570A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To prevent application of an input voltage to a load as it is when a control signal at the time of applying an input power or switching it in a step-down chopper circuit by using an FET as a switching element. CONSTITUTION:An FET 2 is turned ON, OFF in response to a control signal to be supplied from an IC 14, and its output is supplied to a load 11 through a smoothing capacitor 10. A voltage is supplied from a DC power source 1 to the FET 2, the FET 2 is self-biased by a resistor 4 in a state that a control signal is not applied to a gate of the FET 2, and the FET 2 is not turned ON. The switching speed of the FET 2 is not lowered due to the presence of a constant-voltage diode 3.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】この発明は、直流電源から所定の
値の直流電圧を作成する降圧チョッパ回路に関するもの
である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a step-down chopper circuit that generates a DC voltage of a predetermined value from a DC power supply.

【0002】0002

【従来の技術】図2は従来のFETを用いた降圧チョッ
パ回路を示す回路図である。図において、1は入力電源
である直流電源、2はスイッチング素子となるPチャネ
ルのFET、3はFET2のソースとゲートとの間の電
圧発生用の定電圧ダイオード、24は同じく抵抗、5は
直流カット用のコンデンサ、6はゲート電流を設定する
ための抵抗である。
2. Description of the Related Art FIG. 2 is a circuit diagram showing a step-down chopper circuit using a conventional FET. In the figure, 1 is a DC power supply that is an input power source, 2 is a P-channel FET that is a switching element, 3 is a constant voltage diode for generating voltage between the source and gate of FET 2, 24 is a resistor, and 5 is a DC power supply. A cutting capacitor 6 is a resistor for setting the gate current.

【0003】また、7は負荷電流を環流させる環流ダイ
オード、8は過電流検出用の抵抗、9は電流平滑用のチ
ョークコイル、10は電圧平滑用の平滑コンデンサ、1
1は負荷、12,13は出力電圧検出用の抵抗、14は
誤差増幅器、発振器、過電圧プロテクタおよび過電流制
限回路などが内蔵されたIC、15は発振用の抵抗、1
6は発振用のコンデンサ、17はIC14を駆動する電
源である。
Further, 7 is a freewheeling diode for circulating load current, 8 is a resistor for overcurrent detection, 9 is a choke coil for current smoothing, 10 is a smoothing capacitor for voltage smoothing, 1
1 is a load, 12 and 13 are resistors for output voltage detection, 14 is an IC with built-in error amplifier, oscillator, overvoltage protector, overcurrent limiting circuit, etc., 15 is a resistor for oscillation, 1
6 is a capacitor for oscillation, and 17 is a power source for driving the IC 14.

【0004】次に動作について説明する。直流電源1か
らFET2側に電圧が印加されると、定電圧ダイオード
3に電流が流れる。すると、FET2のソースゲート間
にツェナー電圧が印加され、FET2はオン状態となる
。次いで、IC14に電源17から給電がなされると、
IC14は、抵抗15およびコンデンサ16によって定
められる周波数で発振する。
Next, the operation will be explained. When a voltage is applied from the DC power supply 1 to the FET 2 side, a current flows through the constant voltage diode 3. Then, a Zener voltage is applied between the source and gate of FET2, and FET2 is turned on. Next, when power is supplied to the IC 14 from the power supply 17,
IC 14 oscillates at a frequency determined by resistor 15 and capacitor 16.

【0005】IC14が発振した信号は、抵抗6および
DCカットコンデンサ5を介してFET2のゲートに与
えられる。FET2は、その信号に従って、オンオフを
繰り返す。FET2の出力であるオンオフに従った矩形
波は、平滑コンデンサ10で平滑された後、負荷11に
供給される。また、FET2のオフ時には、チョークコ
イル9に蓄えられたエネルギーが環流ダイオード7を通
して負荷側に供給される。
The signal oscillated by the IC 14 is applied to the gate of the FET 2 via a resistor 6 and a DC cut capacitor 5. FET2 repeats on and off according to the signal. The output of the FET 2, which is a rectangular wave according to the on/off state, is smoothed by a smoothing capacitor 10 and then supplied to a load 11. Furthermore, when the FET 2 is off, the energy stored in the choke coil 9 is supplied to the load side through the freewheeling diode 7.

【0006】IC14は、負荷11に供給される電圧を
抵抗12,13を介して検出する。所望の電圧と実際の
電圧との差は、IC14内の誤差増幅器で検出され、I
C14は、その差に応じて発振周波数を調整している。
[0006] IC 14 detects the voltage supplied to load 11 via resistors 12 and 13. The difference between the desired voltage and the actual voltage is detected by an error amplifier within IC14 and
C14 adjusts the oscillation frequency according to the difference.

【0007】図3はFET2のソースゲート間電圧発生
手段として抵抗25を使用した場合のFET2周辺の構
成を示したものである。所定の直流電圧を発生する際の
動作は図2に示したものの動作と同じである。
FIG. 3 shows the configuration around the FET 2 when a resistor 25 is used as a source-gate voltage generating means for the FET 2. The operation when generating a predetermined DC voltage is the same as that shown in FIG.

【0008】[0008]

【発明が解決しようとする課題】従来の降圧チョッパ回
路は以上のように構成されているので、図2に示したも
のでは、直流電源1から直流電圧が供給されるとFET
2がオンし、負荷11に対して入力直流電圧に等しい電
圧が印加され、立上り時に負荷に過電圧が印加されると
いう課題があった。また、チョッパ動作中にIC14が
過電圧や過電流を検出して発振を止めるとFET2がオ
ンしたままとなり、やはり負荷に過電圧が印加されると
いう課題があった。また、図3に示したものでは、ソー
スゲート間電圧発生手段が抵抗4であるため、FET2
のスイッチング速度が遅くなりFET2における損失が
大きくなるという課題があった。
[Problems to be Solved by the Invention] Since the conventional step-down chopper circuit is configured as described above, in the one shown in FIG.
2 is turned on, a voltage equal to the input DC voltage is applied to the load 11, and an overvoltage is applied to the load at the time of startup. Furthermore, when the IC 14 detects overvoltage or overcurrent and stops oscillation during chopper operation, the FET 2 remains on, resulting in another problem in that overvoltage is applied to the load. In addition, in the case shown in FIG. 3, since the source-gate voltage generating means is the resistor 4, the FET 2
There was a problem that the switching speed of FET 2 became slow and the loss in FET 2 became large.

【0009】この発明は上記のような課題を解消するた
めになされたもので、入力電源の投入時などに負荷に過
電圧がかからず、かつ、FETのスイッチング速度を低
下させない降圧チョッパ回路を得ることを目的とする。
The present invention has been made to solve the above-mentioned problems, and provides a step-down chopper circuit that does not apply overvoltage to the load when input power is turned on, and does not reduce the switching speed of the FET. The purpose is to

【0010】0010

【課題を解決するための手段】この発明に係る降圧チョ
ッパ回路は、スイッチング素子であるFETのソースと
ゲートとの間に、定電圧ダイオードと抵抗とを並列接続
したものである。
A step-down chopper circuit according to the present invention has a constant voltage diode and a resistor connected in parallel between the source and gate of an FET, which is a switching element.

【0011】[0011]

【作用】この発明における抵抗と定電圧ダイオードとの
並列回路は、発振回路から制御信号が与えられない間抵
抗によるバイアスによってFETをオフ状態にするとと
もに、FETのスイッチング速度を高速に維持する。
The parallel circuit of the resistor and constant voltage diode according to the present invention turns the FET off by biasing the resistor while no control signal is applied from the oscillation circuit, and maintains the switching speed of the FET at a high speed.

【0012】0012

【実施例】以下、この発明の一実施例を図について説明
する。図1において、4はFET2のソースゲート間に
定電圧ダイオード3と並列に接続されたバイアス用の抵
抗であり、その他のものは同一符号を付して図2に示し
たものと同一のものである。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. In FIG. 1, 4 is a bias resistor connected in parallel with the constant voltage diode 3 between the source and gate of FET 2, and the other components are the same as those shown in FIG. 2 with the same reference numerals. be.

【0013】次に動作について説明する。従来の場合と
同様に、FET2は、IC14から与えられる制御信号
に従ってオンオフし、FET2の出力は平滑コンデンサ
10で平滑された後、負荷11に供給される。
Next, the operation will be explained. As in the conventional case, FET 2 is turned on and off according to a control signal given from IC 14, and the output of FET 2 is smoothed by smoothing capacitor 10 and then supplied to load 11.

【0014】この場合には、直流電源1から直流電圧が
供給され始めても、抵抗4の存在によりFET2はオン
しない。次に、IC14が制御信号の供給を開始する。 IC14がソフトスタートすると、FET2の出力電圧
もソフトな立上りをする。また、IC14が過電圧や過
電流を検出して制御信号の出力を停止しても、FET2
は抵抗4によって自己バイアスされているので、FET
2はオン状態にならない。すなわち、直流電源1の直流
電圧が負荷側にそのまま印加されることはない。
In this case, even if DC voltage starts to be supplied from the DC power supply 1, the FET 2 will not turn on due to the presence of the resistor 4. The IC 14 then begins supplying control signals. When IC14 soft-starts, the output voltage of FET2 also rises softly. Also, even if IC14 detects overvoltage or overcurrent and stops outputting the control signal, FET2
is self-biased by resistor 4, so FET
2 does not turn on. That is, the DC voltage of the DC power supply 1 is not directly applied to the load side.

【0015】また、定電圧ダイオード3がFET2のソ
ースゲート間に接続されているので、FET2のスイッ
チング速度の低下は防止される。
Furthermore, since the constant voltage diode 3 is connected between the source and gate of the FET 2, the switching speed of the FET 2 is prevented from decreasing.

【0016】[0016]

【発明の効果】以上のように、この発明によれば、降圧
チョッパ回路を、スイッチング素子であるFETのソー
スゲート間に抵抗と定電圧ダイオードとを並列接続した
構成としたので、入力電源投入時や何らかの異常により
制御信号が与えられなくなった時に、負荷に過電圧がか
かることのないものが得られる効果がある。
[Effects of the Invention] As described above, according to the present invention, the step-down chopper circuit has a configuration in which a resistor and a constant voltage diode are connected in parallel between the source and gate of the FET, which is a switching element, so that when the input power is turned on, This has the effect of preventing overvoltage from being applied to the load when the control signal is no longer applied due to some abnormality.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】この発明の一実施例による降圧チョッパ回路を
示す回路図である。
FIG. 1 is a circuit diagram showing a step-down chopper circuit according to an embodiment of the present invention.

【図2】従来の降圧チョッパ回路を示す回路図である。FIG. 2 is a circuit diagram showing a conventional step-down chopper circuit.

【図3】従来の他の降圧チョッパ回路のスイッチング部
を示す回路図である。
FIG. 3 is a circuit diagram showing a switching section of another conventional step-down chopper circuit.

【符号の説明】[Explanation of symbols]

1    直流電源 2    FET 3    定電圧ダイオード 4    抵抗 10  平滑コンデンサ 11  負荷 14  IC(発振回路) 1 DC power supply 2 FET 3. Constant voltage diode 4 Resistance 10 Smoothing capacitor 11 Load 14 IC (oscillation circuit)

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】  入力電源にソースが接続されたPチャ
ネルのFETと、このFETのゲートに制御信号を与え
る発振回路とを備えた降圧チョッパ回路において、前記
FETのソースとゲートとの間に接続された定電圧ダイ
オードと、この定電圧ダイオードに並列接続された抵抗
とを備えたことを特徴とする降圧チョッパ回路。
1. A step-down chopper circuit comprising a P-channel FET whose source is connected to an input power source, and an oscillation circuit that applies a control signal to the gate of the FET, wherein a step-down chopper circuit is provided that is connected between the source and gate of the FET. A step-down chopper circuit comprising a constant voltage diode and a resistor connected in parallel to the constant voltage diode.
JP17336891A 1991-06-19 1991-06-19 Step-down chopper circuit Pending JPH04372570A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17336891A JPH04372570A (en) 1991-06-19 1991-06-19 Step-down chopper circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17336891A JPH04372570A (en) 1991-06-19 1991-06-19 Step-down chopper circuit

Publications (1)

Publication Number Publication Date
JPH04372570A true JPH04372570A (en) 1992-12-25

Family

ID=15959106

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17336891A Pending JPH04372570A (en) 1991-06-19 1991-06-19 Step-down chopper circuit

Country Status (1)

Country Link
JP (1) JPH04372570A (en)

Similar Documents

Publication Publication Date Title
JP3048921B2 (en) Crystal oscillation circuit
US4121282A (en) Power supply circuit
JPH05304771A (en) Switching power supply device
JP2002196830A (en) Constant voltage regulator and method for using the same
JPH04372570A (en) Step-down chopper circuit
US6118642A (en) Electronic regulation circuit for driving a power device and corresponding protection method of such device
JPH0139578B2 (en)
JPH07222437A (en) Switching power-supply apparatus
JPH05292735A (en) Step-down type switching regulator
JPS6149686B2 (en)
JPH0355232Y2 (en)
JP2752796B2 (en) Switching power supply circuit
JP2833993B2 (en) Switching regulator
JPS6315831B2 (en)
JPH10200389A (en) Load driving circuit
JPH043592Y2 (en)
JPH0119590Y2 (en)
JPH04255459A (en) Switching regulator
JPH077847A (en) Overcurrent protecting circuit
JP2000232778A (en) Switching power supply
JPH0121700B2 (en)
JPH06217544A (en) Switching regulator circuit
JPH08107316A (en) Integrated microwave circuit
JPH02303357A (en) Switching power source
JPH02269468A (en) Switching power unit