JPH04356807A - Buffer amplifier - Google Patents
Buffer amplifierInfo
- Publication number
- JPH04356807A JPH04356807A JP2739991A JP2739991A JPH04356807A JP H04356807 A JPH04356807 A JP H04356807A JP 2739991 A JP2739991 A JP 2739991A JP 2739991 A JP2739991 A JP 2739991A JP H04356807 A JPH04356807 A JP H04356807A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- transistor
- whose
- current mirror
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005265 energy consumption Methods 0.000 abstract 2
- 230000000295 complement effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Abstract
Description
【０００１】0001
【産業上の利用分野】本発明は、安定して大出力を得る
ことができるバッファアンプに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a buffer amplifier that can stably obtain a large output.
【０００２】0002
【従来の技術】図２は、従来のバッファアンプの回路図
である。図中、１はバッファアンプを構成しているコン
プリメンタリエミッタフォロア回路、２はコンプリメン
タリエミッタフォロア回路のスル−レイトを大きなもの
とするために設けられた高速動作回路である。2. Description of the Related Art FIG. 2 is a circuit diagram of a conventional buffer amplifier. In the figure, 1 is a complementary emitter follower circuit constituting a buffer amplifier, and 2 is a high-speed operation circuit provided to increase the slew rate of the complementary emitter follower circuit.
【０００３】コンプリメンタリエミッタフォロア回路１
において、Ａはアナログ信号が入力される入力端子で、
ダイオ−ドＤ１ と抵抗Ｒ１ を介して正の電位Ｖｃｃ
に接続されるとともにダイオ−ドＤ２ と抵抗Ｒ２ を
介して負の電源−Ｖｃｃに接続されている。 Ｑ１０
はＮＰＮ型トランジスタで、コレクタが正の電源＋Ｖｃ
ｃに接続され、ベ−スがダイオ−ドＤ１ を介して入力
端子Ａに接続され、エミッタが抵抗Ｒ１０を介して出力
端子Ｂに接続されている。Ｑ１１はＰＮＰ型トランジス
タで、コレクタが負の電源−Ｖｃｃに接続され、ベ−ス
がダイオ−ドＤ２ を介して入力端子Ａに接続され、エ
ミッタが抵抗Ｒ１１を介して出力端子Ｂに接続されてい
る。Complementary emitter follower circuit 1
, A is an input terminal into which an analog signal is input,
Positive potential Vcc via diode D1 and resistor R1
It is also connected to a negative power supply -Vcc via a diode D2 and a resistor R2. Q10
is an NPN transistor whose collector is connected to the positive power supply +Vc
The base is connected to the input terminal A via the diode D1, and the emitter is connected to the output terminal B via the resistor R10. Q11 is a PNP transistor whose collector is connected to the negative power supply -Vcc, whose base is connected to input terminal A via diode D2, and whose emitter is connected to output terminal B via resistor R11. There is.
【０００４】高速動作回路２において、Ｑ１２はＰＮＰ
型トランジスタで、コレクタがトランジスタＱ１０のベ
−スに接続され、ベ−スが抵抗Ｒ１２を介して正の電位
＋Ｖｃｃに接続されるとともにエミッタに短絡されてい
る。Ｑ１３はＮＰＮ型トランジスタで、コレクタがトラ
ンジスタＱ１１のベ−スに接続され、ベ−スが抵抗Ｒ１
３を介して負の電位−Ｖｃｃに接続されるとともにエミ
ッタに短絡されている。Ｑ１４、Ｑ１５はコンプリメン
タリ接続されたトランジスタで、コレクタがトランジス
タＱ１２、Ｑ１３のベ−スに接続され、ベ−スが入力端
子Ａに接続され、エミッタが出力端子Ｂに接続されてい
る。In the high-speed operation circuit 2, Q12 is a PNP
The collector is connected to the base of the transistor Q10, and the base is connected to the positive potential +Vcc via a resistor R12 and short-circuited to the emitter. Q13 is an NPN transistor whose collector is connected to the base of transistor Q11 and whose base is connected to resistor R1.
3 to the negative potential -Vcc and short-circuited to the emitter. Q14 and Q15 are complementary connected transistors whose collectors are connected to the bases of transistors Q12 and Q13, whose bases are connected to input terminal A, and whose emitters are connected to output terminal B.
【０００５】次に、このように構成されたバッファアン
プの回路の動作について説明する。尚、動作の説明は、
アナログ信号が正に変化する場合に限って行うこととし
、以後の回路構成の説明においても同様とする。アナロ
グ信号が入力されてトランジスタＱ１４のベ−ス−エミ
ッタ間電圧がＶｂｅに達すると、トランジスタＱ１４は
、コレクタ電流Ｉ１４が流れる。トランジスタＱ１２は
、コレクタ電流Ｉ１４が流れることによって抵抗Ｒ１２
に生じた電圧降下で、オンとなる。トランジスタＱ１２
のコレクタ−エミッタは、トランジスタＱ１０のベ−ス
に直列に接続された抵抗Ｒ１ をバイパスするように正
の電源＋Ｖｃｃに接続されているので、トランジスタＱ
１０に大きなベ−ス電流Ｉ１２を供給する。このため、
トランジスタＱ１０は、コレクタ電流Ｉ１０を急激に増
大させ、大きなスル−レ−トで出力電圧を入力電圧より
Ｖｂｅだけ低い電圧まで引き上げる。出力電圧と入力電
圧の差がＶｂｅになると、トランジスタＱ１４、Ｑ１２
がオフし、出力電圧は、コンプリメンタリエミッタフォ
ロア回路によって整定される。Next, the operation of the buffer amplifier circuit configured as described above will be explained. The explanation of the operation is as follows.
This is performed only when the analog signal changes positively, and the same applies to the subsequent description of the circuit configuration. When an analog signal is input and the base-emitter voltage of transistor Q14 reaches Vbe, collector current I14 flows through transistor Q14. The transistor Q12 has a resistor R12 due to the collector current I14 flowing therethrough.
It turns on due to the voltage drop that occurs. Transistor Q12
The collector-emitter of transistor Q10 is connected to the positive power supply +Vcc so as to bypass the resistor R1 connected in series to the base of transistor Q10.
10 is supplied with a large base current I12. For this reason,
Transistor Q10 rapidly increases collector current I10 and raises the output voltage to a voltage Vbe lower than the input voltage at a large slew rate. When the difference between the output voltage and the input voltage becomes Vbe, transistors Q14 and Q12
is turned off and the output voltage is settled by the complementary emitter follower circuit.
【０００６】以上説明したように、本回路は大きなスル
−レ−トを得ることが可能であるが、更に大きなスル−
レ−トを必要とする場合がある。図３は、更に大きなス
ル−レ−トを必要とする場合のバッファアンプの回路図
で、トランジスタＱ１０と並列に正の電源と出力端子間
にトランジスタＱ１６を設けた場合を示している。As explained above, this circuit is capable of obtaining a large slew rate;
rate may be required. FIG. 3 is a circuit diagram of a buffer amplifier that requires a larger slew rate, and shows a case in which a transistor Q16 is provided in parallel with the transistor Q10 between the positive power supply and the output terminal.
【０００７】[0007]
【発明が解決しようとする課題】このような従来のバッ
ファアンプは、並列に設けられたトランジスタ間のＶｂ
ｅ−Ｉｃ 特性にバラツキのために、各トランジスタに
流れる電流の配分が異なる。このため、電流が多く流れ
るトランジスタ側に大きな負荷がかかりトランジスタを
破損する原因になっていた。[Problems to be Solved by the Invention] In such a conventional buffer amplifier, Vb between transistors provided in parallel is
Due to variations in the e-Ic characteristics, the distribution of current flowing through each transistor is different. For this reason, a large load is placed on the side of the transistor through which a large amount of current flows, causing damage to the transistor.
【０００８】本発明は、このような点に鑑みてなされた
もので、トランジスタを破損することなく、安定に大出
力を得ることができるバッファアンプを提供することに
ある。The present invention has been made in view of the above-mentioned problems, and it is an object of the present invention to provide a buffer amplifier that can stably obtain a large output without damaging the transistors.
【０００９】[0009]
【課題を解決するための手段】このような目的を達成す
るために、本発明は、コレクタが正の電源に接続され、
ベ−スが入力信号側に接続され、エミッタが出力端子に
接続されたＮＰＮ型トランジスタと、コレクタが負の電
源に接続され、ベ−スが前記入力信号側に接続され、エ
ミッタが前記出力端子に接続されたＰＮＰトランジスタ
よりなるコンプリメンタリエミッタフォロワ回路におい
て、相互に接続されたベ−スが逆バイヤスの第１のツェ
ナ−ダイオ−ドを介して前記正の電源に接続され、エミ
ッタがそれぞれの抵抗を介して前記正の電源に接続され
、コレクタが前記出力端子に接続された複数のトランジ
スタよりなる第１のカレントミラ−回路と、相互に接続
されたベ−スが逆バイヤスの第２のツェナ−ダイオ−ド
を介して前記負の電源に接続され、エミッタがそれぞれ
の抵抗を介して前記負の電源に接続され、コレクタが前
記出力端子に接続された複数のトランジスタよりなる第
２のカレントミラ−回路と、前記第１、第２のカレント
ミラ−回路を前記入力信号に基づいてオン／オフするス
イッチと、を設けたことを特徴としている。SUMMARY OF THE INVENTION In order to achieve these objects, the present invention provides a method in which the collector is connected to a positive power supply,
An NPN transistor whose base is connected to the input signal side and whose emitter is connected to the output terminal, whose collector is connected to a negative power supply, whose base is connected to the input signal side, and whose emitter is connected to the output terminal. In a complementary emitter follower circuit consisting of PNP transistors connected to each other, the interconnected bases are connected to the positive power supply through a reverse biased first Zener diode, and the emitters are connected to the respective resistors. a first current mirror circuit consisting of a plurality of transistors connected to the positive power supply via the transistor and having a collector connected to the output terminal; and a second zener circuit whose base is reverse biased and connected to each other. - a second current mirror consisting of a plurality of transistors connected to the negative power supply via a diode, whose emitters are connected to the negative power supply through respective resistors, and whose collectors are connected to the output terminal; - circuit, and a switch that turns on/off the first and second current mirror circuits based on the input signal.
【００１０】0010
【作用】本発明の各構成要素は次のような作用をする。
スイッチは、入力信号がベ−ス−エミッタ間電圧Ｖｂｅ
に達するとオンとなり、カレントミラ−回路をオンにす
る。カレントミラ−回路は、スイッチによってオンされ
ると、ツェナダイオ−ドにツェナ電位が発生し、各トラ
ンジスタにほぼ等しい電流を流す。[Operation] Each component of the present invention operates as follows. The switch has an input signal that is a base-emitter voltage Vbe.
When it reaches , it turns on and turns on the current mirror circuit. When the current mirror circuit is turned on by a switch, a Zener potential is generated in the Zener diode, and approximately equal current flows through each transistor.
【００１１】[0011]
【実施例】図１は、本発明の一実施例を示すバッファア
ンプの回路図である。図中、図２と同一作用をするもの
は同一符号を付けて説明する。Ｑ２１は第１のカレント
ミラ−回路３のスイッチであるＮＰＮトランジスタで、
抵抗Ｒ２１を介して第１のツェナダイオ−ドＤ３１のア
ノ−ドに接続されるとともにＰＮＰトランジスタＱ３１
、Ｑ３２のベ−スに接続されている。トランジスタＱ３
１、Ｑ３２のエミッタは、カレントミラ−用抵抗Ｒ３１
、Ｒ３２を介して正の電源＋Ｖｃｃ接続されるとともに
第１のツェナダイオ−ドＤ３１のカソ−ドに接続され、
コレクタは、トランジスタＱ２１のエミッタに接続され
るとともに出力端子Ｂに接続されている。DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a circuit diagram of a buffer amplifier showing an embodiment of the present invention. In the figure, parts having the same functions as those in FIG. 2 will be described with the same reference numerals. Q21 is an NPN transistor which is a switch of the first current mirror circuit 3;
It is connected to the anode of the first Zener diode D31 via the resistor R21, and also connected to the PNP transistor Q31.
, and connected to the base of Q32. Transistor Q3
1. The emitter of Q32 is the current mirror resistor R31.
, connected to the positive power supply +Vcc via R32 and connected to the cathode of the first Zener diode D31,
The collector is connected to the emitter of transistor Q21 and also to output terminal B.
【００１２】４は負の電源側に設けられた第２のカレン
トミラ−回路で、ＰＮＰトランジスタＱ４１、Ｑ４２と
第２のツェナダイオ−ドＤ４１によって第１のカレント
ミラ−回路と同様に構成されている。Ｑ２１は第２のカ
レントミラ−回路４のスイッチであるＰＮＰトランジス
タで、抵抗Ｒ２１を介して２のカレントミラ−回路４に
接続されている。Reference numeral 4 designates a second current mirror circuit provided on the negative power supply side, which is constructed in the same manner as the first current mirror circuit by PNP transistors Q41, Q42 and a second Zener diode D41. . Q21 is a PNP transistor serving as a switch for the second current mirror circuit 4, and is connected to the second current mirror circuit 4 via a resistor R21.
【００１３】次、にこのように構成されたバッファアン
プの回路の動作について説明する。入力端子Ａにアナロ
グ信号が入力されてトランジスタＱ２１のベ−ス−エミ
ッタ間電圧がＶｂｅに達すると、トランジスタＱ２１が
オンとなり、第１のツェナダイオ−ドＤ３１は電流Ｉ２
１が流れ、ツェナ電圧Ｖｚ１が生じる。抵抗Ｒ３１、Ｒ
３２の抵抗値は等しいものが選ばれていて、第１のツェ
ナダイオ−ドＤ３１にツェナ電圧Ｖｚ が生じると、抵
抗Ｒ３１には、Ｖｚ −Ｖｂｅ１ が印加され、抵抗Ｒ
３２には、Ｖｚ１−Ｖｂｅ２ が印加される。Next, the operation of the buffer amplifier circuit configured as described above will be explained. When an analog signal is input to the input terminal A and the voltage between the base and emitter of the transistor Q21 reaches Vbe, the transistor Q21 is turned on and the first Zener diode D31 receives the current I2.
1 flows, and Zener voltage Vz1 is generated. Resistor R31, R
32 are selected to have equal resistance values, and when a Zener voltage Vz is generated in the first Zener diode D31, Vz - Vbe1 is applied to the resistor R31, and the resistor R
32, Vz1-Vbe2 is applied.
【００１４】この時、トランジスタＱ１０、Ｑ３１、Ｑ
３２は、オンとなり、大きなスル−レ−トで出力電圧を
入力電圧よりＶｂｅだけ低い電圧まで引き上げる。ツェ
ナ電圧Ｖｚ １ は、ベ−ス−エミッタ間電圧Ｖｂｅに
対して充分に大きな値になるようにしてあるので、抵抗
Ｒ３１、Ｒ３２に流れる電流Ｉ３１、Ｉ３２は、ほぼ等
しい電流値に制御できる。このため、トランジスタＱ１
０は、最大消費電力いっぱいの電流Ｉ１０を流すことが
できる。出力電圧と入力電圧の差がＶｂｅになると、ト
ランジスタＱ３１、Ｑ３２がオフし、出力電圧は、トラ
ンジスタＱ１０によって整定される。At this time, transistors Q10, Q31, Q
32 turns on and pulls up the output voltage at a large slew rate to a voltage Vbe lower than the input voltage. Since the Zener voltage Vz 1 is set to a sufficiently large value with respect to the base-emitter voltage Vbe, the currents I31 and I32 flowing through the resistors R31 and R32 can be controlled to approximately equal current values. Therefore, transistor Q1
0 allows the current I10, which is full to the maximum power consumption, to flow. When the difference between the output voltage and the input voltage becomes Vbe, transistors Q31 and Q32 are turned off, and the output voltage is stabilized by transistor Q10.
【００１５】[0015]
【発明の効果】以上詳細に説明したように、本発明のバ
ッファアンプは、カレントミラ−回路によって電流を制
御し、各トランジスタに最大消費電力いっぱいの電流を
流すことができるので、安定にして大出力を得ることが
できる。Effects of the Invention As explained in detail above, the buffer amplifier of the present invention controls the current using a current mirror circuit and can flow a current full to the maximum power consumption through each transistor. You can get the output.
【図１】図１は、本発明の一実施例を示すバッファアン
プの回路図である。FIG. 1 is a circuit diagram of a buffer amplifier showing one embodiment of the present invention.
【図２】図２は、従来のバッファアンプの回路図である
。FIG. 2 is a circuit diagram of a conventional buffer amplifier.
【図３】図３は、更に大きなスル−レ−トを必要とする
場合のバッファアンプの回路図である。FIG. 3 is a circuit diagram of a buffer amplifier when a larger slew rate is required.
１ コンプリメンタリエミッタフォロア回路３ 第
１のカレントミラ−回路
４ 第２のカレントミラ−回路
Ｑ２１、２２ スイッチ
Ｄ３１ 第１のツェナダイオ−ド
Ｄ４１ 第２のツェナダイオ−ド1 Complementary emitter follower circuit 3 First current mirror circuit 4 Second current mirror circuit Q21, 22 Switch D31 First Zener diode D41 Second Zener diode
Claims (1)
スが入力信号側に接続され、エミッタが出力端子に接続
されたＮＰＮ型トランジスタと、コレクタが負の電源に
接続され、ベ−スが前記入力信号側に接続され、エミッ
タが前記出力端子に接続されたＰＮＰトランジスタより
なるバッファアンプにおいて、相互に接続されたベ−ス
が逆バイヤスの第１のツェナ−ダイオ−ドを介して前記
正の電源に接続され、エミッタがそれぞれの抵抗を介し
て前記正の電源に接続され、コレクタが前記出力端子に
接続された複数のトランジスタよりなる第１のカレント
ミラ−回路と、相互に接続されたベ−スが逆バイヤスの
第２のツェナ−ダイオ−ドを介して前記負の電源に接続
され、エミッタがそれぞれの抵抗を介して前記負の電源
に接続され、コレクタが前記出力端子に接続された複数
のトランジスタよりなる第２のカレントミラ−回路と、
前記第１、第２のカレントミラ−回路を前記入力信号に
基づいてオン／オフするスイッチと、を設けたことを特
徴とするバッファアンプ。Claim 1: The collector is connected to a positive power supply, and the collector is connected to a positive power supply.
An NPN transistor whose base is connected to the input signal side and whose emitter is connected to the output terminal; whose collector is connected to the negative power supply, whose base is connected to the input signal side and whose emitter is connected to the output terminal. In a buffer amplifier consisting of PNP transistors, the mutually connected bases are connected to the positive power supply through a reverse biased first Zener diode, and the emitters are connected to the positive power supply through respective resistors. a first current mirror circuit made up of a plurality of transistors connected to a positive power supply and whose collectors are connected to the output terminal; and second Zener diodes whose bases are reverse biased and connected to each other. a second current mirror circuit consisting of a plurality of transistors connected to the negative power supply through a resistor, an emitter connected to the negative power supply through each resistor, and a collector connected to the output terminal;
A buffer amplifier comprising: a switch that turns on/off the first and second current mirror circuits based on the input signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3027399A JP2961909B2 (en) | 1991-02-21 | 1991-02-21 | Buffer amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3027399A JP2961909B2 (en) | 1991-02-21 | 1991-02-21 | Buffer amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04356807A true JPH04356807A (en) | 1992-12-10 |
| JP2961909B2 JP2961909B2 (en) | 1999-10-12 |
Family
ID=12219987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3027399A Expired - Lifetime JP2961909B2 (en) | 1991-02-21 | 1991-02-21 | Buffer amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2961909B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6714076B1 (en) | 2001-10-16 | 2004-03-30 | Analog Devices, Inc. | Buffer circuit for op amp output stage |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4228404A (en) | 1979-02-05 | 1980-10-14 | National Semiconductor Corporation | Low voltage compound inverter buffer circuit |
-
1991
- 1991-02-21 JP JP3027399A patent/JP2961909B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6714076B1 (en) | 2001-10-16 | 2004-03-30 | Analog Devices, Inc. | Buffer circuit for op amp output stage |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2961909B2 (en) | 1999-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4636743A (en) | Front end stage of an operational amplifier | |
| JPH0535350A (en) | Constant current source | |
| US5517103A (en) | Reference current source for low supply voltage operation | |
| US5164658A (en) | Current transfer circuit | |
| US4605892A (en) | Current-source arrangement | |
| US4645999A (en) | Current mirror transient speed up circuit | |
| US3536986A (en) | Low level costant current source | |
| JPH07212156A (en) | Limiter circuit | |
| JPH04356807A (en) | Buffer amplifier | |
| US5838149A (en) | Voltage control means having a reduced sensitivity to temperature variations | |
| US5343165A (en) | Amplifier having a symmetrical output characteristic | |
| US4851759A (en) | Unity-gain current-limiting circuit | |
| GB2078036A (en) | Current mirror circuit having high output impedance and low loss | |
| JPH077337A (en) | Bipolarity voltage/current converting circuit | |
| JPH0575408A (en) | Voltage transition circuit | |
| US6154063A (en) | Class AB emitter follower buffers | |
| JP4259860B2 (en) | Zapping circuit | |
| US5764042A (en) | Controlled power supply source | |
| US5966007A (en) | Current source circuit | |
| SU1001480A1 (en) | Integrated logic circuit | |
| US5218249A (en) | High speed, low forward voltage drop, SCR | |
| JP2777002B2 (en) | Motor drive | |
| JP2001507150A (en) | High efficiency base current helper | |
| JP2687160B2 (en) | Switch circuit | |
| JPH10107604A (en) | Integrated circuit device with open collector transistor configured to be npn transistor |