JPH04343508A - Digital type automatic gain controller - Google Patents

Digital type automatic gain controller

Info

Publication number
JPH04343508A
JPH04343508A JP14262991A JP14262991A JPH04343508A JP H04343508 A JPH04343508 A JP H04343508A JP 14262991 A JP14262991 A JP 14262991A JP 14262991 A JP14262991 A JP 14262991A JP H04343508 A JPH04343508 A JP H04343508A
Authority
JP
Japan
Prior art keywords
gain
level
circuit
signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14262991A
Other languages
Japanese (ja)
Other versions
JP3278864B2 (en
Inventor
Masato Tanaka
正人 田中
Takuji Himeno
卓治 姫野
Toshiya Kan
韓 敏哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP14262991A priority Critical patent/JP3278864B2/en
Publication of JPH04343508A publication Critical patent/JPH04343508A/en
Application granted granted Critical
Publication of JP3278864B2 publication Critical patent/JP3278864B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)

Abstract

PURPOSE:To attain gain control so that a required signal output can be obtained by converting an analog signal into a digital signal. CONSTITUTION:An inputted audio signal is supplied to a variable gain circuit 10 and an output signal from the circuit 10 is supplied to a gain setting part 14 through a maximum value detection part 11, a logarithm compression part 12 and a reverse back-lash data adder 13. The gain setting part 14 is provided with three filter units 14A to 14C and an output signal from a variable gain circuit is controlled so as to be an optimum recording signal by independently changing the response characteristics of respective filter units.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】この発明は、例えばオーディオ信
号のレベルをコントロールする際に有用なデジタルオー
トゲインコントローラに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital auto-gain controller useful, for example, in controlling the level of an audio signal.

【0002】0002

【従来の技術】テープレコーダ等でオーディオ信号を記
録する際は、入力音響信号のレベルをコントロールして
磁気テープに対する記録信号レベルが最適となるように
AGC(Automatic gain Contro
l)回路を介して供給することが行われている。
2. Description of the Related Art When recording audio signals with a tape recorder or the like, automatic gain control (AGC) is used to control the level of the input audio signal so that the recording signal level for the magnetic tape is optimal.
l) Supply through the circuit is performed.

【0003】この場合、特に、テープレコーダが、例え
ば、DAT(Digital Audio Tape 
Recorder )とされているときは、その広いダ
イナミックレンジを有効に利用するために、高い分解能
を有すると共に、最適な応答を示すような自動レベルコ
ントロール回路が必要になる。
[0003] In this case, in particular, the tape recorder is, for example, a DAT (Digital Audio Tape).
In order to make effective use of its wide dynamic range, an automatic level control circuit that has high resolution and exhibits an optimal response is required.

【0004】そこで、可変利得増幅器の出力を検出して
、その出力が所定の記録電流となるように異なるレベル
検出器と、異なる時定数を有する積分回路をフィードバ
ック回路に設け、細かなゲイン設定を行うAGC回路が
開発されている。
[0004] Therefore, a feedback circuit is provided with different level detectors and integration circuits with different time constants so that the output of the variable gain amplifier is detected and the output becomes a predetermined recording current, and fine gain settings are made. An AGC circuit has been developed to do this.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、このよ
うなAGC回路において閉ループ線形制御を適用し、そ
の制御特性を向上させる、つまり帰還コントロールのゲ
インを出来るだけ高くしようとすると、オ−トゲインコ
ントロ−ラの出力値が外乱(ノイズ)等の影響によって
微振動を繰り返すようになる。又、AGC回路をアナロ
グ的に構成すると、回路構成が複数になり、実装部品点
数の増加によってコストアップを招くという問題があっ
た。
[Problems to be Solved by the Invention] However, when applying closed-loop linear control to such an AGC circuit and trying to improve its control characteristics, that is, to make the gain of feedback control as high as possible, it is difficult to use automatic gain control. The output value of the camera repeatedly vibrates slightly due to the influence of disturbances (noise), etc. Further, when the AGC circuit is configured in an analog manner, there is a problem that the circuit configuration becomes plural and the cost increases due to the increase in the number of mounted components.

【0006】[0006]

【課題を解決するための手段】本発明は、かかる問題点
を解消するため、可変利得手段と、該可変利得手段のゲ
インをコントロールするゲイン設定手段と、前記可変利
得手段の出力レベルに基づいて、前記ゲイン設定手段の
設定値を定めるレベル検出手段を備えているオートゲイ
ンコントローラにおいて、ゲイン設定手段として、少な
くとも3個の時定数の異なるデジタルローパスフィルタ
と、この各デジタルローパスフィルタに供給される各検
出信号のレベルが独立して変化できるようなフィルタユ
ニット手段を設けている。そして、前記可変利得手段の
出力レベルを所定のタイミングでサンプルした値を、前
記フィルタユニット手段に供給し、デジタル的な信号処
理によって出力レベルが所望のレベル特性でコントロー
ルされるようにしたものである。
[Means for Solving the Problems] In order to solve this problem, the present invention provides a variable gain means, a gain setting means for controlling the gain of the variable gain means, and a gain setting means based on the output level of the variable gain means. , an auto gain controller comprising level detection means for determining a setting value of the gain setting means, the gain setting means including at least three digital low-pass filters with different time constants, and each digital low-pass filter supplied to each of the digital low-pass filters. Filter unit means are provided so that the level of the detection signal can be varied independently. Then, a value obtained by sampling the output level of the variable gain means at a predetermined timing is supplied to the filter unit means, and the output level is controlled with desired level characteristics through digital signal processing. .

【0007】[0007]

【作用】レベルコントロ−ル回路全体が、デジタル信号
系のフィードバック回路によって構成されているため、
部品点数が少なくなり、経時変化や、環境変化に対して
安定性のあるレベルコントロ−ルが安価に提供すること
ができる。
[Operation] Since the entire level control circuit is composed of a digital signal system feedback circuit,
The number of parts is reduced, and level control that is stable against changes over time and environmental changes can be provided at low cost.

【0008】[0008]

【実施例】図1は、本発明のオートゲインコントローラ
のブロック図を示したもので、10は可変利得回路であ
り、アナログ信号のレベルを調整してデジタル信号に変
更するADゲイン変換部10Aと、乗算器により構成さ
れているDSPゲイン変換部10Bを備えている。
[Embodiment] Fig. 1 shows a block diagram of an auto gain controller of the present invention, in which 10 is a variable gain circuit, and an AD gain converter 10A that adjusts the level of an analog signal and converts it into a digital signal. , a DSP gain conversion section 10B configured with a multiplier.

【0009】ADゲイン変換部10Aは特に入力端子T
inより供給されているオーディオソースの入力信号レ
ベルを粗調整するために設けられており、このADゲイ
ン変換部10Aでディジタル化された信号は、次のDS
Pゲイン変換部10Bに供給され、このDSOゲイン変
換部10Bに入力されているは乗算係数によって、例え
ば0.1 〜0.2 dB位の細かなレベル調整を行う
ようになされている。
[0009] The AD gain converter 10A is particularly configured with an input terminal T.
This is provided to roughly adjust the input signal level of the audio source supplied from the AD gain converter 10A.
The signal is supplied to the P gain converter 10B, and is input to the DSO gain converter 10B, so that a fine level adjustment of, for example, 0.1 to 0.2 dB is performed using a multiplication coefficient.

【0010】11はレベル調整された出力信号の最大値
を所定のタイミングで検出している最大値検出部であり
、ステレオ信号の場合は、左信号L、右信号Rのいずれ
か大きい方の値を検出している。そして、検出されたこ
の最大値は次の対数変換部12に供給され、人間の聴感
に対応するようにレベル圧縮処理が施されている。
Reference numeral 11 denotes a maximum value detection unit that detects the maximum value of the level-adjusted output signal at a predetermined timing, and in the case of a stereo signal, it detects the larger value of either the left signal L or the right signal R. is being detected. The detected maximum value is then supplied to the next logarithmic conversion section 12, where it is subjected to level compression processing so as to correspond to human auditory sense.

【0011】13は後で述べるようにバックラッシュ機
能を付加しても、その影響がループ内に生じないように
するための逆バックラッシュデータ付加回路を示し、こ
の逆バックラッシュデ−タ付加回路13の出力データは
ゲイン設定部14に供給されている。
Reference numeral 13 denotes a reverse backlash data addition circuit for preventing the influence of the backlash function from occurring in the loop even if a backlash function is added, as will be described later. The output data of 13 is supplied to a gain setting section 14.

【0012】ゲイン設定部14には後で詳述するように
、デジタル信号処理部17に送出される出力信号のレベ
ル変化に対してを低速(10〜100 秒)で応答する
第1のフィルタユニット14Aと、中速(1 〜10秒
)で応答する第2のフィルタユニット14B、及び急速
(0.1 秒以下)で応答する第3のフィルタユニット
14Cが設けられ、これら各フィルタユニットの出力が
加算器14Dで統合されて、AGC回路の利得を設定す
る制御データを形成するようになされている。
As will be described in detail later, the gain setting section 14 includes a first filter unit that responds at low speed (10 to 100 seconds) to changes in the level of the output signal sent to the digital signal processing section 17. 14A, a second filter unit 14B that responds at a medium speed (1 to 10 seconds), and a third filter unit 14C that responds rapidly (0.1 seconds or less), and the output of each of these filter units is The signals are integrated in an adder 14D to form control data for setting the gain of the AGC circuit.

【0013】ちなみに、第1のフィルタユニット14A
は入力されたオーディオソースのレベル差に対応するよ
うなゲインコントロール信号を形成し、第3のフィルタ
ユニット14Cは急激に立ち上がる高レベルのピーク値
が生じてダイナミックレンジを越えるような信号を抑圧
するゲインコントロール信号を形成する。又、第2のフ
ィルタユニット14Bは、中レベル以上の信号に応答し
、通常のAGC回路におけるゲインコントロール信号を
形成するものになる。
Incidentally, the first filter unit 14A
forms a gain control signal that corresponds to the level difference of the input audio source, and the third filter unit 14C forms a gain control signal that suppresses a signal that exceeds the dynamic range due to the occurrence of a rapidly rising high-level peak value. Form a control signal. Further, the second filter unit 14B responds to signals of medium level or higher and forms a gain control signal in a normal AGC circuit.

【0014】15は前回のタイミングで出力されたゲイ
ンコントロール指令値Yn−1 と今回のタイミングで
得られたゲイン設定手段14の制御データXn を比較
して、外乱等による微振動が抑圧されるようなゲインコ
ントロ−ル指令値Yn を形成するバックラッシュ回路
であり、このゲインコントロール指令値Yn によって
前記した可変利得回路10のゲインを設定するゲインコ
ントロールデータがインタフェース16を介して供給さ
れるようになされている。
15 compares the gain control command value Yn-1 outputted at the previous timing with the control data Xn of the gain setting means 14 obtained at the current timing, so that fine vibrations due to disturbances etc. are suppressed. This is a backlash circuit that forms a gain control command value Yn, and gain control data for setting the gain of the variable gain circuit 10 described above based on this gain control command value Yn is supplied via an interface 16. ing.

【0015】バックラッシュ回路15の動作は図6のフ
ローチャートに示されているように、現在のタイミング
得られた制御データXn と前回のタイミングで出力さ
れた可変利得回路10のゲインコントロール指令値Yn
−1 の差を演算し、この差出力が或る一定値Zより大
きいか否かによって、次に出力されるゲイン指令値Yn
 の値を決定している。
As shown in the flowchart of FIG. 6, the operation of the backlash circuit 15 is based on the control data Xn obtained at the current timing and the gain control command value Yn of the variable gain circuit 10 output at the previous timing.
-1, and depending on whether or not this difference output is larger than a certain constant value Z, the gain command value Yn to be output next is determined.
The value of is determined.

【0016】つまり|Xn −Yn−1 |がZより小
さいときは、次に出力されるゲインコントロール指令値
Yn は特に出力せず、前回のゲインコントロール指令
値Yn−1 のままである。又、|Xn −Yn−1 
|がZより大きいときは、もし、Zが正であるときに、
次に出力されるゲイン指令値Yn−1 は、「Xn +
Z」として出力するが、Zが負となっているときは、次
に出力されるゲイン指令値Yn は「Xn −Z」とな
るように出力する。
That is, when |Xn - Yn-1 | is smaller than Z, the next gain control command value Yn is not particularly output, and remains the previous gain control command value Yn-1. Also, |Xn −Yn−1
When | is greater than Z, if Z is positive,
The gain command value Yn-1 that is output next is “Xn +
However, when Z is negative, the next gain command value Yn is output as "Xn - Z".

【0017】したがって、本発明のオートゲインコント
ローラは、外乱ノイズ等による出力レベルの微振動はバ
ックラッシュ値となるZのレベル範囲内(不感帯レベル
内)で抑圧されたものになり、クリックノイズの原因を
除去することができる。
Therefore, in the auto gain controller of the present invention, minute vibrations in the output level due to disturbance noise, etc. are suppressed within the Z level range (within the dead band level) that is the backlash value, and the cause of click noise is suppressed. can be removed.

【0018】ところで、上記バックラッシュ制御は非線
形の閉ループ制御系となるため、この非線形動作を打ち
消す方向にゲイン設定部14の出力値Xnが例えば図7
に示されている様に変動する。そこで、本発明ではこの
不要な動きを抑圧するために前述した逆バックラッシュ
回路13を閉ループ内に挿入して、例えば、|Xn −
Yn |>Zのときの(Xn −Yn )値を逆バック
ラッシュ回路にフィードバックして、時定数を有するゲ
イン設定部に対してバックラッシュを施したために生じ
た非線形な動作がないように擬性させている。
By the way, since the backlash control described above is a nonlinear closed-loop control system, the output value Xn of the gain setting section 14 is changed to, for example,
It fluctuates as shown in . Therefore, in the present invention, in order to suppress this unnecessary movement, the above-mentioned reverse backlash circuit 13 is inserted into the closed loop, for example, |Xn −
The (Xn - Yn) value when Yn | > Z is fed back to the reverse backlash circuit, and pseudo I'm letting you do it.

【0019】図2は前述したゲイン設定設14を形成す
る第1,第2、及び第3のフィルタユニット14(A,
B,C)の構成ブロック図を示したもので、C1 は図
3に示すように、例えば回転ドラムに記録されるオ−デ
ィオ信号の1トラック分に対応するタイミング(T=2
0ms)毎に取込まれた出力レベルSの正のピーク値P
1,P2 ,P3 ・・・・、及び負のピーク値P−1
,P−2,P−3・・・・が供給される入力端子、21
A,21Bは負側のスレッショルドレベルE(−)、及
び正側のスレッショルドレベルE(+)によって前記出
力信号をスライスするスライス回路、22A,22Bは
正側及び負側の出力を得るための整流回路、23A,2
3Bはそれぞれ整流出力レベルを可変するアンプ、24
は加算器を示す。
FIG. 2 shows the first, second, and third filter units 14 (A,
As shown in FIG. 3, C1 is the timing (T=2) corresponding to one track of the audio signal recorded on a rotating drum,
Positive peak value P of output level S captured every 0ms)
1, P2, P3..., and negative peak value P-1
, P-2, P-3, . . . are supplied to input terminals 21
A and 21B are slice circuits that slice the output signal according to a negative threshold level E (-) and a positive threshold level E (+), and 22A and 22B are rectifiers for obtaining positive and negative outputs. circuit, 23A, 2
3B is an amplifier that varies the rectified output level, 24
indicates an adder.

【0020】減算器25、係数器26A,26B、加算
器27、及び1サンプル遅延回路28は、正及び負の信
号をその極性に沿って積分するようなデジタルローパス
フィルタを形成するものであって、図示しない回路より
供給される切換信号Si により、スイッチS1 ,S
2 が切り換わり、例えば、ディジタルロ〜パスフイル
タの演算結果が負となっているときは接点aが選択され
、が正となっているときは接点bが選択されるように制
御される。
The subtracter 25, coefficient units 26A and 26B, adder 27, and one-sample delay circuit 28 form a digital low-pass filter that integrates positive and negative signals along their polarities. , switches S1 and S are switched by a switching signal Si supplied from a circuit not shown.
2 is switched so that, for example, when the calculation result of the digital low-pass filter is negative, contact a is selected, and when is positive, contact b is selected.

【0021】このデジタルローパスフィルタは図5の(
a)に示すようにnサンプルにおける入力データXn 
に対する出力データYn は Yn =(Xn −Yn−1 )τ+Yn−1=Xn 
・τ+Yn−1 (1−τ) である。
This digital low-pass filter is shown in FIG.
Input data Xn for n samples as shown in a)
The output data Yn for is Yn = (Xn - Yn-1 ) τ + Yn-1 = Xn
・τ+Yn-1 (1-τ).

【0022】したがって、その等価回路は図5の(b)
に示すように書き替えられが、図5の(a)の場合は1
回の乗算によって出力データが得られるため、演算時間
を短縮することができる。時定数を示すτは、τ<1で
あり、τが小さい程、前回の出力データの影響が大きく
なり、時定数の大きい積分回路となる。
Therefore, the equivalent circuit is shown in FIG. 5(b).
In the case of (a) of Fig. 5, it is rewritten as shown in 1.
Since output data is obtained by multiple multiplications, calculation time can be shortened. τ indicating a time constant is τ<1, and the smaller τ is, the greater the influence of previous output data becomes, resulting in an integrating circuit with a large time constant.

【0023】このようなフィルタユニット入力は、可変
利得回路10の出力が所定タイミング周期T毎に最大値
検出部11で図3のように検出され、対数変換部12で
ピークレベルデータが聴感に合うように圧縮される。そ
して、逆バックラッシュ回路13を介して供給されるこ
とになるが、この出力レベルデータは第1のフィルタユ
ニット14Aにおいてスライス回路21A,21B、整
流回路22A,22B、及びアンプ23A,23Bにお
いて、図4の(a)に示すような入−出力特性で処理さ
れる。
In such a filter unit input, the output of the variable gain circuit 10 is detected by the maximum value detection section 11 at every predetermined timing period T as shown in FIG. It is compressed as follows. Then, this output level data is supplied via the reverse backlash circuit 13, and is supplied to the first filter unit 14A, the slice circuits 21A, 21B, the rectifier circuits 22A, 22B, and the amplifiers 23A, 23B. Processing is performed using input-output characteristics as shown in 4(a).

【0024】すなわち、第1のフィルタユニット14A
ではスレッショルドレベルE(−),E(+)共0レベ
ルであり、アンプ23A,23Bのゲインを示す角度θ
1 は比較的小さい。又、同様な構成とされている第2
のフィルタユニット14Bでは、図4の(b)に示され
ている様にスライス回路21A,21Bのスレッショル
ドレベルがE(−),及びE(+)となるように設定さ
れ、このレベルよりさらに大きい出力データのみに対し
てゲインθ2 で変換される。
That is, the first filter unit 14A
In this case, the threshold levels E(-) and E(+) are both 0 level, and the angle θ indicates the gain of the amplifiers 23A and 23B.
1 is relatively small. Also, the second one has a similar configuration.
In the filter unit 14B, the threshold levels of the slice circuits 21A and 21B are set to E(-) and E(+), as shown in FIG. Only the output data is converted with a gain θ2.

【0025】さらに、同様な構成とされている第3のフ
ィルタユニット14Cでは、図4の(c)に示されてい
る様に+側の出力レベルデータのみに対してスレッショ
ルドレベルE(++)が設定され、このE(++)より
大きい出力レベルデータに対してのみゲインθ3 とな
る大きな利得で変換されるようになされている。
Furthermore, in the third filter unit 14C having a similar configuration, the threshold level E(++) is set only for the + side output level data, as shown in FIG. 4(c). It is set such that only output level data greater than this E(++) is converted with a large gain of gain θ3.

【0026】次に、第1のフィルタユニット14Aを構
成するデジタルフィルタの積分時定数は10〜100 
Secの低いものであり、ユーザがマニュアル操作で行
うようなスピード変化で出力データを形成する。
Next, the integration time constant of the digital filter constituting the first filter unit 14A is 10 to 100.
It has a low Sec, and forms output data with speed changes that are performed manually by the user.

【0027】第2のフィルタユニット14Bに構成され
ているデジタルフィルタの積分時定数は1 〜10 S
ecに選定される。この時定数は、一般のテープレコー
ダの録音レベル自動設定回路(AGC回路)におけるレ
ベル変化を示すものであるが、前述した図4の(b)に
示すように小レベルの信号データに対しては応答しない
ようにされている。
The integration time constant of the digital filter configured in the second filter unit 14B is 1 to 10 S.
Selected by ec. This time constant indicates the level change in the automatic recording level setting circuit (AGC circuit) of a general tape recorder, but as shown in FIG. Prevented from responding.

【0028】さらに、本発明の実施例では第3のフィル
タユニット14C内に高速で応答する早い積分時定数0
.1 S以下のデジタルフィルタを設けることによって
、瞬間的に生じる高レベルの信号を抑圧する。この場合
に、デジタルフィルタが応答するレベルは、例えば図4
の(c)に示した様に正のスレッショルドレベルE(+
+)以上の信号であり、このレベルを越える急峻な信号
に対して、強い抑圧作用を与えるようにしている。
Furthermore, in the embodiment of the present invention, the third filter unit 14C has a fast integration time constant 0 that responds quickly.
.. By providing a digital filter of 1 S or less, momentary high-level signals are suppressed. In this case, the level to which the digital filter responds is, for example, as shown in FIG.
As shown in (c), the positive threshold level E(+
+) or above, and a strong suppressing effect is applied to steep signals exceeding this level.

【0029】以上の実施例からなるゲイン設定部14は
、例えば、瞬間的に入力される大入力のオーディオ信号
に対しては、主に第3のフィルタユニット14Cが対応
して、出力レベルを抑圧すると共に、その直後の小さい
オーディオ入力レベルに対して第1のフィルタユニット
14Aが対応して、瞬間的なレベル低下にも対応するこ
とができる。又、平均的なレベル変動に対しては第2の
フィルタユニット14Bが対応して、適正なレベルの出
力をデジタル信号処理部17に供給することができる。
In the gain setting section 14 of the above embodiment, for example, the third filter unit 14C mainly responds to a large input audio signal that is instantaneously input, and suppresses the output level. At the same time, the first filter unit 14A can respond to a small audio input level immediately after that, and can also respond to an instantaneous level drop. Further, the second filter unit 14B can respond to average level fluctuations and supply an output at an appropriate level to the digital signal processing section 17.

【0030】又、各フィルタユニットの時定数τ(f)
 ,τ(r) 及びスレッショルドレベルE(+) E
(−) 、θ1 θ2 θ2 等は個別に設定すること
が容易であるから、ユーザの好みに応じて、適宜AGC
回路の応答特性を定めることができる。又、帰還ループ
のゲインを高くすることによって、入力レベルの細かな
調整が可能になり、磁気テープに対して最適な記録レベ
ルを与えることができる。
[0030] Also, the time constant τ(f) of each filter unit
, τ(r) and threshold level E(+) E
(-), θ1 θ2 θ2, etc. can be easily set individually, so the AGC can be adjusted as appropriate according to the user's preference.
The response characteristics of the circuit can be defined. Furthermore, by increasing the gain of the feedback loop, fine adjustment of the input level becomes possible, and an optimum recording level can be given to the magnetic tape.

【0031】[0031]

【発明の効果】以上説明したように、本発明のデジタル
オートレベルコントローラは、入力されたオーディオ信
号をデジタル信号に変換したのち、可変利得回路に供給
し、所定のタイミングで検出された出力レベルのピーク
値に対して、3種数の応答特性を有するフィルタユニッ
トによってゲインコントロ−ル信号を形成するようにし
ているため、回路全体を、例えばマイクロプロセッサに
よるプログラムに沿ってコントロールできるようなAG
C回路にすることができる。
As explained above, the digital auto level controller of the present invention converts an input audio signal into a digital signal, supplies it to a variable gain circuit, and adjusts the output level detected at a predetermined timing. Since the gain control signal is formed by a filter unit having three types of response characteristics for the peak value, the entire circuit can be controlled by an AG that can be controlled according to a program by a microprocessor, for example.
It can be made into a C circuit.

【0032】特に、フィードバック回路系が分割された
複数帯域処理系統で行われるため、入力信号のあらゆる
変化に対して、適正なレベルコントロールを行うことが
できるという利点がある。又、デジタル的な信号処理と
しているため、経年変化や環境変化に優れており、AG
C回路の特性を変更することも容易にできると共に、回
路のコストダウン、省スペース化が可能になるという効
果がある。
In particular, since the feedback circuit system is divided into multiple band processing systems, there is an advantage that appropriate level control can be performed for all changes in the input signal. In addition, because it uses digital signal processing, it is excellent against aging and environmental changes.
The characteristics of the C circuit can be easily changed, and the cost and space of the circuit can be reduced.

【図面の簡単な説明】[Brief explanation of drawings]

【図1】本発明のデジタルオートゲインコントローラの
全体図である。
FIG. 1 is an overall diagram of a digital auto gain controller of the present invention.

【図2】出力レベルを検出してゲインを設定するフィル
タユニットの具体例を示すブロック図である。
FIG. 2 is a block diagram showing a specific example of a filter unit that detects an output level and sets a gain.

【図3】ピークレベル検出点の説明波形図である。FIG. 3 is an explanatory waveform diagram of peak level detection points.

【図4】3個のデジタルフィルタに供給される出力レベ
ルのゲイン特性図である。
FIG. 4 is a gain characteristic diagram of output levels supplied to three digital filters.

【図5】デジタルフィルタの等価回路図である。FIG. 5 is an equivalent circuit diagram of a digital filter.

【図6】バックラッシュを付加するためのフローチャー
トである。
FIG. 6 is a flowchart for adding backlash.

【図7】非線形ル−プ内の回路に生じる制御デ−タの変
動を示す図である。
FIG. 7 is a diagram showing fluctuations in control data occurring in a circuit within a nonlinear loop.

【符号の説明】[Explanation of symbols]

10利得可変回路 11  最大値検出部 12  対数圧縮回路 13  逆バックラッシュ付加回路 14A  第1のフィルタユニット 14B  第2のフィルタユニット 14C  第3のフィルタユニット 10 variable gain circuit 11 Maximum value detection section 12 Logarithmic compression circuit 13 Reverse backlash addition circuit 14A First filter unit 14B Second filter unit 14C Third filter unit

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】  可変利得手段と、該可変利得手段のゲ
インを設定するゲイン設定手段と、前記可変利得手段の
出力を所定のタイミング毎に検出してそのピ−ク値を得
るとともに、該ピ−ク値を対数で圧縮して前記ゲイン設
定手段に供給するレベル検出手段を備え、前記ゲイン設
定手段は、時定数の異なる複数個のデジタルローパスフ
ィルタと、前記各デジタルローパスフィルタに供給され
る各信号のレベルを独立して可変できるレベル設定手段
を備えていることを特徴とするデジタルオートゲインコ
ントローラ。
1. Variable gain means; gain setting means for setting the gain of the variable gain means; detecting the output of the variable gain means at every predetermined timing to obtain its peak value; - level detecting means for logarithmically compressing the peak value and supplying the compressed value to the gain setting means; A digital auto gain controller characterized by being equipped with a level setting means that can independently vary the signal level.
JP14262991A 1991-05-20 1991-05-20 Digital auto gain controller Expired - Fee Related JP3278864B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14262991A JP3278864B2 (en) 1991-05-20 1991-05-20 Digital auto gain controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14262991A JP3278864B2 (en) 1991-05-20 1991-05-20 Digital auto gain controller

Publications (2)

Publication Number Publication Date
JPH04343508A true JPH04343508A (en) 1992-11-30
JP3278864B2 JP3278864B2 (en) 2002-04-30

Family

ID=15319789

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14262991A Expired - Fee Related JP3278864B2 (en) 1991-05-20 1991-05-20 Digital auto gain controller

Country Status (1)

Country Link
JP (1) JP3278864B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009122204A (en) * 2007-11-12 2009-06-04 Nippon Telegr & Teleph Corp <Ntt> Sound volume control unit, method, and program

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009122204A (en) * 2007-11-12 2009-06-04 Nippon Telegr & Teleph Corp <Ntt> Sound volume control unit, method, and program

Also Published As

Publication number Publication date
JP3278864B2 (en) 2002-04-30

Similar Documents

Publication Publication Date Title
US8085943B2 (en) Noise extractor system and method
US6556685B1 (en) Companding noise reduction system with simultaneous encode and decode
US4466119A (en) Audio loudness control system
JP3306600B2 (en) Automatic volume control
US5208866A (en) On-board vehicle automatic sound volume adjusting apparatus
US4322641A (en) Noise reduction system
US6061455A (en) Audio system
US4622692A (en) Noise reduction system
US20030098805A1 (en) Input level adjust system and method
EP2299590B1 (en) Acoustic processing device
JP2827240B2 (en) Gain adjuster
GB1584631A (en) Systems for reducing noise transients
JPH04343508A (en) Digital type automatic gain controller
JP3037002B2 (en) Signal processing device
JPH0348591B2 (en)
JPH0936683A (en) Automatic sound volume control circuit
JP3298111B2 (en) Auto gain controller
JP2768164B2 (en) Digital audio signal level automatic adjustment device
JPH07168586A (en) Voice detecting device
JP2949972B2 (en) Howling suppression device
JPH0522416B2 (en)
CA1199080A (en) Audio loudness control system
JPH10270962A (en) Automatic sound output varying device
JP2998196B2 (en) Audio signal quantization error reduction device
JP3757494B2 (en) Signal level control apparatus and method

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080222

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090222

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100222

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees