JPH04336422A - Wiring forming method and ecr etching apparatus used for the same - Google Patents

Wiring forming method and ecr etching apparatus used for the same

Info

Publication number
JPH04336422A
JPH04336422A JP10761591A JP10761591A JPH04336422A JP H04336422 A JPH04336422 A JP H04336422A JP 10761591 A JP10761591 A JP 10761591A JP 10761591 A JP10761591 A JP 10761591A JP H04336422 A JPH04336422 A JP H04336422A
Authority
JP
Japan
Prior art keywords
contact hole
film
tungsten
forming
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10761591A
Other languages
Japanese (ja)
Inventor
Toshiaki Hasegawa
利昭 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP10761591A priority Critical patent/JPH04336422A/en
Publication of JPH04336422A publication Critical patent/JPH04336422A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To easily form tungsten plug wiring only within a contact hole by forming a reaction seed film which will become a reaction seed for tungsten only within a contact hole on a semiconductor substrate. CONSTITUTION:A tungsten silicide (WSix) film 6, which will become a reaction seed film for CVD growth of selected tungsten, is formed in the thickness of 50nm. Next, the WSix film 6 is anisotropically etched to form a reaction seed (WSix) film 6a by leaving a part in the height of 0.4mum within a contact hole 4. In this case, a wafer (Si substrate 1) is inclined by about 45 degrees. Next, a tungsten plug wiring 7 is selectively grown by the CVD method under the reduced pressure condition on the reaction seed (WSix) film 6a and only within the contact hole 4.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は、配線形成方法およびE
CRエッチング装置に関し、特に耐熱性のあるタングス
テン(W)プラグを、選択タングステンCVD法を用い
て形成する配線形成方法およびその方法に使用するEC
Rエッチング装置に関するものである。
[Industrial Application Field] The present invention relates to a wiring forming method and an E
Regarding CR etching equipment, a wiring formation method in which a heat-resistant tungsten (W) plug is formed using a selective tungsten CVD method, and an EC used in the method.
This relates to an R etching device.

【0002】0002

【従来の技術】半導体基板上の絶縁膜に設けられたコン
タクトホールに電極配線を形成する場合、従来はアルミ
ニウム(Al)等の金属をスパッタ法によって堆積する
方法がとられていた。しかし、コンタクトホール径が微
細化し、アスペクト比が大きくなるに従い、スパッタ法
ではAlでコンタクトホールを埋め込むことが困難にな
ってきた。
2. Description of the Related Art When electrode wiring is formed in a contact hole provided in an insulating film on a semiconductor substrate, a method has conventionally been used in which a metal such as aluminum (Al) is deposited by sputtering. However, as the contact hole diameter becomes finer and the aspect ratio becomes larger, it has become difficult to fill the contact hole with Al using the sputtering method.

【0003】そこで、微細なコンタクトホールを埋め込
む新しい技術の一つとして選択CVD(化学的気相成長
)法が注目されている。中でも、選択タングステンCV
Dは実用化に近い技術の一つとして有望である。ところ
が、タングステンは特にSi等の下地材料と反応しやす
く、600℃程度の加熱で反応してしまうという問題が
あった。
[0003] Therefore, selective CVD (chemical vapor deposition) is attracting attention as one of the new techniques for burying fine contact holes. Among them, selective tungsten CV
D is promising as a technology that is close to practical application. However, there is a problem in that tungsten tends to react particularly with underlying materials such as Si, and the reaction occurs when heated to about 600°C.

【0004】0004

【発明が解決しようとする課題】この対策として、タン
グステンと下地材料間にバリアメタル層を形成する方法
が知られている。しかしながら、この対策も例えばTi
N等のバリアメタル上には、原料ガスWF6等がTiN
上に吸着して解離しにくいため、タングステンが選択成
長しない。
As a countermeasure to this problem, a method is known in which a barrier metal layer is formed between the tungsten and the underlying material. However, this countermeasure also applies to Ti
On the barrier metal such as N, the raw material gas WF6 etc. is applied to TiN.
Tungsten does not grow selectively because it is adsorbed onto the surface and difficult to dissociate.

【0005】特開昭62−243324号公報には、タ
ングステンの選択成長方法として、コンタクトホールの
側面及び底面のみに多結晶シリコン(poly−Si)
膜を反応種として形成した後、原料ガスWF6と反応さ
せタングステン(W)をコンタクトホール内にのみ成長
させる方法が開示されている。
Japanese Patent Application Laid-Open No. 62-243324 discloses a selective growth method for tungsten in which polycrystalline silicon (poly-Si) is grown only on the side and bottom surfaces of the contact hole.
A method is disclosed in which a film is formed as a reactive species and then reacted with a source gas WF6 to grow tungsten (W) only in the contact hole.

【0006】しかしながら、この方法はレジストのエッ
チバック工程を用いるため工程増となり、スループット
が問題となる。また、コンタクトホールの段差のきつい
場所では、レジストエッチバック後の残り膜厚に差が出
たり、また微細なコンタクトホールではレジストが十分
中に入らなかったり、最後のレジスト除去工程で選択成
長させるための反応種(poly−Si)が酸化され選
択成長が阻害される等の問題を生ずる。更にまた、上記
公報に示された方法は、コンタクトホールにWを形成す
る前に、反応種のみを形成するものであって、コンタク
トホール底部にバリアメタルを同時に形成するものでな
く、プラグ形成時約300℃の耐熱性しかない。
However, since this method uses a resist etch-back step, the number of steps is increased, and throughput becomes a problem. In addition, in places where the contact hole has a steep step difference, there may be differences in the remaining film thickness after resist etchback, or in fine contact holes, the resist may not fully penetrate into the hole, or the resist may be selectively grown in the final resist removal process. This causes problems such as the reactive species (poly-Si) being oxidized and selective growth being inhibited. Furthermore, the method disclosed in the above-mentioned publication forms only reactive species before forming W in the contact hole, and does not simultaneously form barrier metal at the bottom of the contact hole. It has a heat resistance of only about 300°C.

【0007】1991年春の応用物理学会(1991年
3月28日発表)の予稿集第691頁、30P−W−6
に「選択CVD−Wを用いた3次元素子の層間配線」と
題した技術要約が開示されている。ここに開示されたW
/TiN/TiSixの3層配線のうち、選択CVD法
によるWはコンタクトホール内のみならず、その上部に
も形成され、しかもコンタクトホール内ではボイドも見
られる。
[0007] Proceedings of the Japan Society of Applied Physics, Spring 1991 (presented on March 28, 1991), page 691, 30P-W-6
discloses a technical summary titled "Interlayer wiring of tertiary elements using selective CVD-W". W disclosed here
Of the three-layer wiring of /TiN/TiSix, W formed by selective CVD is formed not only in the contact hole but also above the contact hole, and voids are also observed in the contact hole.

【0008】本発明は約900℃の温度での耐熱性のあ
るタングステン(W)プラグ配線を容易に形成する配線
形成方法およびその方法に用いるECR(Electr
on Cyclotron Resonance)エッ
チング装置を提供することを目的とする。
The present invention provides a wiring forming method for easily forming a tungsten (W) plug wiring having heat resistance at a temperature of approximately 900°C, and an ECR (Electrometer) used in the method.
Cyclotron Resonance) etching apparatus.

【0009】[0009]

【課題を解決するための手段】上記課題は本発明によれ
ば、半導体基板上に絶縁膜を形成する工程、前記絶縁膜
にコンタクトホールを形成する工程、前記半導体基板と
下層配線とを反応させないためのバリアメタル層を前記
コンタクトホール内壁面を含む全面に形成する工程、前
記バリアメタル層全面にCVD法による選択タングステ
ンの反応種になる金属薄膜あるいは半導体薄膜を形成す
る工程、前記金属薄膜あるいは半導体薄膜を、前記コン
タクトホール内の少なくとも底部のみを残すようにEC
Rエッチングする工程、前記コンタクトホール内にのみ
タングステン配線を選択的に形成する工程を含むことを
特徴とする配線形成方法によって解決される。
[Means for Solving the Problems] According to the present invention, the above-mentioned problems are achieved by a step of forming an insulating film on a semiconductor substrate, a step of forming a contact hole in the insulating film, and a step of preventing the semiconductor substrate from reacting with the lower wiring. a step of forming a barrier metal layer on the entire surface including the inner wall surface of the contact hole, a step of forming a metal thin film or a semiconductor thin film that becomes a reactive species of selective tungsten by CVD method on the entire surface of the barrier metal layer, EC the thin film so as to leave at least the bottom part inside the contact hole.
The problem is solved by a wiring forming method characterized by including a step of R etching and a step of selectively forming a tungsten wiring only in the contact hole.

【0010】更に、上記課題は本発明によれば、マイク
ロ波導入管と磁界発生用コイルとからなるECR発生装
置と、前記ECR発生装置を用いてプラズマイオン化さ
れるエッチングガスの導入管を具備するプラズマ反応室
と、前記エッチングガスのプラズマイオンを加速するイ
オン加速装置とを具備し、前記プラズマ反応室内に載置
される被エッチング処理基板が傾斜可能でしかも回転可
能に配設してなることを特徴とするECRエッチング装
置によって解決される。
[0010]Furthermore, the above-mentioned problem is solved according to the present invention, which includes an ECR generation device comprising a microwave introduction tube and a magnetic field generation coil, and an introduction tube for etching gas to be plasma ionized using the ECR generation device. The method comprises a plasma reaction chamber and an ion accelerator for accelerating plasma ions of the etching gas, and a substrate to be etched placed in the plasma reaction chamber is arranged to be tiltable and rotatable. This problem is solved by the characteristic ECR etching equipment.

【0011】[0011]

【作用】本発明によれば、例えばシリコン基板1の半導
体基板上のコンタクトホール4内にのみタングステンと
の反応種となる、例えばタングステンシリサイド膜等の
反応種膜6が形成されるため、コンタクトホール4内に
のみタングステン(W)プラグ配線7を容易に形成する
ことができる。しかも、本発明に係るECRエッチング
装置は、被エッチング処理基板(ウエハー)15が傾斜
可能で、しかも回転可能になっているため、コンタクト
ホール内壁のエッチングでは、方向性のあるECRプラ
ズマイオンが利用できることと相俟って、コンタクトホ
ールの上部内壁のみをエッチングできる。従って、コン
タクトホールの少なくとも底部にのみタングステンとの
反応種膜(例えば、poly−Si、WSix等)が形
成可能となる。
[Function] According to the present invention, a reactive species film 6 such as a tungsten silicide film, which becomes a reactive species with tungsten, is formed only in the contact hole 4 on the semiconductor substrate of the silicon substrate 1. The tungsten (W) plug wiring 7 can be easily formed only within the wafer 4. Moreover, in the ECR etching apparatus according to the present invention, since the substrate to be etched (wafer) 15 can be tilted and rotated, directional ECR plasma ions can be used for etching the inner wall of the contact hole. In combination with this, only the upper inner wall of the contact hole can be etched. Therefore, a reactive species film (eg, poly-Si, WSix, etc.) with tungsten can be formed only at least at the bottom of the contact hole.

【0012】0012

【実施例】以下、本発明の実施例を図面に基づいて説明
する。
Embodiments Hereinafter, embodiments of the present invention will be explained based on the drawings.

【0013】図1から図4までは本発明に係る配線形成
方法の一実施例を示す工程断面図である。まず、図1に
示すように、高濃度の拡散層2を表面に形成した半導体
基板としてのシリコン基板1上に厚さ約800nmの例
えばSiO2等からなる絶縁膜3を形成した後、配線形
成用のコンタクトホール4を形成する。コンタクトホー
ル4の開口幅は約0.4μmとした。
FIGS. 1 to 4 are process cross-sectional views showing one embodiment of the wiring forming method according to the present invention. First, as shown in FIG. 1, an insulating film 3 made of, for example, SiO2 and having a thickness of about 800 nm is formed on a silicon substrate 1 as a semiconductor substrate on which a highly concentrated diffusion layer 2 is formed. A contact hole 4 is formed. The opening width of the contact hole 4 was approximately 0.4 μm.

【0014】次に、図2に示すように、シリコン基板1
あるいは下層配線と反応させないためのバリアメタル層
5として、シリコン基板1全面に厚さ70nmのTiO
N膜および厚さ30nmのTi膜をスパッタ法により順
次形成する。バリアメタル層5はCVD法により形成し
てもよく、TiON/Tiに限らず、バリア性を有する
ものであれば、Ti/TiNあるいはTiN/TiW等
でもよい。
Next, as shown in FIG.
Alternatively, as a barrier metal layer 5 to prevent reaction with lower layer wiring, a 70 nm thick TiO film is coated on the entire surface of the silicon substrate 1.
A N film and a 30 nm thick Ti film are sequentially formed by sputtering. The barrier metal layer 5 may be formed by a CVD method, and is not limited to TiON/Ti, but may be made of Ti/TiN, TiN/TiW, or the like as long as it has barrier properties.

【0015】次に、図3に示すように、選択タングステ
ンCVDの成長の反応種膜となるタングステンシリサイ
ド(WSix)膜6を50nmの厚さに形成する。WS
ixの形成(CVD)条件は、温度360℃、圧力5T
orr、WF6/SiH4/H2=10/1000/3
60sccmとした。成長の種としては、上記WSix
の代わりに多結晶シリコン(poly−Si)を減圧C
VD法で約30nm堆積してもよい。その他、タングス
テン(W)、モリブデン(Mo)、モリブデンシリサイ
ド(MoSi)等を用いることができる。
Next, as shown in FIG. 3, a tungsten silicide (WSix) film 6 to be a reactive seed film for selective tungsten CVD growth is formed to a thickness of 50 nm. WS
The formation (CVD) conditions for ix were a temperature of 360°C and a pressure of 5T.
orr, WF6/SiH4/H2=10/1000/3
It was set to 60 sccm. As a seed for growth, the above WSix
Instead of polycrystalline silicon (poly-Si) under reduced pressure C
It may be deposited to a thickness of about 30 nm using the VD method. In addition, tungsten (W), molybdenum (Mo), molybdenum silicide (MoSi), etc. can be used.

【0016】次に、図4に示すように、後に説明する本
発明に係るECRエッチング装置を用いて、WSix膜
6を異方性エッチングし、コンタクトホール内で0.4
μmの高さの部分だけ残し反応種(WSix)膜6aを
形成する。この時、ウエハー(Si基板1)を約45度
に傾斜させた。なお、この際、ウエハー15は後に示す
2軸20,21を介して回転される。ECRエッチング
条件は、SF6ガス=10sccm、μ波パワー=1K
W、加速電圧=100V、圧力10−4Torrとした
Next, as shown in FIG. 4, the WSix film 6 is anisotropically etched using an ECR etching apparatus according to the present invention, which will be described later.
A reactive species (WSix) film 6a is formed leaving only a portion with a height of μm. At this time, the wafer (Si substrate 1) was tilted at about 45 degrees. Note that at this time, the wafer 15 is rotated via two shafts 20 and 21, which will be described later. ECR etching conditions are SF6 gas = 10 sccm, μ wave power = 1K.
W, acceleration voltage=100 V, and pressure 10 −4 Torr.

【0017】次に図5に示すように、Wプラグ配線7を
反応種(WSix)膜6a上で、しかもコンタクトホー
ル4内のみに減圧で選択CVD成長させる。
Next, as shown in FIG. 5, a W plug wiring 7 is grown on the reactive species (WSix) film 6a and only within the contact hole 4 by selective CVD under reduced pressure.

【0018】この時の選択CVD条件は、温度260℃
、圧力0.2Torr、WF6/SiH4/H2=10
/7/1000sccmとした。コンタクトホール内の
Wの高さは次工程の配線工程でボイドが出来ない程度で
あればよい。
[0018] The selected CVD conditions at this time are a temperature of 260°C.
, pressure 0.2 Torr, WF6/SiH4/H2=10
/7/1000 sccm. The height of W in the contact hole may be such that voids are not created in the next wiring process.

【0019】本実施例では、図4においてWSixのみ
をECRエッチングしたが、WSixと同時にTiON
/Tiのバリアメタル層5もエッチング除去してもよい
。その時のECRエッチング条件は、Cl2/SF6=
10/10sccm、μ波パワー=1KW、加速電圧=
100V、圧力=1×10−4Torrとした。このよ
うにして、半導体シリコン基板1上のコンタクトホール
4内にバリアメタル層5を下層として配したWプラグ配
線7が形成できる。この後、更に高融点金属、例えばW
、Mo等を全面に被着させて配線形成する。
In this example, only WSix was ECR etched in FIG. 4, but TiON was etched at the same time as WSix.
/Ti barrier metal layer 5 may also be removed by etching. The ECR etching conditions at that time were Cl2/SF6=
10/10sccm, μ wave power = 1KW, acceleration voltage =
The voltage was 100V and the pressure was 1×10 −4 Torr. In this way, the W plug wiring 7 having the barrier metal layer 5 as the lower layer can be formed in the contact hole 4 on the semiconductor silicon substrate 1. After this, a high melting point metal, such as W, is further added.
, Mo, etc. are deposited on the entire surface to form wiring.

【0020】図6は、上記本発明に係るECRエッチン
グ装置概略図である。図6に示したECRエッチング装
置25は、コイル10,11、ECRポジション12、
イオン加速装置13、試料台14、ウエハー15からな
る公知の構成において、ウエハー15を支持する試料台
(サセプタ)14が、半導体シリコン基板(ウエハー)
の中心軸をプラズマイオンの入射方向に対して回転軸a
20を介して30〜80度程度傾斜可能になっており、
しかも、回転軸b21、回転軸c22を介してそれぞれ
10〜60rpm、10〜60rpmで回転せしめられ
る。
FIG. 6 is a schematic diagram of the ECR etching apparatus according to the present invention. The ECR etching apparatus 25 shown in FIG. 6 includes coils 10 and 11, an ECR position 12,
In a known configuration consisting of an ion accelerator 13, a sample stage 14, and a wafer 15, the sample stage (susceptor) 14 that supports the wafer 15 is a semiconductor silicon substrate (wafer).
The central axis of is the rotation axis a with respect to the incident direction of plasma ions.
It is possible to tilt about 30 to 80 degrees through 20,
Moreover, they are rotated at 10 to 60 rpm and 10 to 60 rpm via the rotating shaft b21 and the rotating shaft c22, respectively.

【0021】図7、図8は本発明に係る試料台傾斜回転
支持体の側面図および上面図である。図7、図8ではウ
エハーを試料台上に平らに載置している状態を示してい
る。
FIGS. 7 and 8 are a side view and a top view of the sample stage tilting rotation support according to the present invention. 7 and 8 show a state in which the wafer is placed flat on the sample stage.

【0022】図9は、試料台を角度αだけ傾斜させた状
態を示す側面図である。
FIG. 9 is a side view showing the sample stage tilted by an angle α.

【0023】本発明に係る試料台傾斜回転支持体では試
料台(サセプタ)14はモータa16によって回転軸a
20を支承として上記所定角度(30〜80度)だけ回
転傾斜せしめられる。30度未満ではコンタクトホール
の底部もアスペクト比によってはエッチングされること
になり、また80度を超えるとエッチングが弱くなる。 また、サセプタ14はモータa16により所定角度に傾
斜された状態で回転軸b21を中心にして回転され、更
にモータb17により回転軸c22を中心にして回転せ
しめられる。図において、18はモータa16を固定す
る回転台、23は回転軸a20の受け台、19はモータ
b21の固定台である。
In the sample stage inclined rotation support according to the present invention, the sample stage (susceptor) 14 is rotated by the rotation axis a by the motor a16.
20 as a support and is rotated and tilted by the predetermined angle (30 to 80 degrees). If the angle is less than 30 degrees, the bottom of the contact hole will also be etched depending on the aspect ratio, and if it exceeds 80 degrees, the etching will be weak. Further, the susceptor 14 is rotated by the motor a16 while being tilted at a predetermined angle about the rotation axis b21, and further rotated by the motor b17 about the rotation axis c22. In the figure, 18 is a rotary table for fixing the motor a16, 23 is a cradle for the rotating shaft a20, and 19 is a fixing table for the motor b21.

【0024】[0024]

【発明の効果】以上説明したように、本発明に係るEC
Rエッチング装置を用いて選択的に容易にエッチングが
なされるため、耐熱性のあるタングステン(W)プラグ
配線が形成できる。このためWプラグ形成後TFT(薄
膜トランジスタ)等が形成される。また、本発明方法で
はエッチバック工程が無く工程が単純化される。
[Effects of the Invention] As explained above, the EC according to the present invention
Since selective etching is easily performed using an R etching device, a heat-resistant tungsten (W) plug wiring can be formed. Therefore, after the W plug is formed, a TFT (thin film transistor) or the like is formed. Furthermore, the method of the present invention does not require an etch-back process, simplifying the process.

【図面の簡単な説明】[Brief explanation of drawings]

【図1】本発明方法の一実施例を示す工程断面図である
FIG. 1 is a process sectional view showing an embodiment of the method of the present invention.

【図2】本発明方法の一実施例を示す工程断面図である
FIG. 2 is a process sectional view showing an embodiment of the method of the present invention.

【図3】本発明方法の一実施例を示す工程断面図である
FIG. 3 is a process sectional view showing an embodiment of the method of the present invention.

【図4】本発明方法の一実施例を示す工程断面図である
FIG. 4 is a process sectional view showing an embodiment of the method of the present invention.

【図5】本発明方法の一実施例を示す工程断面図である
FIG. 5 is a process sectional view showing an embodiment of the method of the present invention.

【図6】本発明に係るECRエッチング装置の概略図で
ある。
FIG. 6 is a schematic diagram of an ECR etching apparatus according to the present invention.

【図7】本発明に係る試料台傾斜回転支持体の側面図で
ある。
FIG. 7 is a side view of the sample stage tilting rotation support according to the present invention.

【図8】本発明に係る試料台傾斜回転支持体の上面図で
ある。
FIG. 8 is a top view of the sample stage inclined rotation support according to the present invention.

【図9】試料台を角度αだけ傾斜させた状態を示す側面
図である。
FIG. 9 is a side view showing a state in which the sample stage is tilted by an angle α.

【符号の説明】[Explanation of symbols]

1  シリコン基板 2  拡散層 3  絶縁膜 4  コンタクトホール 5  バリアメタル層 6  タングステンシリサイド(WSix)膜6a  
反応種WSix膜 7  タングステン(W)プラグ配線 9  導波管 10,11  コイル 12  ECRポジション 13  イオン加速装置 14  試料台 15  ウエハー 16  モータa 17  モータb 18  回転台兼モータa固定台 19  モータb固定台 20  回転軸a 21  回転軸b 22  回転軸c 23  回転軸aの受け台 25  ECRエッチング装置
1 Silicon substrate 2 Diffusion layer 3 Insulating film 4 Contact hole 5 Barrier metal layer 6 Tungsten silicide (WSix) film 6a
Reactive species WSix film 7 Tungsten (W) plug wiring 9 Waveguides 10, 11 Coils 12 ECR position 13 Ion accelerator 14 Sample stage 15 Wafer 16 Motor a 17 Motor b 18 Rotating table/motor a fixed table 19 Motor b fixed table 20 rotating shaft a 21 rotating shaft b 22 rotating shaft c 23 holder for rotating shaft a 25 ECR etching device

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】  半導体基板上に絶縁膜を形成する工程
、前記絶縁膜にコンタクトホールを形成する工程、前記
半導体基板と下層配線とを反応させないためのバリアメ
タル層を前記コンタクトホール内壁面を含む全面に形成
する工程、前記バリアメタル層全面にCVD法による選
択タングステンの反応種になる金属薄膜あるいは半導体
薄膜を形成する工程、前記金属薄膜あるいは半導体薄膜
を、前記コンタクトホール内の少なくとも底部のみを残
すようにECRエッチングする工程、前記コンタクトホ
ール内にのみタングステン配線を選択的に形成する工程
、を含むことを特徴とする配線形成方法。
1. A step of forming an insulating film on a semiconductor substrate, a step of forming a contact hole in the insulating film, and a barrier metal layer for preventing reaction between the semiconductor substrate and lower wiring, including the inner wall surface of the contact hole. a step of forming a metal thin film or a semiconductor thin film that becomes a reactive species of selective tungsten on the entire surface of the barrier metal layer by a CVD method; a step of forming the metal thin film or semiconductor thin film on the entire surface of the barrier metal layer, leaving at least only the bottom portion of the metal thin film or the semiconductor thin film inside the contact hole; 1. A method for forming a wiring, comprising the steps of performing ECR etching as described above, and selectively forming a tungsten wiring only in the contact hole.
【請求項2】  マイクロ波導入管と磁界発生用コイル
とからなるECR発生装置と、前記ECR発生装置を用
いてプラズマイオン化されるエッチングガスの導入管を
具備するプラズマ反応室と、前記エッチングガスのプラ
ズマイオンを加速するイオン加速装置とを具備し、前記
プラズマ反応室内に載置される被エッチング処理基板が
傾斜可能でしかも回転可能に配設してなることを特徴と
するECRエッチング装置。
2. A plasma reaction chamber comprising: an ECR generator including a microwave introduction pipe and a magnetic field generating coil; an etching gas introduction pipe to be plasma ionized using the ECR generator; An ECR etching apparatus comprising: an ion accelerator for accelerating plasma ions; and a substrate to be etched placed in the plasma reaction chamber is arranged to be tiltable and rotatable.
JP10761591A 1991-05-13 1991-05-13 Wiring forming method and ecr etching apparatus used for the same Pending JPH04336422A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10761591A JPH04336422A (en) 1991-05-13 1991-05-13 Wiring forming method and ecr etching apparatus used for the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10761591A JPH04336422A (en) 1991-05-13 1991-05-13 Wiring forming method and ecr etching apparatus used for the same

Publications (1)

Publication Number Publication Date
JPH04336422A true JPH04336422A (en) 1992-11-24

Family

ID=14463665

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10761591A Pending JPH04336422A (en) 1991-05-13 1991-05-13 Wiring forming method and ecr etching apparatus used for the same

Country Status (1)

Country Link
JP (1) JPH04336422A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5633201A (en) * 1992-11-30 1997-05-27 Hyundai Electronics Industries, Co., Ltd. Method for forming tungsten plugs in contact holes of a semiconductor device
JP2008227532A (en) * 1993-10-22 2008-09-25 At & T Corp Tungsten deposition process
US9245797B2 (en) 2013-08-19 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Opening fill process and structure formed thereby
WO2016060063A1 (en) * 2014-10-15 2016-04-21 東京エレクトロン株式会社 Plasma processing device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5633201A (en) * 1992-11-30 1997-05-27 Hyundai Electronics Industries, Co., Ltd. Method for forming tungsten plugs in contact holes of a semiconductor device
JP2008227532A (en) * 1993-10-22 2008-09-25 At & T Corp Tungsten deposition process
US9245797B2 (en) 2013-08-19 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Opening fill process and structure formed thereby
US9627313B2 (en) 2013-08-19 2017-04-18 Taiwan Semiconductor Manufacturing Company, Ltd. Opening fill process and structure formed thereby
US9978583B2 (en) 2013-08-19 2018-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. Opening fill process and structures formed thereby
WO2016060063A1 (en) * 2014-10-15 2016-04-21 東京エレクトロン株式会社 Plasma processing device

Similar Documents

Publication Publication Date Title
US5831335A (en) Semiconductor device contains refractory metal or metal silicide with less than 1% weight of halogen atom
JP3358328B2 (en) Method of forming high melting point metal film
US20010046765A1 (en) Method for producing a barrier layer in an electronic component and method for producing an electronic component with a barrier layer
US10763338B2 (en) Silicide implants
US4963511A (en) Method of reducing tungsten selectivity to a contact sidewall
US20040206980A1 (en) Schottky barrier transistor and method of manufacturing the same
JPH05211127A (en) Method for plasma-reinforced chemical vapor growth
JPH04268725A (en) Semiconductor device and manufacture thereof
JP2738333B2 (en) Method for manufacturing semiconductor device
JP3045946B2 (en) Method for manufacturing semiconductor device
US6025269A (en) Method for depositioning a substantially void-free aluminum film over a refractory metal nitride layer
JPH11150084A (en) Semiconductor device and forming method of amorphous silicon titanium nitride on substrate
US5552344A (en) Non-etchback self-aligned via size reduction method employing ozone assisted chemical vapor deposited silicon oxide
US6051492A (en) Method of manufacturing a wiring layer in semiconductor device
JPH0669157A (en) Method for forming titanium film
US20020192396A1 (en) Method of titanium/titanium nitride integration
JP2565131B2 (en) Method for manufacturing semiconductor device
US6777330B2 (en) Chemistry for chemical vapor deposition of titanium containing films
JPH04336422A (en) Wiring forming method and ecr etching apparatus used for the same
US6004872A (en) Method of manufacturing semiconductor device
JP3003607B2 (en) Barrier film forming method and semiconductor device
US5882975A (en) Method of fabricating salicide-structure semiconductor device
JP3211346B2 (en) Method of forming barrier metal layer in semiconductor device
JP2705621B2 (en) Method for manufacturing semiconductor device
JPH11233453A (en) Manufacturing method of semiconductor manufacturing apparatus