JPH04334123A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH04334123A JPH04334123A JP3133578A JP13357891A JPH04334123A JP H04334123 A JPH04334123 A JP H04334123A JP 3133578 A JP3133578 A JP 3133578A JP 13357891 A JP13357891 A JP 13357891A JP H04334123 A JPH04334123 A JP H04334123A
- Authority
- JP
- Japan
- Prior art keywords
- input
- input pin
- level
- circuit
- fixed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 230000005540 biological transmission Effects 0.000 description 39
- 238000004549 pulsed laser deposition Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】この発明は、プログラマブル・ロ
ジック・デバイス等の半導体集積回路に関する。
ジック・デバイス等の半導体集積回路に関する。
【0002】
【従来の技術】従来のプログラマブル・ロジック・デバ
イス(以下、PLDという)の入力固定ピンは回路基板
上でHレベルやLレベルに固定されるように配線されて
いる。また、CMOSでPLDを構成した場合、CMO
Sの空入力ピンは、HレベルかLレベルに入力固定され
なければならないが、これもまた、回路基板上でHレベ
ルやLレベルに固定されるように配線されていた。
イス(以下、PLDという)の入力固定ピンは回路基板
上でHレベルやLレベルに固定されるように配線されて
いる。また、CMOSでPLDを構成した場合、CMO
Sの空入力ピンは、HレベルかLレベルに入力固定され
なければならないが、これもまた、回路基板上でHレベ
ルやLレベルに固定されるように配線されていた。
【0003】
【発明が解決しようとする課題】PLDの入力ピンをH
レベルかLレベルに常に固定して使いたい場合、外部側
で入力ピンをHレベルまたはLレベルに基板配線しなけ
ればならない。また、CMOSのPLDでは、空き入力
ピンは周知のようにHレベルかLレベルに固定される必
要があるが、これもまた、外部でHやLに基板配線しな
ければならない。
レベルかLレベルに常に固定して使いたい場合、外部側
で入力ピンをHレベルまたはLレベルに基板配線しなけ
ればならない。また、CMOSのPLDでは、空き入力
ピンは周知のようにHレベルかLレベルに固定される必
要があるが、これもまた、外部でHやLに基板配線しな
ければならない。
【0004】しかしながら、PLDを用いた回路基板を
評価する際に、1ピン1ピンを上述のようにHレベルや
Lレベルになるように配線するのは、非常に手間がかか
る。また、回路基板の量産時に設計変更等が生じた場合
、入力ピンが外部配線によってHレベルかLレベルに入
力固定されてしまっていると、回路基板を変更しなけれ
ばならなくなり、PLDとしての自由に論理を組むこと
ができるというメリットがなくなってしまう。
評価する際に、1ピン1ピンを上述のようにHレベルや
Lレベルになるように配線するのは、非常に手間がかか
る。また、回路基板の量産時に設計変更等が生じた場合
、入力ピンが外部配線によってHレベルかLレベルに入
力固定されてしまっていると、回路基板を変更しなけれ
ばならなくなり、PLDとしての自由に論理を組むこと
ができるというメリットがなくなってしまう。
【0005】この発明は、外部の回路基板上で入力ピン
を配線することなしに、入力ピンを固定することができ
る半導体集積回路を提供することを目的とする。
を配線することなしに、入力ピンを固定することができ
る半導体集積回路を提供することを目的とする。
【0006】
【課題を解決するための手段】この発明による第1の半
導体集積回路は、入力ピンを入力固定するか否かの情報
が記憶される記憶手段と、記憶手段に記憶されている情
報に従って、入力ピンが入力固定される回路と入力ピン
が入力固定されない回路とに対する入力ピンの接続を切
り換える切替回路とを備えていることを特徴とする。
導体集積回路は、入力ピンを入力固定するか否かの情報
が記憶される記憶手段と、記憶手段に記憶されている情
報に従って、入力ピンが入力固定される回路と入力ピン
が入力固定されない回路とに対する入力ピンの接続を切
り換える切替回路とを備えていることを特徴とする。
【0007】この発明による第2の半導体集積回路は、
入力ピンを入力固定するか否かおよび入力ピンを固定す
る場合にはHレベルに固定するかまたはLレベルに固定
するかの情報が記憶される記憶手段と、記憶手段に記憶
されている情報に従って、入力ピンがHレベルに入力固
定される回路と入力ピンがLレベルに入力固定される回
路と入力ピンが入力固定されない回路とに対する入力ピ
ンの接続を切り換える切替回路とを備えていることを特
徴とする。
入力ピンを入力固定するか否かおよび入力ピンを固定す
る場合にはHレベルに固定するかまたはLレベルに固定
するかの情報が記憶される記憶手段と、記憶手段に記憶
されている情報に従って、入力ピンがHレベルに入力固
定される回路と入力ピンがLレベルに入力固定される回
路と入力ピンが入力固定されない回路とに対する入力ピ
ンの接続を切り換える切替回路とを備えていることを特
徴とする。
【0008】
【作用】この発明による第1の半導体集積回路では、入
力ピンを入力固定するか否かの情報が記憶される記憶手
段に記憶されている情報に従って、入力ピンが入力固定
される回路と入力ピンが入力固定されない回路とに対す
る入力ピンの接続が切り換えられる。
力ピンを入力固定するか否かの情報が記憶される記憶手
段に記憶されている情報に従って、入力ピンが入力固定
される回路と入力ピンが入力固定されない回路とに対す
る入力ピンの接続が切り換えられる。
【0009】この発明による第2の半導体集積回路では
、入力ピンを入力固定するか否かおよび入力ピンを固定
する場合にはHレベルに固定するかまたはLレベルに固
定するかの情報が記憶される記憶手段に記憶されている
情報に従って、入力ピンがHレベルに入力固定される回
路と入力ピンがLレベルに入力固定される回路と入力ピ
ンが入力固定されない回路とに対する入力ピンの接続が
切り換えられる。
、入力ピンを入力固定するか否かおよび入力ピンを固定
する場合にはHレベルに固定するかまたはLレベルに固
定するかの情報が記憶される記憶手段に記憶されている
情報に従って、入力ピンがHレベルに入力固定される回
路と入力ピンがLレベルに入力固定される回路と入力ピ
ンが入力固定されない回路とに対する入力ピンの接続が
切り換えられる。
【0010】
【実施例】以下、図面を参照して、この発明の実施例に
ついて説明する。
ついて説明する。
【0011】図1において、1は入力ピン、2は入力保
護回路、10〜14はトランスミッションゲート、3、
4はインバータである。また、20は内部論理回路であ
り、21は内部論理回路20の入力段に設けられたイン
バータである。
護回路、10〜14はトランスミッションゲート、3、
4はインバータである。また、20は内部論理回路であ
り、21は内部論理回路20の入力段に設けられたイン
バータである。
【0012】5A、5Bはヒューズ、EPROM、EE
PROM等の不揮発性メモリからなる記憶手段である。 また、6A、6Bはそれぞれ記憶手段5A、5Bに接続
されたセンスアンプである。各センスアンプ6A、6B
は、それに接続された記憶手段5A、5Bがプログラム
されているとLを、プログラムされていないとHを出力
する。
PROM等の不揮発性メモリからなる記憶手段である。 また、6A、6Bはそれぞれ記憶手段5A、5Bに接続
されたセンスアンプである。各センスアンプ6A、6B
は、それに接続された記憶手段5A、5Bがプログラム
されているとLを、プログラムされていないとHを出力
する。
【0013】入力ピン1を空ピンや入力固定ピンとしな
い場合には、記憶手段5Aをプログラムしないでおく。 この際、記憶手段5Bのプログラム如何は問わない。こ
の場合、記憶手段5Aがプログラムされていないので、
センスアンプで6AからHレベルの信号が出力される。
い場合には、記憶手段5Aをプログラムしないでおく。 この際、記憶手段5Bのプログラム如何は問わない。こ
の場合、記憶手段5Aがプログラムされていないので、
センスアンプで6AからHレベルの信号が出力される。
【0014】従って、トランスミッションゲート10の
Pチャネル側にLレベルの信号が、Nチャネル側にHレ
ベルの信号が入力し、トランスミッションゲート10が
開状態となる。一方、トランスミッションゲート11お
よび14のPチャネル側にHレベルの信号が、Nチャネ
ル側にLレベルの信号が入力し、トランスミッションゲ
ート11および14は閉状態となる。
Pチャネル側にLレベルの信号が、Nチャネル側にHレ
ベルの信号が入力し、トランスミッションゲート10が
開状態となる。一方、トランスミッションゲート11お
よび14のPチャネル側にHレベルの信号が、Nチャネ
ル側にLレベルの信号が入力し、トランスミッションゲ
ート11および14は閉状態となる。
【0015】この結果、入力ピン1からの入力信号がト
ランスミッションゲート10を通って、そのまま内部論
理回路20に送られる。
ランスミッションゲート10を通って、そのまま内部論
理回路20に送られる。
【0016】入力ピン1を空ピンまたは入力固定ピンと
する場合には、記憶手段5Aをプログラムする。この際
、入力ピン1をHレベルに固定したいときは、さらに記
憶手段5Bをプログラムする。また、入力ピン1をLレ
ベルに固定したいときは、記憶手段5Bをプログラムし
ない。
する場合には、記憶手段5Aをプログラムする。この際
、入力ピン1をHレベルに固定したいときは、さらに記
憶手段5Bをプログラムする。また、入力ピン1をLレ
ベルに固定したいときは、記憶手段5Bをプログラムし
ない。
【0017】記憶手段5A、5Bがともにプログラムさ
れている場合は、センスアンプ6A、6BからLレベル
の信号が出力される。従って、トランスミッションゲー
ト10のPチャネル側にHレベルの信号が、Nチャネル
側にLレベルの信号が入力し、トランスミッションゲー
ト10が閉状態となる。トランスミッションゲート11
および14のPチャネル側にLレベルの信号が、Nチャ
ネル側にHレベルの信号が入力し、トランスミッション
ゲート11および14は開状態となる。
れている場合は、センスアンプ6A、6BからLレベル
の信号が出力される。従って、トランスミッションゲー
ト10のPチャネル側にHレベルの信号が、Nチャネル
側にLレベルの信号が入力し、トランスミッションゲー
ト10が閉状態となる。トランスミッションゲート11
および14のPチャネル側にLレベルの信号が、Nチャ
ネル側にHレベルの信号が入力し、トランスミッション
ゲート11および14は開状態となる。
【0018】また、トランスミッションゲート12のP
チャネル側にHレベルの信号が、Nチャネル側にLレベ
ルの信号が入力し、トランスミッションゲート12が閉
状態となる。また、トランスミッションゲート13のP
チャネル側にLレベルの信号が、Nチャネル側にHレベ
ルの信号が入力し、トランスミッションゲート13は開
状態となる。
チャネル側にHレベルの信号が、Nチャネル側にLレベ
ルの信号が入力し、トランスミッションゲート12が閉
状態となる。また、トランスミッションゲート13のP
チャネル側にLレベルの信号が、Nチャネル側にHレベ
ルの信号が入力し、トランスミッションゲート13は開
状態となる。
【0019】つまり、トランスミッションゲート10お
よび12が閉じ、トランスミッションゲート13および
14が開いているので、内部論理回路20はトランスミ
ッションゲート13および14を介してGNDに接続さ
れる。この結果、内部論理回路20には、Lレベルの信
号が入力される。
よび12が閉じ、トランスミッションゲート13および
14が開いているので、内部論理回路20はトランスミ
ッションゲート13および14を介してGNDに接続さ
れる。この結果、内部論理回路20には、Lレベルの信
号が入力される。
【0020】記憶手段5Aだけがプログラムされ、記憶
手段5Bがプログラムされていない場合には、センスア
ンプ6AからLレベルの信号が出力され、センスアンプ
6BからHレベルの信号が出力される。従って、トラン
スミッションゲート10のPチャネル側にHレベルの信
号が、Nチャネル側にLレベルの信号が入力し、トラン
スミッションゲート10が閉状態となる。トランスミッ
ションゲート11および14のPチャネル側にLレベル
の信号が、Nチャネル側にHレベルの信号が入力し、ト
ランスミッションゲート11および14は開状態となる
。
手段5Bがプログラムされていない場合には、センスア
ンプ6AからLレベルの信号が出力され、センスアンプ
6BからHレベルの信号が出力される。従って、トラン
スミッションゲート10のPチャネル側にHレベルの信
号が、Nチャネル側にLレベルの信号が入力し、トラン
スミッションゲート10が閉状態となる。トランスミッ
ションゲート11および14のPチャネル側にLレベル
の信号が、Nチャネル側にHレベルの信号が入力し、ト
ランスミッションゲート11および14は開状態となる
。
【0021】また、トランスミッションゲート12のP
チャネル側にLレベルの信号が、Nチャネル側にHレベ
ルの信号が入力し、トランスミッションゲート12が開
状態となる。また、トランスミッションゲート13のP
チャネル側にHレベルの信号が、Nチャネル側にLレベ
ルの信号が入力し、トランスミッションゲート13は閉
状態となる。
チャネル側にLレベルの信号が、Nチャネル側にHレベ
ルの信号が入力し、トランスミッションゲート12が開
状態となる。また、トランスミッションゲート13のP
チャネル側にHレベルの信号が、Nチャネル側にLレベ
ルの信号が入力し、トランスミッションゲート13は閉
状態となる。
【0022】つまり、トランスミッションゲート10お
よび13が閉じ、トランスミッションゲート11および
12が開いているので、内部論理回路20はトランスミ
ッションゲート13および14を介して+Vcに接続さ
れる。この結果、内部論理回路20には、Hレベルの信
号が入力される。
よび13が閉じ、トランスミッションゲート11および
12が開いているので、内部論理回路20はトランスミ
ッションゲート13および14を介して+Vcに接続さ
れる。この結果、内部論理回路20には、Hレベルの信
号が入力される。
【0023】このように、この実施例によれば、入力ピ
ン1をHレベルまたはLレベルに固定して使用する場合
、CMOSの空入力ピンを処理する場合に、外部の回路
基板上で入力ピン1をHレベルまたはLレベルに配線す
ることなしに、内部のみで入力ピン1をHレベルまたは
Lレベルに固定できる。このため、回路基板を製作、評
価時に入力固定ピンや空ピンを1ピンずつ配線する必要
がなくなる。
ン1をHレベルまたはLレベルに固定して使用する場合
、CMOSの空入力ピンを処理する場合に、外部の回路
基板上で入力ピン1をHレベルまたはLレベルに配線す
ることなしに、内部のみで入力ピン1をHレベルまたは
Lレベルに固定できる。このため、回路基板を製作、評
価時に入力固定ピンや空ピンを1ピンずつ配線する必要
がなくなる。
【0024】また、記憶手段5A、5Bとして、EPR
OMやE2 PROMといったものを用いると、記憶情
報を消去できるので、何度でも入力ピン固定情報を記憶
できる。このため、入力ピン1をHレベルまたはLレベ
ルに固定しなおしたり、空ピンを入力ピンにしなおした
りすることができ、量産時などに回路変更があった場合
でも、費用のかかる回路基板変更をしなくて済む。
OMやE2 PROMといったものを用いると、記憶情
報を消去できるので、何度でも入力ピン固定情報を記憶
できる。このため、入力ピン1をHレベルまたはLレベ
ルに固定しなおしたり、空ピンを入力ピンにしなおした
りすることができ、量産時などに回路変更があった場合
でも、費用のかかる回路基板変更をしなくて済む。
【0025】
【発明の効果】この発明によれば、外部の回路基板上で
入力ピンを配線することなしに、入力ピンを固定するこ
とができる。
入力ピンを配線することなしに、入力ピンを固定するこ
とができる。
【図1】この発明の実施例を示す電気回路図である。
1 入力ピン
5A 記憶手段
5B 記憶手段
10 トランスミッションゲート
11 トランスミッションゲート
12 トランスミッションゲート
13 トランスミッションゲート
14 トランスミッションゲート
Claims (2)
- 【請求項1】 入力ピンを入力固定するか否かの情報
が記憶される記憶手段と、この記憶手段に記憶されてい
る情報に従って、入力ピンが入力固定される回路と入力
ピンが入力固定されない回路とに対する入力ピンの接続
を切り換える切替回路と、を備えている半導体集積回路
。 - 【請求項2】 入力ピンを入力固定するか否かおよび
入力ピンを固定する場合にはHレベルに固定するかまた
はLレベルに固定するかの情報が記憶される記憶手段と
、この記憶手段に記憶されている情報に従って、入力ピ
ンがHレベルに入力固定される回路と入力ピンがLレベ
ルに入力固定される回路と入力ピンが入力固定されない
回路とに対する入力ピンの接続を切り換える切替回路と
、を備えている半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3133578A JPH04334123A (ja) | 1991-05-09 | 1991-05-09 | 半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3133578A JPH04334123A (ja) | 1991-05-09 | 1991-05-09 | 半導体集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04334123A true JPH04334123A (ja) | 1992-11-20 |
Family
ID=15108091
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3133578A Pending JPH04334123A (ja) | 1991-05-09 | 1991-05-09 | 半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04334123A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010147606A (ja) * | 2008-12-16 | 2010-07-01 | Rohm Co Ltd | 半導体装置 |
-
1991
- 1991-05-09 JP JP3133578A patent/JPH04334123A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010147606A (ja) * | 2008-12-16 | 2010-07-01 | Rohm Co Ltd | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5796267A (en) | Tri-Statable input/output circuitry for programmable logic | |
US4684830A (en) | Output circuit for a programmable logic array | |
US5498975A (en) | Implementation of redundancy on a programmable logic device | |
US8726213B2 (en) | Method and apparatus for decomposing functions in a configurable IC | |
US6255849B1 (en) | On-chip self-modification for PLDs | |
US4933577A (en) | Output circuit for a programmable logic array | |
US7408815B2 (en) | SRAM cell controlled by flash memory cell | |
EP0287337A2 (en) | Programming circuit for programmable logic array I/O cell | |
EP0701328A2 (en) | Field programmable gate array | |
KR930018857A (ko) | 프로그래머블 논리회로 | |
JP2007508726A (ja) | コンフィギュレーション可能なロジック回路装置 | |
GB2221072A (en) | Programmable sequential-code recognition circuit | |
US6400635B1 (en) | Memory circuitry for programmable logic integrated circuit devices | |
US5452229A (en) | Programmable integrated-circuit switch | |
US5338982A (en) | Programmable logic device | |
US5825199A (en) | Reprogrammable state machine and method therefor | |
US5708597A (en) | Structure and method for implementing a memory system having a plurality of memory blocks | |
US5528169A (en) | Method and structure for providing a flip flop circuit with a configurable data input path | |
JPH04334123A (ja) | 半導体集積回路 | |
US5936426A (en) | Logic function module for field programmable array | |
US6157557A (en) | CAM cell and memory employing such, used for both field configurable RAM and PLA | |
JP6156151B2 (ja) | 双方向バッファ及びその制御方法 | |
US5936425A (en) | Tri-statable input/output circuitry for programmable logic | |
US6680871B1 (en) | Method and apparatus for testing memory embedded in mask-programmable logic device | |
US6646465B2 (en) | Programmable logic device including bi-directional shift register |