JPH04326071A - Method for testing ic mounting board - Google Patents

Method for testing ic mounting board

Info

Publication number
JPH04326071A
JPH04326071A JP3096532A JP9653291A JPH04326071A JP H04326071 A JPH04326071 A JP H04326071A JP 3096532 A JP3096532 A JP 3096532A JP 9653291 A JP9653291 A JP 9653291A JP H04326071 A JPH04326071 A JP H04326071A
Authority
JP
Japan
Prior art keywords
mounting board
mounting
test
board
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3096532A
Other languages
Japanese (ja)
Inventor
Shigeru Kawai
河合 繁
Kouji Tasai
田斉 孝二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3096532A priority Critical patent/JPH04326071A/en
Publication of JPH04326071A publication Critical patent/JPH04326071A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To markedly enhance the test efficiency of an IC mounting board having electronic parts such as an IC, and LSI or the like mounted thereon in high density. CONSTITUTION:The mounting state of electronic parts 30 is tested using a tester 50 equipped with probe pins 51 coming into contact with the respective circuit nets of an IC mounting board 40. By measuring the electric resistance values between the short circuit point P to which all of the probe pins 51 are electrically connected and the leads 31 of the electronic parts 31 mounted on the IC mounting board 40, the quality of the mounting state of the electronic parts 30 is tested.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は、IC,LSI等を高密
度に実装したIC実装ボードの試験方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for testing an IC mounting board on which ICs, LSIs, etc. are densely mounted.

【0002】0002

【従来の技術】図3は従来のIC実装ボードの試験方法
を説明するための模式的要部側断面図であり、図4(a
) と(b) は試験装置の原理を示す模式図とIC実
装ボード上に発生した障害の一例を示す要部側断面図で
ある。
2. Description of the Related Art FIG. 3 is a schematic side sectional view of a main part for explaining a conventional IC mounting board testing method, and FIG.
) and (b) are a schematic diagram showing the principle of the test device and a side sectional view of the main part showing an example of a failure occurring on an IC mounting board.

【0003】IC実装ボードの試験には通常インサーキ
ットテスタと呼ばれる試験装置50が使用される。この
試験装置50は図3に示すように、“生け花に使用する
剣山”のようなプローブピン51を被試験物であるIC
実装ボード40の各回路ネット対応に装備してなる可動
板53と、上下方向(矢印U−D方向)に移動可能に設
けられたこの可動板53上に配置された前記プローブピ
ン51を挿通可能に保持するガイド孔52a と通気孔
52b を備えた固定板52と、可動板53に固定され
たガイドピン56をシールするためのOリング59を装
備してなるエアシール部58と、内部の空気を点線矢印
方向に排出する(空気を排出して内部を減圧状態にする
のは図示しないバキューム装置を用いて行う)ことによ
って矢印U方向に吸引されて上昇した可動板53を元の
位置に復帰させる復元バネ55と、可動板53全体を覆
う形で配置されたケースカバー54とによって構成され
ている。
[0003] A test device 50 commonly called an in-circuit tester is used to test an IC mounting board. As shown in FIG. 3, this test device 50 connects a probe pin 51 like a "kenzan used in flower arrangement" to an IC to be tested.
The probe pin 51 arranged on the movable plate 53 provided to be movable in the vertical direction (in the direction of arrow U-D) can be inserted through the movable plate 53 equipped to correspond to each circuit net of the mounting board 40. A fixed plate 52 with a guide hole 52a and a ventilation hole 52b for holding the guide pin 52a and an air seal part 58 equipped with an O-ring 59 for sealing the guide pin 56 fixed to the movable plate 53, By discharging the air in the direction of the dotted arrow (a vacuum device (not shown) is used to discharge the air and reduce the internal pressure), the movable plate 53, which has been sucked and raised in the direction of arrow U, returns to its original position. It is composed of a restoring spring 55 and a case cover 54 arranged to cover the entire movable plate 53.

【0004】この試験装置50は、プローブピン51を
電子部品30のビア41等に当接させることによって得
た情報をケーブル57,コネクタ65を介して回路試験
機60に送って各電子部品30,30A等の実装が確実
に行われているか否かを試験する。
This test device 50 sends information obtained by bringing probe pins 51 into contact with vias 41 and the like of electronic components 30 to a circuit tester 60 via a cable 57 and a connector 65 to test each electronic component 30, 30A etc. is installed reliably.

【0005】以下IC実装ボード40の試験を行う際の
手順を図3に基づいて説明する。■.試験装置50のエ
アシール部58に30,30A等の電子部品を実装した
IC実装ボード40を載置する。これにより当該IC実
装ボード40は合成ゴム等で製作されたエアシール部5
8に密接状態となる。なお、このIC実装ボード40の
位置決めはガイドピン56によって行う。■.図示しな
いバキューム装置を作動させて内部の空気を点線矢印方
向に吸引する。これによって試験装置50の内部は減圧
状態となり、可動板53は矢印U方向に吸引されて上昇
する。この可動板53の矢印U方向移動によって当該可
動板53上に配置されている各プローブピン51はIC
実装ボード40側のそれぞれ対応する回路ネット(ビア
41その他)に接触する。■.各プローブピン51をビ
ア41等の回路ネットに接触させることによって得られ
た情報はケーブル57およびコネクタ65を介して回路
試験機60に送られ、そこでテストデータと照合されて
当該IC実装ボード40の良否が総合的に試験される。 なお、このIC実装ボード40の良否の中には、IC実
装ボード40の配線パターンの切断,配線パターン間の
ショート,各電子部品30,30A等の実装状態の良否
(半田付け不良の有無等)が含まれる。図中、30,3
0Aは電子部品を示す。
The procedure for testing the IC mounting board 40 will be described below with reference to FIG. ■. The IC mounting board 40 on which electronic components such as 30A and 30A are mounted is placed on the air seal portion 58 of the test device 50. As a result, the IC mounting board 40 has an air seal portion 5 made of synthetic rubber or the like.
8, the situation will be in close contact. Note that this IC mounting board 40 is positioned using guide pins 56. ■. A vacuum device (not shown) is operated to suck the air inside in the direction of the dotted arrow. As a result, the inside of the testing device 50 is brought into a reduced pressure state, and the movable plate 53 is sucked in the direction of arrow U and rises. By moving the movable plate 53 in the direction of arrow U, each probe pin 51 placed on the movable plate 53 is
It contacts the respective corresponding circuit nets (vias 41 and others) on the mounting board 40 side. ■. The information obtained by contacting each probe pin 51 with a circuit net such as a via 41 is sent to a circuit tester 60 via a cable 57 and a connector 65, where it is compared with test data to determine whether the IC mounting board 40 is The quality is comprehensively tested. Note that the quality of the IC mounting board 40 includes disconnection of the wiring pattern of the IC mounting board 40, short circuit between wiring patterns, quality of the mounting state of each electronic component 30, 30A, etc. (presence or absence of soldering defects, etc.) is included. In the figure, 30,3
0A indicates an electronic component.

【0006】以下この試験装置の動作原理とIC実装ボ
ード上に発生した不良現象の一例を図4(a) と(b
) を用いて説明する。この試験装置50はIC実装ボ
ード40側に例えば図4(a) に示すような回路があ
った場合、これら各回路ネット(部品と部品の接続を一
筆書きで書けるような回路をネットと呼び、この図の点
線の繋がりが1ネットである。)を代表する位置(図中
、■と■で示す位置がこれに該当する)にそれぞれプロ
ーブピン51を接触させ、これらから得られる情報によ
ってIC実装ボード40の良否を試験する。図4(b)
 はIC実装ボード40側のビア41と電子部品30側
のリード31との間に半田付け不良による障害(接触不
良部分)αが存在することを示している。
The operating principle of this test equipment and an example of a defective phenomenon occurring on an IC mounting board are shown in FIGS. 4(a) and 4(b) below.
). For example, when there is a circuit as shown in FIG. 4(a) on the IC mounting board 40 side, this test device 50 tests each of these circuit nets (a circuit in which connections between components can be drawn with a single stroke is called a net). The connection between the dotted lines in this figure is one net.) The probe pins 51 are brought into contact with the respective positions (corresponding to the positions indicated by ■ and ■ in the figure), and the IC is mounted using the information obtained from these positions. The quality of the board 40 is tested. Figure 4(b)
indicates that there is a failure (poor contact portion) α due to poor soldering between the via 41 on the IC mounting board 40 side and the lead 31 on the electronic component 30 side.

【0007】[0007]

【発明が解決しようとする課題】この従来のIC実装ボ
ード試験方法は、試験装置50のプローブピン51をI
C実装ボード40の全回路ネットに一様に接触させて得
られた情報と回路試験機60内のテストデータとを照合
することによって前記障害αの検出を行うが、このテス
トデータはIC実装ボード40の各回路ネットが複雑に
絡み合ったデータであることから、大型の計算機を投入
してデータ作成を行った場合でもシミュレーションに数
十時間を要する等の問題点があり、テストデータの作成
費用や作成手番の上からも現実的な解決が得られない状
況である。
[Problems to be Solved by the Invention] In this conventional IC mounting board testing method, the probe pins 51 of the test device 50 are
The fault α is detected by comparing the information obtained by uniformly contacting all the circuit nets of the C-mounted board 40 with the test data in the circuit tester 60. Since each of the 40 circuit nets is data that is intricately intertwined, there are problems such as the fact that even if a large computer is used to create the data, simulations will take several tens of hours, and the cost of creating test data and The situation is such that a realistic solution cannot be found from the viewpoint of the creation turn.

【0008】このため、企業においては、高価な外観検
査機の導入や目視チェックのための要員を大量に確保す
ることでこれに対応している。しかしながら外観検査機
は前記理由から良否判定レベルの設定が難しく、このた
め良品を不良と判断する確率が高いので効率的運用が困
難である。また、目視チェックも最近のように電子部品
の実装密度が高いと不良部分の発見率がどうしても低く
なる。
[0008] For this reason, companies have responded by introducing expensive appearance inspection machines and securing a large number of personnel for visual inspection. However, for the above-mentioned reason, it is difficult to set the quality determination level of the visual inspection machine, and as a result, there is a high probability that a non-defective product will be determined as defective, making it difficult to operate it efficiently. In addition, when visual inspection is performed, the rate of detection of defective parts is inevitably low when the density of electronic components is high, as is the case these days.

【0009】本発明は、試験装置側の全プローブピンを
電気的に短絡させたショートポイントとIC実装ボード
上に実装された電子部品間の電気抵抗値を個別に測定す
ることによって試験効率を格段に向上させたIC実装ボ
ードの試験方法を実現しようとする。
[0009] The present invention greatly improves test efficiency by individually measuring the electric resistance value between the short point where all the probe pins on the test equipment side are electrically shorted and the electronic components mounted on the IC mounting board. We aim to realize an improved test method for IC mounting boards.

【0010】0010

【課題を解決するための手段】本発明によるIC実装ボ
ードの試験方法(以下ボード試験方法と称する)は、図
1に示すように、プローブピン51の全てを電気的に接
続したショートポイントPと前記IC実装ボード40に
実装された電子部品30のリード31間の電気抵抗値を
測定することによって当該電子部品30の実装状態の良
否を試験する。
[Means for Solving the Problems] As shown in FIG. 1, the method for testing an IC mounting board according to the present invention (hereinafter referred to as the board testing method) uses a short point P where all of the probe pins 51 are electrically connected. By measuring the electrical resistance value between the leads 31 of the electronic component 30 mounted on the IC mounting board 40, the quality of the mounting state of the electronic component 30 is tested.

【0011】[0011]

【作用】このボード試験方法は、プローブピン51の全
てを電気的に接続(短絡)したショートポイントPとI
C実装ボード40に実装された電子部品30のリード3
1間の電気抵抗値によって当該電子部品30の実装状態
の良否を試験する方式であることから、判定基準に他の
回路ネットが絡むことが無いので試験結果の信頼性が著
しく高い。
[Operation] This board test method is based on short points P and I that electrically connect (short circuit) all of the probe pins 51.
Lead 3 of electronic component 30 mounted on C mounting board 40
Since this method tests the quality of the mounting state of the electronic component 30 based on the electrical resistance value between 1 and 2, the reliability of the test results is extremely high because no other circuit net is involved in the judgment criteria.

【0012】0012

【実施例】以下実施例図に基づいて本発明を詳細に説明
する。図1は本発明の一実施例を示す模式的要部側断面
図、図2は本発明によるボード試験方法の原理を説明す
るための模式的側面図であるが、前記図3,図4と同一
部分にはそれぞれ同一符号を付している。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described in detail below with reference to embodiment figures. FIG. 1 is a schematic side sectional view of the main part showing an embodiment of the present invention, and FIG. 2 is a schematic side view for explaining the principle of the board testing method according to the present invention. Identical parts are given the same reference numerals.

【0013】図1に示すように、本発明によるボード試
験方法は、各プローブピン51に接続されている全ての
ケーブル57をショートポイントPにおいて短絡させた
試験装置50と、このショートポイントPと測定対象と
なる回路ネット(この場合はIC実装ボード40上に実
装された電子部品30のリード31がこれに該当する)
間の抵抗値を測定する抵抗計20と、この抵抗計20と
電気的に接続されたテスタ棒15とによってIC実装ボ
ード40の試験を行う。
As shown in FIG. 1, the board testing method according to the present invention includes a test device 50 in which all cables 57 connected to each probe pin 51 are short-circuited at a short point P, and Target circuit net (in this case, the lead 31 of the electronic component 30 mounted on the IC mounting board 40 corresponds to this)
The IC mounting board 40 is tested using a resistance meter 20 that measures the resistance value between the two and a tester rod 15 that is electrically connected to the resistance meter 20.

【0014】このボード試験方法は、図2の原理図に示
すように、全てのプローブピン51がショートポイント
Pにおいて短絡されていることから、テスタ棒15をI
C実装ボード40上に実装されている電子部品30のリ
ード31に接触させることによって、テスタ棒15→リ
ード31→ビア41→プローブピン51→ショートポイ
ントP→抵抗計20→テスタ棒15という電気回路の閉
ループが形成される。従って電子部品のリード31とI
C実装ボード40側のビア41が確実に接触していれば
抵抗計20の指示値は、“0”或いは“0に極めて近い
値”を示す筈である。
In this board test method, as shown in the principle diagram of FIG. 2, all the probe pins 51 are short-circuited at the short point P.
By contacting the lead 31 of the electronic component 30 mounted on the C mounting board 40, an electric circuit of the tester rod 15 → lead 31 → via 41 → probe pin 51 → short point P → resistance meter 20 → tester rod 15 is formed. A closed loop is formed. Therefore, leads 31 and I of electronic components
If the vias 41 on the C-mounted board 40 side are in reliable contact, the value indicated by the resistance meter 20 should be "0" or "a value extremely close to 0."

【0015】しかしながら、この電子部品30のリード
31とIC実装ボード40側のビア41との間に接触不
良部分α〔図4(b) 参照〕がある場合(半田付け不
良等によってリード31がビア42から浮き上がってい
る場合)等は当然抵抗計20の指示値が大きくなる(こ
れはテスタ棒15とショートポイントPとの間に電子部
品30や他の回路パターン等が抵抗体として絡んでくる
からである)。従ってこの方法を適用すれば半田付け不
良等による接触不良部分αを極めて簡単に検出すること
ができる。
However, if there is a poor contact portion α [see FIG. 4(b)] between the lead 31 of this electronic component 30 and the via 41 on the IC mounting board 40 side (see FIG. 4(b)), the lead 31 may 42), the indicated value of the resistance meter 20 will naturally increase (this is because the electronic components 30 and other circuit patterns are entangled as resistors between the tester rod 15 and the short point P). ). Therefore, by applying this method, it is possible to extremely easily detect the contact failure portion α due to poor soldering or the like.

【0016】この実施例はテスタ棒15をマニュアルで
操作するようになっているが、このテスタ棒15を自動
機に装着してその操作を自動化するようにすればより効
率的である。
In this embodiment, the tester rod 15 is operated manually, but it would be more efficient if the tester rod 15 was attached to an automatic machine to automate its operation.

【0017】また、本実施例は抵抗計20の指示値によ
って電子部品30の実装状態の良否を検知するようにな
っているが、抵抗計20の代わりにブザー或いは発光体
等を用いることも勿論可能である。
Further, in this embodiment, the quality of the mounting state of the electronic component 30 is detected based on the indicated value of the resistance meter 20, but it is of course possible to use a buzzer, a light emitting body, etc. in place of the resistance meter 20. It is possible.

【0018】[0018]

【発明の効果】以上の説明から明らかなように、本発明
によるボード試験方法は、全てのプローブピンを短絡さ
せた試験装置とテスタ棒との間に配置した抵抗計が“0
”を示すか否かによって電子部品の実装状態の良否を判
断する方式であることから、判定に迷いを生じることが
ないので試験結果に対する信頼性が極めて高い。また、
この方法はIC実装ボードの試験作業を行うための準備
工程(テストデータの作成)が不要であることから経済
的効果が頗る大である。
Effects of the Invention As is clear from the above explanation, the board testing method according to the present invention has a resistance meter placed between the tester bar and the test device with all the probe pins shorted.
Since this method judges whether the mounting condition of electronic components is good or bad based on whether or not it shows ", there is no doubt in the judgment, so the reliability of the test results is extremely high. Also,
This method has great economical effects because it does not require a preparation process (creation of test data) for testing the IC mounting board.

【図面の簡単な説明】[Brief explanation of drawings]

【図1】  本発明の一実施例を示す模式的要部側断面
図である。
FIG. 1 is a schematic side sectional view of essential parts showing an embodiment of the present invention.

【図2】  本発明によるボード試験方法の原理を説明
するための模式的側面図である。
FIG. 2 is a schematic side view for explaining the principle of the board testing method according to the present invention.

【図3】  従来のIC実装ボードの試験方法を説明す
るための模式的要部側断面図である。
FIG. 3 is a schematic side sectional view of main parts for explaining a conventional IC mounting board testing method.

【図4】  試験装置の原理を示す模式図とIC実装ボ
ード上に発生した障害の一例を示す要部側断面図である
FIG. 4 is a schematic diagram showing the principle of the test device and a side cross-sectional view of a main part showing an example of a failure occurring on the IC mounting board.

【符号の説明】[Explanation of symbols]

15  テスタ棒 20  抵抗計 30,30A,30B,30C  電子部品31  リ
ード 40  IC実装ボード 41  ビア 42  パターン 50  試験装置 51  プローブピン 52  固定板 52a ガイド孔 52b 通気孔 53  可動板 54  ケースカバー 55  復元バネ 56  ガイドピン 57  ケーブル 58  エアシール部 59  Oリング 60  回路試験機 65  コネクタ P  ショートポイント α  接触不良部分(障害)
15 Tester rod 20 Resistance meter 30, 30A, 30B, 30C Electronic component 31 Lead 40 IC mounting board 41 Via 42 Pattern 50 Test device 51 Probe pin 52 Fixed plate 52a Guide hole 52b Ventilation hole 53 Movable plate 54 Case cover 55 Restoration spring 56 Guide pin 57 Cable 58 Air seal part 59 O-ring 60 Circuit tester 65 Connector P Short point α Poor contact part (failure)

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】  IC実装ボード(40)の各回路ネッ
トに接触するプローブピン(51)を装備してなる試験
装置(50)を用いて電子部品(30)の実装状態を試
験する際に適用される方法であって、前記プローブピン
(51)の全てを電気的に接続したショートポイント(
P) と前記IC実装ボード(40)に実装された電子
部品(30)のリード(31)間の電気抵抗値を測定す
ることによって当該電子部品(30)の実装状態の良否
を試験するようにしたことを特徴とするIC実装ボード
の試験方法。
Claim 1: Applicable when testing the mounting state of electronic components (30) using a test device (50) equipped with probe pins (51) that contact each circuit net of an IC mounting board (40). A method of connecting all of the probe pins (51) electrically to a short point (
P) and the lead (31) of the electronic component (30) mounted on the IC mounting board (40) to test the quality of the mounting state of the electronic component (30). A test method for an IC mounting board characterized by:
JP3096532A 1991-04-26 1991-04-26 Method for testing ic mounting board Pending JPH04326071A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3096532A JPH04326071A (en) 1991-04-26 1991-04-26 Method for testing ic mounting board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3096532A JPH04326071A (en) 1991-04-26 1991-04-26 Method for testing ic mounting board

Publications (1)

Publication Number Publication Date
JPH04326071A true JPH04326071A (en) 1992-11-16

Family

ID=14167742

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3096532A Pending JPH04326071A (en) 1991-04-26 1991-04-26 Method for testing ic mounting board

Country Status (1)

Country Link
JP (1) JPH04326071A (en)

Similar Documents

Publication Publication Date Title
JP3228982B2 (en) In-circuit test equipment
US7307427B2 (en) Method and apparatus for engineering a testability interposer for testing sockets and connectors on printed circuit boards
US7123022B2 (en) Method and apparatus for non-contact testing and diagnosing electrical paths through connectors on circuit assemblies
US20050099186A1 (en) Methods and apparatus for diagnosing defect locations in electrical paths of connectors of circuit assemblies
US4841231A (en) Test probe accessibility method and tool
US4290015A (en) Electrical validator for a printed circuit board test fixture and a method of validation thereof
US5818239A (en) Simplified contactless test of MCM thin film I/O nets using a plasma
JP4639263B2 (en) Method for determining current return path integrity in an electrical device connected to or connectable to another device
US8093921B2 (en) Monitoring of interconnect reliability using a programmable device
JPH04326071A (en) Method for testing ic mounting board
JP3111069B2 (en) Scan inspection equipment
US20020118031A1 (en) Connector test card
US6541992B2 (en) Apparatus and method for continuity testing of pogo pins in a probe
US4328264A (en) Method for making apparatus for testing traces on a printed circuit board substrate
JP3589835B2 (en) Electronic circuit assembly test method, test apparatus, and test adapter
JP2814869B2 (en) Circuit board inspection method and circuit board
JP3968141B2 (en) Multi-test jig and multi-tester
JPH04315068A (en) Apparatus for inspecting printed circuit board
KR101148669B1 (en) The apparatus for testing the substrate
JP2591453B2 (en) Burn-in board inspection apparatus and burn-in board inspection method
KR19990073390A (en) Inspetion and the existence inspement disconnection circuit printed printed cireuit board
JPH10206497A (en) Method and equipment for inspecting ic test board and adapter
Wilkins Physical design of circuit boards for testability and maintainability
JPH0419574A (en) Inspection jig for printed circuit board
JPH0945740A (en) Semiconductor substrate evaluating method and check board therefor