JPH04322171A - Inverter power supply apparatus - Google Patents

Inverter power supply apparatus

Info

Publication number
JPH04322171A
JPH04322171A JP3086675A JP8667591A JPH04322171A JP H04322171 A JPH04322171 A JP H04322171A JP 3086675 A JP3086675 A JP 3086675A JP 8667591 A JP8667591 A JP 8667591A JP H04322171 A JPH04322171 A JP H04322171A
Authority
JP
Japan
Prior art keywords
amplitude
signal
carrier signal
wave signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3086675A
Other languages
Japanese (ja)
Inventor
Seiji Funakoshi
舟越 誠治
Haruo Tagami
田上 晴男
Yasutaka Sakai
酒井 泰孝
Yuichiro Fuda
布田 雄一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP3086675A priority Critical patent/JPH04322171A/en
Publication of JPH04322171A publication Critical patent/JPH04322171A/en
Pending legal-status Critical Current

Links

Landscapes

  • Control Of Ac Motors In General (AREA)
  • Inverter Devices (AREA)

Abstract

PURPOSE:To provide a condition that amplitude of the reference sine wave signal includes relatively large carrier signal in order to suppress drop of output voltage, if a comparatively large load is applied, by suppressing amplitude of the carrier signal to a small value. CONSTITUTION:Since a load becomes large, an output voltage drops. Therefore an output voltage is detected and is then applied to a microcomputer 6 for compensation of the output voltage. The microcomputer 6 selects a lower value as a setting value of the upper limit comparator 2 and lower limit comparator 3 and makes small the amplitude of the carrier signal T. Thereby, a very long ON period occurs on the PWM wave signal and a mean voltage rises. Thereby, in a certain condition, amplitude of the reference sine wave signal relatively exceeds the amplitude of the carrier signal and the ON period of the PWM wave signal continues a longer time, preventing drop of the output voltage.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は、本発明はインバータ電
源装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an inverter power supply device.

【0002】0002

【従来の技術】まず、従来のインバータ電源装置の概要
を説明する。図6はモータを駆動するための三相交流電
圧を出力するインバータ電源装置整流部とスイッチング
部を示す。図6において、31〜36は三相交流源37
からの交流電圧を全波整流する整流器、38a、38b
は平滑コンデンサ、39〜44はスイッチング素子であ
る。一対のスイッチング素子、例えばスイッチング素子
39,40は相補してスイッチングを行い、三相モータ
45の1相分の電力を出力する。U, V, Wはそれ
ぞれモータ45へ三相交流の電源電圧を供給するための
電源線であり、それぞれ対応するスイッチング素子対の
接続点から電圧を取り出している。スイッチング素子3
9,40はU相、スイッチング素子41,42はV相、
スイッチング素子43,44はW相用のものである。4
6〜51はエネルギー帰還用のダイオードである。
2. Description of the Related Art First, an overview of a conventional inverter power supply device will be explained. FIG. 6 shows a rectifying section and a switching section of an inverter power supply device that outputs a three-phase AC voltage for driving a motor. In FIG. 6, 31 to 36 are three-phase AC sources 37
Rectifiers 38a, 38b for full-wave rectification of AC voltage from
is a smoothing capacitor, and 39 to 44 are switching elements. A pair of switching elements, for example, switching elements 39 and 40 perform complementary switching and output power for one phase of the three-phase motor 45. U, V, and W are power supply lines for supplying three-phase AC power supply voltage to the motor 45, respectively, and the voltage is taken out from the connection point of the corresponding pair of switching elements. Switching element 3
9 and 40 are U phase, switching elements 41 and 42 are V phase,
The switching elements 43 and 44 are for W phase. 4
6 to 51 are diodes for energy feedback.

【0003】図7は動作原理を示すものである。図7に
おいて、A,B,Cはそれぞれモータ速度設定用の基準
正弦波信号であり、これらの中で信号Aと信号B、信号
Bと信号C、信号Cと信号Aの位相差はそれぞれ等しく
120度となっている。
FIG. 7 shows the principle of operation. In FIG. 7, A, B, and C are reference sine wave signals for motor speed setting, and among these, the phase differences between signal A and signal B, signal B and signal C, and signal C and signal A are equal. It is 120 degrees.

【0004】またTはキャリアー信号であり、具体的に
は電圧が直線的に上昇と下降を交互に繰り返す三角波電
圧である。キャリアー信号Tは一定周期を持っている。 基準正弦波信号A, B, Cとキャリアー信号Tはと
もに比較器に入力され、この比較器からはPWM波信号
が出力される。このPWM波信号のデューティー比は基
準正弦波信号A, B, Cの周期に従って変化する事
となる。 そしてこのPWM波信号に従ってスイッチング素子39
〜44を制御する事により、図7及び図8に示すように
各電流線U, V, W間に電圧を生じせしめ、三相モ
ータ45を動作させる。52〜57はスイッチング素子
39〜44を駆動するためのドライブ回路である。
[0004] T is a carrier signal, specifically a triangular wave voltage in which the voltage alternately increases and decreases linearly. The carrier signal T has a constant period. The reference sine wave signals A, B, and C and the carrier signal T are both input to a comparator, and a PWM wave signal is output from the comparator. The duty ratio of this PWM wave signal changes according to the cycles of the reference sine wave signals A, B, and C. Then, according to this PWM wave signal, the switching element 39
44, a voltage is generated between each current line U, V, W as shown in FIGS. 7 and 8, and the three-phase motor 45 is operated. 52-57 are drive circuits for driving the switching elements 39-44.

【0005】出力電圧は基準正弦波信号A, B, C
の振幅を三角波信号(キャリアー信号T)の振幅の範囲
内で変更する事によって切り換える事が可能である。す
なわち出力電圧を低くする時には基準正弦波信号A, 
B, Cの振幅をこれと比較する対して小さくする。一
方出力電圧を上げる時には基準正弦波信号A, B, 
Cの振幅を大きくする。そして通常はモータのトルクと
出力交流電圧の周波数との比が常に一定となるように基
準正弦波信号A, B, Cの振幅が変更され、出力電
圧が調整される。
[0005] The output voltage is the reference sine wave signal A, B, C.
It is possible to switch by changing the amplitude of the triangular wave signal (carrier signal T) within the amplitude range of the triangular wave signal (carrier signal T). In other words, when lowering the output voltage, the reference sine wave signal A,
Compare the amplitudes of B and C to be smaller. On the other hand, when increasing the output voltage, the reference sine wave signals A, B,
Increase the amplitude of C. Normally, the amplitudes of the reference sine wave signals A, B, and C are changed and the output voltage is adjusted so that the ratio between the motor torque and the frequency of the output AC voltage is always constant.

【0006】また基準正弦波信号A, B, Cはデジ
タル信号からD/A変換器によってアナログ信号にに変
換されたものであり、その振幅はD/A変換器の電源電
圧(5V)を超える事はない。またキャリアー信号発生
部の電源電圧も同じ値(5V)となっており、出力され
るキャリアー信号の振幅もほぼ5Vである。従って出力
電圧を上げようと基準正弦波信号A, B, Cの振幅
を大きくしてもそれはキャリアー信号の振幅(5V)を
超える事は無い。つまり図10に示すように基準正弦波
信号A, B, Cの振幅がキャリアー信号Tに対して
比較的小さい段階ではこの基準正弦波信号A, B, 
Cの振幅を大きくすることで出力電圧を上昇させる事が
出来るが、図9に示すように基準正弦波信号A, B,
 Cの振幅がキャリアー信号の振幅と同じ値(5V)に
達すると、基準正弦波信号A, B, Cの振幅はそれ
以上大きくする事は出来ない。
[0006] Furthermore, the reference sine wave signals A, B, and C are digital signals converted into analog signals by a D/A converter, and their amplitude exceeds the power supply voltage (5V) of the D/A converter. There's nothing wrong. Further, the power supply voltage of the carrier signal generating section is also the same value (5V), and the amplitude of the output carrier signal is also approximately 5V. Therefore, even if the amplitude of the reference sine wave signals A, B, and C is increased in order to increase the output voltage, the amplitude will not exceed the amplitude of the carrier signal (5V). In other words, as shown in FIG. 10, when the amplitudes of the reference sine wave signals A, B, and C are relatively small compared to the carrier signal T, the reference sine wave signals A, B, and
The output voltage can be increased by increasing the amplitude of C, but as shown in Figure 9, the reference sine wave signals A, B,
When the amplitude of C reaches the same value (5V) as the carrier signal amplitude, the amplitudes of the reference sine wave signals A, B, and C cannot be increased any further.

【0007】[0007]

【発明が解決しようとする課題】以上のような構成では
次のような問題点があった。すなわちある程度大きな負
荷が加えられると、出力電圧が低下してしまう場合があ
った。通常、モータに電力を供給する場合、モータ側の
機械的負荷が大きすぎると、電流が多く流れ、電源装置
側の出力電圧が低下してしまう。出力電圧を上昇させる
ために基準正弦波信号A, B, Cの振幅を大きくし
て安定化制御を行なう事が考えられるが、基準正弦波信
号の振幅はたとえ大きくしても前述のようにキャリアー
信号の最大値を越える事は無い。従ってこのような方法
だけでは限界があり、ある程度大きな負荷をかけると出
力電圧が大きく低下してしまう問題があった。
[Problems to be Solved by the Invention] The above configuration has the following problems. In other words, when a relatively large load is applied, the output voltage may drop. Normally, when power is supplied to a motor, if the mechanical load on the motor side is too large, a large amount of current will flow and the output voltage on the power supply side will drop. In order to increase the output voltage, it is possible to perform stabilization control by increasing the amplitude of the reference sine wave signals A, B, and C, but even if the amplitude of the reference sine wave signal is increased, the carrier will not be affected as described above. The maximum value of the signal will not be exceeded. Therefore, there is a limit to this method alone, and there is a problem that the output voltage decreases significantly when a certain amount of heavy load is applied.

【0008】本発明は以上の課題に鑑みてなされたもの
であり、負荷が増大し、基準正弦波信号の振幅を大きく
するだけでは対応しきれない場合でも出力電圧低下を抑
える事が可能なインバータ電源装置を提供する事を目的
とする。
The present invention has been made in view of the above-mentioned problems, and provides an inverter that can suppress output voltage drop even when the load increases and cannot be handled simply by increasing the amplitude of the reference sine wave signal. The purpose is to provide power supplies.

【0009】[0009]

【課題を解決するための手段】本発明は以上の課題を解
決するため、出力電流もしくは出力電圧に応じてキャリ
アー信号の振幅を抑える手段を設けた。
[Means for Solving the Problems] In order to solve the above problems, the present invention provides means for suppressing the amplitude of a carrier signal in accordance with the output current or output voltage.

【0010】0010

【作用】以上のように構成した事により、比較的大きな
負荷がかかった場合でも、キャリアー信号の振幅を小さ
く抑える事により、相対的に基準正弦波信号の振幅がキ
ャリアー信号の振幅よりも大きい状態を作る事ととなり
、出力電圧を増大させる事が出来、大きな負荷に対して
も出力トルクを保つことが出来る。
[Function] With the above configuration, even when a relatively large load is applied, the amplitude of the carrier signal is suppressed to a small value, so that the amplitude of the reference sine wave signal is relatively larger than the amplitude of the carrier signal. This makes it possible to increase the output voltage and maintain the output torque even under large loads.

【0011】[0011]

【実施例】以下、本発明におけるインバータ電源装置の
実施例について説明する。なお、本実施例におけるイン
バータ電源装置のスイッチング部の構成は図6に示す従
来例の構成と同様であるので、その詳細な説明は省略す
る。
Embodiments Hereinafter, embodiments of the inverter power supply device according to the present invention will be described. Note that the configuration of the switching section of the inverter power supply device in this embodiment is the same as the configuration of the conventional example shown in FIG. 6, so detailed explanation thereof will be omitted.

【0012】図1は本実施例におけるインバータ電源装
置のキャリアー信号発生回路を示す回路図であり、本イ
ンバータ電源装置は図1に示すキャリアー信号発生回路
によって作成されたキャリアー信号Tと図7に示すモー
タ速度設定用基準正弦波信号A, B, Cとを比較す
る事によって得たPWM信号によってスイッチング素子
を制御する。
FIG. 1 is a circuit diagram showing a carrier signal generation circuit of an inverter power supply according to this embodiment, and this inverter power supply has a carrier signal T generated by the carrier signal generation circuit shown in FIG. 1 and a carrier signal T shown in FIG. The switching element is controlled by a PWM signal obtained by comparing reference sine wave signals A, B, and C for motor speed setting.

【0013】図1において、1はアップダウンカウンタ
でり、8ビットの出力端子を備えている。QA ,QB
 〜 QH はアップダウンカウンタ1の出力端子およ
び出力信号を示している。アップダウンカウンタ1はク
ロック信号CLKによつてカウントアップおよびカウン
トダウンする。
In FIG. 1, 1 is an up/down counter, which has an 8-bit output terminal. QA, QB
~QH indicates the output terminal and output signal of the up/down counter 1. Up/down counter 1 counts up and down in response to clock signal CLK.

【0014】2はカウントアップ中にアップダウンカウ
ンタ1とマイコン6からの設定信号とを比較する上限コ
ンパレータ2である。また3はカウントダウン中にアッ
プダウンカウンタ1とマイコン6からの設定信号とを比
較する下限コンパレータである。P0〜P7は上限コン
パレータ2および下限コンパレータ3に送られるマイコ
ン6からの設定信号を示す。4はOR回路、A及びBは
OR回路4の入力、ZはOR回路4の出力を表す。
Reference numeral 2 denotes an upper limit comparator 2 that compares the up/down counter 1 with a setting signal from the microcomputer 6 during counting up. Further, 3 is a lower limit comparator that compares the up/down counter 1 with a setting signal from the microcomputer 6 during countdown. P0 to P7 indicate setting signals from the microcomputer 6 sent to the upper limit comparator 2 and the lower limit comparator 3. 4 represents an OR circuit, A and B represent inputs of the OR circuit 4, and Z represents an output of the OR circuit 4.

【0015】5はカウントアップ動作とカウントダウン
動作とを切り換える為のJKフリップフロップである。 JおよびKはJKフリップフロップ5の入力、QはJK
フリップフロップ5の出力を示す。JKフリップフロッ
プ5はOR回路4の出力信号を受けて動作し、Jおよび
Kが同時に「Hi」に立ち上がる毎に出力Qが反転する
ように構成されている。そしてこのJKフリップフロッ
プの出力Qがアップダウンカウンタ1へ送られる。この
信号によってカウントアップ動作とカウントダウン動作
とが切り換えられる事となる。またアップダウンカウン
タ1において、S1はアップダウンカウンタ1のカウン
トアップまたはカウントダウンを決めるための信号端子
であり、JKフリップフロップ5の出力信号Qはこの信
号端子S1に接続されている。S1が「Low」の時は
アップダウンカウンタ1はカウントアップを行い、S1
が「Hi」の時はアップダウンカウンタ1はカウントダ
ウンを行なう。
Reference numeral 5 denotes a JK flip-flop for switching between count-up operation and count-down operation. J and K are inputs of JK flip-flop 5, Q is JK
The output of flip-flop 5 is shown. The JK flip-flop 5 operates in response to the output signal of the OR circuit 4, and is configured such that the output Q is inverted every time J and K simultaneously rise to "Hi". The output Q of this JK flip-flop is sent to the up/down counter 1. This signal allows switching between count-up operation and count-down operation. Further, in the up/down counter 1, S1 is a signal terminal for determining whether to count up or count down the up/down counter 1, and the output signal Q of the JK flip-flop 5 is connected to this signal terminal S1. When S1 is "Low", up/down counter 1 counts up and S1
When is "Hi", up/down counter 1 counts down.

【0016】7はD/A変換器であり、8ビットの入力
端子9を備えている。D/A変換器7はこの入力端子9
に入力する2進数に応じた大きさの電圧を出力するよう
に構成されており、前述のようにアップダウンカウンタ
1がカウントアップとカウントダウンを繰り返すので、
D/A変換器7の出力端子から前述のカウントアップと
カウントダウンのテンポに応じた傾斜を持つ三角波電圧
すなわちキャリアー信号Tが出力する事となる。8は比
較器であり、D/A変換器7から出力されたキャリアー
信号Tと基準正弦波信号A, B, Cとを比較し、P
WM波信号を出力する。
Reference numeral 7 denotes a D/A converter, which is provided with an 8-bit input terminal 9. The D/A converter 7 connects to this input terminal 9.
The up/down counter 1 is configured to output a voltage corresponding to the binary number input to the counter, and as mentioned above, the up/down counter 1 repeats counting up and down.
The output terminal of the D/A converter 7 outputs a triangular wave voltage, ie, a carrier signal T, having a slope corresponding to the tempo of the count-up and count-down described above. 8 is a comparator, which compares the carrier signal T output from the D/A converter 7 with reference sine wave signals A, B, and C, and
Outputs a WM wave signal.

【0017】次に上限コンパレータ2および下限コンパ
レータ3の働きについて詳細に説明する。カウントアッ
プ中は、上限コンパレータ2によってマイコン6からの
信号とアップダウンカウンタ1の出力信号とが比較され
る。またカウントダウン中は、下限コンパレータ3によ
ってマイコン6からの信号とアップダウンカウンタ1の
出力信号とが比較される。カウントアップ中及びカウン
トダウン中においてアップダウンカウンタ1の出力値が
マイコン6からの出力値と異なっている場合は上限コン
パレータ2及び上限コンパレータ2の出力信号は「Lo
w」である。そしてアップダウンカウンタ1の出力値が
マイコン6からの出力値と同じになった時に両コンパレ
ータの出力信号が「Hi」になる。その信号がOR回路
4へ送られる。A及びBはOR回路4の入力、ZはOR
回路4の出力を表す。表1はOR回路4の動作を示す真
理表である。
Next, the functions of the upper limit comparator 2 and the lower limit comparator 3 will be explained in detail. During counting up, the upper limit comparator 2 compares the signal from the microcomputer 6 with the output signal of the up/down counter 1. During the countdown, the lower limit comparator 3 compares the signal from the microcomputer 6 with the output signal of the up/down counter 1. If the output value of the up/down counter 1 is different from the output value from the microcomputer 6 during counting up or down, the output signals of the upper limit comparator 2 and the upper limit comparator 2 will be "Lo".
It is "W". When the output value of the up/down counter 1 becomes the same as the output value from the microcomputer 6, the output signals of both comparators become "Hi". The signal is sent to the OR circuit 4. A and B are inputs of OR circuit 4, Z is OR
Represents the output of circuit 4. Table 1 is a truth table showing the operation of the OR circuit 4.

【0018】[0018]

【表1】[Table 1]

【0019】JKフリップフロップ5のJおよびKは5
の入力、QはJKフリップフロップ5の出力を示す。J
Kフリップフロップ5はOR回路4の出力信号を受けて
動作し、JおよびKが同時に「Hi」に立ち上がる毎に
出力Qが反転するように構成されている。表2はJKフ
リップフロップ5の動作を示す真理値表である。
J and K of JK flip-flop 5 are 5
, and Q indicates the output of the JK flip-flop 5. J
The K flip-flop 5 operates in response to the output signal of the OR circuit 4, and is configured such that the output Q is inverted every time J and K simultaneously rise to "Hi". Table 2 is a truth table showing the operation of the JK flip-flop 5.

【0020】[0020]

【表2】[Table 2]

【0021】JKフリップフロップの出力Qはアップダ
ウンカウンタ1へ送られ、この信号によってカウントア
ップ動作とカウントダウン動作とが切り換えられる。
The output Q of the JK flip-flop is sent to an up/down counter 1, and this signal switches between a count up operation and a count down operation.

【0022】今カウントアップ状態であるとする。アッ
プダウンカウンタ1はクロック信号CLKに従ってカウ
ントアップ動作を行っている。そしてアップダウンカウ
ンタ1の出力端子QA ,QB ,〜QH は全て「H
i」になる手前で上限コンパレータ2にてマイコン6の
からの設定値に一致する事となる。すると、OR回路4
の出力Zは1パルス部だけ「Low」に落ち、JKフリ
ップフロップ5の出力Qは「Low」から「Hi」に反
転する。そしてその信号がアップダウンカウンタ1のS
1端子に入力され、アップダウンカウンタ1はカウント
ダウンの状態に切り替わる。
Assume that the count is currently in a count-up state. The up/down counter 1 performs a count-up operation according to the clock signal CLK. The output terminals QA, QB, ~QH of up/down counter 1 are all “H”.
Before reaching "i", the upper limit comparator 2 matches the set value from the microcomputer 6. Then, OR circuit 4
The output Z of the JK flip-flop 5 falls to "Low" by one pulse portion, and the output Q of the JK flip-flop 5 is inverted from "Low" to "Hi". And that signal is S of up/down counter 1
1 terminal, and the up/down counter 1 switches to a countdown state.

【0023】カウントダウン状態では、アップダウンカ
ウンタ1はクロック信号CLKに従ってカウントダウン
動作を行なう。そして出力端子QA ,QB ,〜QH
 は全て「Low」になる手前で下限コンパレータ3に
てマイコン6のからの設定値に一致し、OR回路4の出
力Zが1パルス分だけ「Low」になり、JKフリップ
フロップ5の出力Qが「Hi」から「Low」に反転し
、その信号がアップダウンカウンタ1のS1端子に入力
され、従ってアップダウンカウンタは再びカウントアッ
プの状態になる。
In the countdown state, the up/down counter 1 performs a countdown operation in accordance with the clock signal CLK. and output terminals QA, QB, ~QH
Before they all become "Low", the lower limit comparator 3 matches the set value from the microcomputer 6, the output Z of the OR circuit 4 becomes "Low" by one pulse, and the output Q of the JK flip-flop 5 becomes "Low". The signal is inverted from "Hi" to "Low" and the signal is input to the S1 terminal of the up/down counter 1, so that the up/down counter enters the count-up state again.

【0024】このようにして作成されたキャリアー信号
Tは基準正弦波信号A, B, Cと共に比較器7に入
力され、この比較器7からはPWM波信号が出力される
。このPWM波信号の時間軸上の各点でのデューティー
比は基準正弦波信号A, B, Cの各点での瞬時値に
従って変化する事となり、このPWM波信号によってス
イッチング素子39〜44を制御する事により各電流線
U, V, W間に交流電圧を生じせしめ、三相モータ
45を動作させる。
The carrier signal T thus created is input to the comparator 7 together with the reference sine wave signals A, B, and C, and the comparator 7 outputs a PWM wave signal. The duty ratio of this PWM wave signal at each point on the time axis changes according to the instantaneous value at each point of the reference sine wave signals A, B, and C, and the switching elements 39 to 44 are controlled by this PWM wave signal. By doing so, an alternating current voltage is generated between the current lines U, V, and W, and the three-phase motor 45 is operated.

【0025】図3は本実施例におけるインバータ電源装
置の電流検知および電流検知部を示す。10はモータ4
5に流れる電流の大きさを検知してその検知信号をマイ
コン6に送る電流検知部、11はモータ45に印加され
る電圧を検知してその検知信号をマイコン6に送る電圧
検知部である。負荷を大きくしていくと出力電圧がドロ
ップするので、それを補正するために出力電圧を検知し
てマイコン6に入力し、マイコン6が図5に示す手順に
従って上限コンパレータ2および下限コンパレータ3の
設定値を切り替えるように構成されている。すなわち通
常の負荷であって出力電圧も適正であれば、両コンパレ
ータの設定値を高くし、図4(a)の破線で示すように
キャリアー信号Tの振幅を高くする。そして出力電圧を
上昇させる必要が生じたら両コンパレータの設定値を低
い値に切り替え、図4(a)の実線で示すようにキャリ
アー信号Tの振幅を低くする。
FIG. 3 shows the current detection and current detection section of the inverter power supply device in this embodiment. 10 is motor 4
A current detection section 11 detects the magnitude of the current flowing through the motor 45 and sends the detection signal to the microcomputer 6; and a voltage detection section 11 detects the voltage applied to the motor 45 and sends the detection signal to the microcomputer 6. As the load increases, the output voltage drops, so in order to compensate for this, the output voltage is detected and input to the microcomputer 6, and the microcomputer 6 sets the upper limit comparator 2 and lower limit comparator 3 according to the procedure shown in FIG. Configured to toggle values. That is, if the load is normal and the output voltage is appropriate, the set values of both comparators are increased, and the amplitude of the carrier signal T is increased as shown by the broken line in FIG. 4(a). When it becomes necessary to increase the output voltage, the set values of both comparators are switched to lower values, and the amplitude of the carrier signal T is lowered as shown by the solid line in FIG. 4(a).

【0026】本実施例においても、通常はモータのトル
クと出力交流電圧の周波数との比が常に一定となるよう
に基準正弦波信号A, B, Cの振幅が変更され、出
力電圧が調整される。つまり、出力電圧が低くて良い時
には基準正弦波信号A, B, Cの振幅を低くし、出
力電圧を高くする必要があれば基準正弦波信号A, B
,Cの振幅を高くする。しかしながら基準正弦波信号A
, B, Cの振幅はD/A変換器7の電源電圧(5V
)を超える事は出来ないので基準正弦波信号A, B,
 Cの振幅を大きくする事には限界がある。そこで、大
きな負荷がかかる事によって出力電圧がドロップした場
合にはその度合に応じて両コンパレータの設定値を低く
し、図4(a)の実線で示すようにキャリアー信号Tの
振幅を低くする事によって図4(b)に示すようにPW
M波信号にて非常に長いオン時間が生じ、図4(b)の
一点鎖線Mが示すように平均電圧を上昇させる。図4(
c)は図4(a)の破線で示すようにキャリアー信号の
振幅が高いままの場合のPWM波信号を示す。この場合
は、図4(c)の一点鎖線Nが示すように平均電圧は低
いままである。
In this embodiment as well, the amplitudes of the reference sine wave signals A, B, and C are normally changed and the output voltage is adjusted so that the ratio between the motor torque and the frequency of the output AC voltage is always constant. Ru. In other words, when the output voltage is low, the amplitude of the reference sine wave signals A, B, and C is lowered, and when the output voltage needs to be increased, the amplitude of the reference sine wave signals A, B is lowered.
, C increase the amplitude. However, the reference sine wave signal A
, B, and C are determined by the power supply voltage (5V) of the D/A converter 7.
), so the reference sine wave signals A, B,
There is a limit to increasing the amplitude of C. Therefore, if the output voltage drops due to a large load, the set values of both comparators should be lowered according to the degree of drop, and the amplitude of the carrier signal T should be lowered as shown by the solid line in Figure 4(a). As shown in Figure 4(b), PW
A very long on time occurs in the M-wave signal, increasing the average voltage as shown by the dashed line M in FIG. 4(b). Figure 4 (
c) shows a PWM wave signal when the amplitude of the carrier signal remains high as shown by the broken line in FIG. 4(a). In this case, the average voltage remains low as indicated by the dashed line N in FIG. 4(c).

【0027】なお、以上の実施例ではキャリアー信号と
して三角波信号を使用したが、直線的に増加して次に増
加時と同じ傾きで直線的に減少し、それを周期的に繰り
返す波形を持った信号であれば他の波形の信号、例えば
台形波信号等でもよい。また以上の実施例では、アップ
ダウンカウンタ1がカウントアップとカウントダウンを
繰り返す事によってキャリアー信号を作成するように構
成するとともに、キャリアー信号の振幅を変更する方法
としてコンパレータに設定する値を書き換える事により
カウントアップとカウントダウンとを切り替えるという
構成を取ったので、キャリアー信号の振幅をマイコンか
らの信号によって直接に変える事が出来る。つまりマイ
コンから出力されたデータを直接コンパレータに設定す
る事によりキャリアー信号の振幅を変更する方が出来る
In the above embodiments, a triangular wave signal was used as the carrier signal, but it has a waveform that increases linearly, then decreases linearly with the same slope as the increase, and repeats this periodically. Any other waveform signal may be used as long as it is a signal, such as a trapezoidal wave signal. Further, in the above embodiment, the up/down counter 1 is configured to generate a carrier signal by repeating counting up and down, and the amplitude of the carrier signal is changed by rewriting the value set in the comparator. Since the configuration is such that switching between up and countdown is adopted, the amplitude of the carrier signal can be directly changed by the signal from the microcomputer. In other words, it is possible to change the amplitude of the carrier signal by directly setting the data output from the microcomputer to the comparator.

【0028】[0028]

【発明の効果】以上のように本発明は、キャリアー信号
と基準正弦波信号と比較することによってこの基準正弦
波に同期してパルス幅が変化するPWM波信号を生成す
るPWM波信号生成部を備え、PWM波によって相補的
にスイッチングする一対のスイッチング素子を持つイン
バータ電源装置において、出力電流もしくは出力電圧に
応じて上記キャリアー信号の振幅を抑える手段を設けた
事により、大きな負荷がかかった時にキャリアー信号の
振幅を小さく抑える事により、相対的に基準正弦波信号
の振幅がキャリアー信号の振幅を越えた状態を作る事が
出来、その時のPWM波信号のオン時間を長くすること
が出来、出力電圧の低下を防いでモータの駆動トルクの
低下を防ぐ事が可能となる。
As described above, the present invention provides a PWM wave signal generation section that generates a PWM wave signal whose pulse width changes in synchronization with the reference sine wave by comparing the carrier signal with the reference sine wave. In an inverter power supply device that has a pair of switching elements that switch complementary to each other using PWM waves, by providing a means to suppress the amplitude of the carrier signal according to the output current or output voltage, the carrier signal can be suppressed when a large load is applied. By keeping the amplitude of the signal small, it is possible to create a state in which the amplitude of the reference sine wave signal exceeds the amplitude of the carrier signal, and at that time, the ON time of the PWM wave signal can be lengthened, and the output voltage can be increased. It is possible to prevent a decrease in the motor drive torque by preventing a decrease in the motor drive torque.

【図面の簡単な説明】[Brief explanation of drawings]

【図1】本発明の実施例におけるインバータ電源装置に
設けられたキャリアー信号発生回路を示す回路図
FIG. 1 is a circuit diagram showing a carrier signal generation circuit provided in an inverter power supply device according to an embodiment of the present invention.

【図2
】同実施例におけるキャリアー信号発生回路の動作を示
すタイミングチャート
[Figure 2
] Timing chart showing the operation of the carrier signal generation circuit in the same embodiment

【図3】同実施例におけるインバータ電源装置の電流検
知部および電圧検知部を示す回路図
[Fig. 3] A circuit diagram showing a current detection section and a voltage detection section of the inverter power supply device in the same embodiment.

【図4】同実施例におけるインバータ電源装置の動作を
説明するための波形図
[Fig. 4] Waveform diagram for explaining the operation of the inverter power supply device in the same embodiment.

【図5】同実施例におけるインバータ電源装置の動作を
説明するフローチャート
FIG. 5 is a flowchart explaining the operation of the inverter power supply device in the same embodiment.

【図6】従来のインバータ電源装置の概略構成図[Figure 6] Schematic configuration diagram of a conventional inverter power supply device

【図7
】同インバータ電源装置の動作原理を説明するためのタ
イミングチャート
[Figure 7
] Timing chart to explain the operating principle of the inverter power supply

【図8】同インバータ電源装置の動作原理を説明するた
めのタイミングチャート
[Fig. 8] Timing chart for explaining the operating principle of the inverter power supply device

【図9】同インバータ電源装置の動作を示す波形図[Figure 9] Waveform diagram showing the operation of the inverter power supply device

【図
10】同インバータ電源装置の動作を示す波形図
[Figure 10] Waveform diagram showing the operation of the inverter power supply device

【符号の説明】[Explanation of symbols]

1  アップダウンカウンタ 2  上限コンパレータ 3  下限コンパレータ 4  OR回路 5  JKフリップフロップ 7  D/A変換器 8  比較器 1 Up/down counter 2 Upper limit comparator 3 Lower limit comparator 4 OR circuit 5 JK flip flop 7 D/A converter 8 Comparator

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】  周期的に直線的な増減を繰り返すキャ
リアー信号を発生するキャリアー発生手段と、上記キャ
リアー信号と基準正弦波信号とを比較することによって
この基準正弦波信号に同期してパルス幅が変化するPW
M波信号を生成するPWM波信号生成部と、上記PWM
波信号によって相補的にスイッチングする一対のスイッ
チング素子を備えるとともにこの一対のスイッチング素
子の接続点の電圧を負荷へ供給するように構成されたス
イッチング部と、負荷の変動に応じて上記キャリアー信
号の振幅を変更する振幅変更手段とを有する事を特徴と
するインバータ電源装置。
1. A carrier generating means for generating a carrier signal that periodically increases and decreases in a linear manner, and a pulse width that is adjusted in synchronization with the reference sine wave signal by comparing the carrier signal and a reference sine wave signal. Changing PW
a PWM wave signal generation section that generates an M wave signal;
a switching section comprising a pair of switching elements that switch complementary to each other in response to a wave signal, and configured to supply a voltage at a connection point of the pair of switching elements to a load; An inverter power supply device comprising amplitude changing means for changing the amplitude.
【請求項2】  振幅変更手段は、負荷が増大した際に
はキャリアー信号の振幅を基準正弦波信号の振幅よりも
小さくなるように変更するように構成された事を特徴と
する特許請求の範囲第1項に記載のインバータ電源装置
2. The scope of the present invention is characterized in that the amplitude changing means is configured to change the amplitude of the carrier signal to be smaller than the amplitude of the reference sine wave signal when the load increases. The inverter power supply device according to item 1.
JP3086675A 1991-04-18 1991-04-18 Inverter power supply apparatus Pending JPH04322171A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3086675A JPH04322171A (en) 1991-04-18 1991-04-18 Inverter power supply apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3086675A JPH04322171A (en) 1991-04-18 1991-04-18 Inverter power supply apparatus

Publications (1)

Publication Number Publication Date
JPH04322171A true JPH04322171A (en) 1992-11-12

Family

ID=13893604

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3086675A Pending JPH04322171A (en) 1991-04-18 1991-04-18 Inverter power supply apparatus

Country Status (1)

Country Link
JP (1) JPH04322171A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009072001A (en) * 2007-09-14 2009-04-02 Tdk-Lambda Corp Uninterruptible power supply unit
AT510756A3 (en) * 2010-11-16 2014-08-15 Fachhochschule Technikum Wien PWM MODULATOR WITH NONLINEAR CONVERSION FUNCTION
CN108696206A (en) * 2018-07-03 2018-10-23 北京华悦龙驰科技有限公司 A kind of improved motor driver and driving method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009072001A (en) * 2007-09-14 2009-04-02 Tdk-Lambda Corp Uninterruptible power supply unit
AT510756A3 (en) * 2010-11-16 2014-08-15 Fachhochschule Technikum Wien PWM MODULATOR WITH NONLINEAR CONVERSION FUNCTION
CN108696206A (en) * 2018-07-03 2018-10-23 北京华悦龙驰科技有限公司 A kind of improved motor driver and driving method
CN108696206B (en) * 2018-07-03 2019-12-13 北京华悦龙驰科技有限公司 Motor driving device and driving method

Similar Documents

Publication Publication Date Title
US4354223A (en) Step-up/step down chopper
US5483433A (en) Voltage control circuit for a multiple stage DC power supply, and applications thereof
US4364109A (en) Control device of inverters
US4748397A (en) Control device for choppers parallel between a DC power source and a load for producing balanced chopper currents
JP2004507999A (en) Interleaved power converter incorporating bang / bang control
JP4712148B2 (en) Power converter
US4179727A (en) Control device for a pulse-width modulated inverter
US5031087A (en) Procedure for the selection of a bridge or bridge section in a rectifier bridge unit, and a bridge selector unit designed for implementing the procedure
JPH04322171A (en) Inverter power supply apparatus
JP2760582B2 (en) Constant voltage and constant frequency power supply
JPH01138965A (en) Dc power source device
RU2067352C1 (en) Variable-speed electric drive with uncontrollable dc section
JP3115160B2 (en) Power converter
JPH0515167A (en) Control method for neutral clamping power converter
JPS60235522A (en) Semiconductor switching device
JPH09163755A (en) Controller of power converter
JPH05328731A (en) Multilevel inverter
JP4375506B2 (en) Inverter device and current limiting method thereof
JPH11243689A (en) Pwm control circuit
JP2522448B2 (en) Inverter device
JP3251805B2 (en) NPC inverter device and control method thereof
KR100222159B1 (en) Ac-to-ac power inverter apparatus and control method thereof
SU1753563A1 (en) Method of controlling multicell sequential commutated inverter
JPH04331472A (en) Power supply
JPS6277870A (en) Pulse-width modulation type inverter device