JPH0429435Y2 - - Google Patents

Info

Publication number
JPH0429435Y2
JPH0429435Y2 JP1986154996U JP15499686U JPH0429435Y2 JP H0429435 Y2 JPH0429435 Y2 JP H0429435Y2 JP 1986154996 U JP1986154996 U JP 1986154996U JP 15499686 U JP15499686 U JP 15499686U JP H0429435 Y2 JPH0429435 Y2 JP H0429435Y2
Authority
JP
Japan
Prior art keywords
circuit
signal
mode
section
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1986154996U
Other languages
Japanese (ja)
Other versions
JPS6360993U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1986154996U priority Critical patent/JPH0429435Y2/ja
Publication of JPS6360993U publication Critical patent/JPS6360993U/ja
Application granted granted Critical
Publication of JPH0429435Y2 publication Critical patent/JPH0429435Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Electric Clocks (AREA)
  • Measurement Of Unknown Time Intervals (AREA)
  • Electromechanical Clocks (AREA)

Description

【考案の詳細な説明】 [考案の技術分野] この考案は電子時計に関し、さらに詳しくは時
計本体に出没自在に設けられたデジタル表示ユニ
ツトで各種の機能を表示するようにした電子時計
に関する。
[Detailed Description of the Invention] [Technical Field of the Invention] This invention relates to an electronic timepiece, and more particularly to an electronic timepiece in which various functions are displayed by a digital display unit that is removably provided on the main body of the timepiece.

[考案の背景] 一般に、電子時計において、時刻、カレンダ
ー、アラーム、タイマー等の修正操作やモードの
切り換えは、複数の押釦スイツチや、透明な電極
を用いたタツチスイツチ等によつて行なつている
が、表面に露出しているスイツチ数が多いため、
スイツチ操作が煩雑で解り難く、誤操作が多い等
の欠点がある。
[Background of the invention] In general, in electronic watches, adjustments to the time, calendar, alarm, timer, etc., and mode switching are performed using multiple pushbutton switches or touch switches using transparent electrodes. , since there are many switches exposed on the surface,
There are disadvantages such as the switch operation is complicated and difficult to understand, and there are many erroneous operations.

[考案の目的] この考案は上記のような事情を考慮してなされ
たもので、その目的とするところは、表面に露出
するスイツチ数が少なく、スイツチの誤操作を防
ぐとともに、簡単かつ容易にデジタル表示ユニツ
トの各機能の切り換え、および表示の修正、設定
等を行なうことができる電子時計を提供すること
にある。
[Purpose of the invention] This invention was created in consideration of the above-mentioned circumstances.The purpose of this invention is to reduce the number of switches exposed on the surface, prevent erroneous operation of the switches, and easily and easily digitally operate the switches. It is an object of the present invention to provide an electronic timepiece in which each function of a display unit can be switched, and the display can be corrected and set.

[考案の要点] この考案は上記のような目的を達成するため
に、時計本体に出没自在に設けられた多機能型の
デジタル表示ユニツトの出没移動で各種機能を選
択し、前記時計本体に設けられた制御スイツチで
前記デジタル表示ユニツトを修正モードに設定
し、修正スイツチでデジタル表示ユニツトに表示
された情報を修正するとともに、前記制御スイツ
チの再操作および前記機能選択手段による機能の
切り換えで前記修正モードを解除するようにした
ものである。
[Main points of the invention] In order to achieve the above-mentioned purpose, this invention selects various functions by moving a multi-functional digital display unit that can be moved in and out of the watch body, and The digital display unit is set to a correction mode using the control switch, the correction switch corrects the information displayed on the digital display unit, and the correction is performed by re-operating the control switch and switching the function by the function selection means. This mode is designed to cancel the mode.

[実施例の構成] 以下、第1図から第5図を参照して、この考案
の一実施例を説明する。
[Configuration of Embodiment] An embodiment of this invention will be described below with reference to FIGS. 1 to 5.

第1図A〜Cは電子腕時計を示す。この電子腕
時計1はアナログ時計部2とデジタル時計部3と
を備えたものであり、時計ケース4内のアナログ
収納部4a内にアナログ時計部2が、デジタル収
納部4b内にデジタル時計部3がそれぞれ収納さ
れている。
1A to 1C show an electronic wristwatch. This electronic wristwatch 1 is equipped with an analog clock section 2 and a digital clock section 3. The analog clock section 2 is in the analog storage section 4a in the watch case 4, and the digital clock section 3 is in the digital storage section 4b. Each is stored.

時計ケース4は合成樹脂からなり、その前後端
に時計バンド4c,4cを一体に形成したもので
あり、上面には時計ガラス5がベゼル6により取
付けられており、内部にはアナログ収納部4aと
デジタル収納部4bが前後(第1図Bでは上下)
に並んで形成され、裏面(同図では右側)には裏
蓋7が防水パツキン8を介してビス7a……によ
り取付けられている。この場合、アナログ時計部
2とデジタル時計部3の一部は重なつていると共
に、時計ガラス5はその右下隅部がほぼ三角形状
に切り取られており、この切り取られた右下の開
口部分4dからデジタル時計部3の一部が見える
ようになつている。また、各時計装置2,3を収
納する各収納部4a,4bは裏側に開放されて裏
蓋7で塞がれている。この場合、特にデジタル収
納部4bは上述した右下の開口部分4dおよびそ
の側部が開放されており、この開放された側部か
らデジタル時計部3の一部が時計ケース4の外部
へ出没可能に引き出されるようになつている。
The watch case 4 is made of synthetic resin, and has watch bands 4c, 4c integrally formed at its front and rear ends.A watch glass 5 is attached to the top surface by a bezel 6, and an analog storage part 4a and an analog storage part 4a are provided inside. Digital storage section 4b is front and back (top and bottom in Figure 1B)
A back cover 7 is attached to the back surface (on the right side in the figure) via a waterproof gasket 8 with screws 7a. In this case, the analog clock section 2 and the digital clock section 3 partially overlap, and the lower right corner of the watch glass 5 is cut out into a substantially triangular shape, and this cut out lower right opening portion 4d A part of the digital clock section 3 can be seen from here. Further, each of the storage sections 4a and 4b for storing each of the timepiece devices 2 and 3 is opened to the back side and closed with a back cover 7. In this case, in particular, the digital storage section 4b has the above-mentioned lower right opening section 4d and its side opened, and a part of the digital watch section 3 can come out and go out of the watch case 4 from this open side. It is becoming more and more popular.

アナログ時計部2は指針9を運針させて時刻を
指示するものであり、第1図Bに示すようにアナ
ログ収納部4a内にアナログブロツク10が押え
リング10aにより固定されており、その上面
(図中左側)に文字板11が配置され、この文字
板11の上方にアナログブロツク10の指針軸1
0bが突出し、この突出した指針軸10bに指針
9が運針可能に取付けられている。この場合、文
字板11はアナログ収納部4aよりも大きく、そ
の一部が第1図A,Bに示すようにデジタル収納
部4bの上に重なつて配置されており、その上方
を指針9が運針するよになつている。なお、アナ
ログ収納部4aの側面には、アナログ時計部2の
時刻修正を行なうリユーズ12が時計ケース4の
外部へ突出して設けられている。
The analog clock section 2 indicates the time by moving the hands 9, and as shown in FIG. A dial 11 is arranged on the center left side), and above this dial 11 is the pointer shaft 1 of the analog block 10.
0b protrudes, and a pointer 9 is attached to this protruding pointer shaft 10b so as to be movable. In this case, the dial 11 is larger than the analog storage part 4a, and a part of it is placed overlapping the digital storage part 4b as shown in FIGS. I'm getting used to having good luck with the hands. Note that a reuse 12 for adjusting the time of the analog timepiece section 2 is provided on the side surface of the analog storage section 4a so as to protrude to the outside of the timepiece case 4.

一方、デジタル時計部3は電気光学的に時刻等
をデジタル表示するデジタル表示装置を備えたデ
ジタル表示ユニツトであり、第1図A〜Cに示す
ようにデジタル収納部4b内に出没自在に収納さ
れて2段階に引き出され、第2図A〜Cに示すよ
うに、日付・曜日を表示する機能(日付・曜日モ
ード)、アラーム機能(アラームモード)、タイマ
ー機能(タイマーモード)等の3種類の機能に切
り換わるようになつており、デジタル収納部4b
内にデジタル時計部3のケース13が配置されて
いる。このケース13はデジタル収納部4b内の
前後壁に沿つて摺動し、その右側部分が時計ケー
ス4の外部へ出没自在に突出するものであり、ケ
ース13の上部はアナログ時計部2の右下の開口
部分4dと対応する三角形状の部分13aが時計
ガラス5とほぼ面一になるように高く形成されて
いると共に、他の部分は1段低く形成されてお
り、これらの上面に保護ガラス14がケース13
の移動方向に細長く設けられている。この保護ガ
ラス14は後述する液晶表示装置15を保護する
ものであり、右下の開口部分4dと対応する部分
(第1図Cでは右側)が厚く形成され、他の部分
(左側)は薄く形成されている。また、保護ガラ
ス14の下側には液晶表示装置15、回路基板1
6、電池17等が配置されている。液晶表示装置
15は日付、時刻等の情報を表示するものであ
り、保護ガラス14の内面に対応して配置され、
インターコネクタ15aにより回路基板16に電
気的に接続されている。回路基板16は液晶表示
装置15に駆動信号を与えると共に、アナログ時
計部2のアナログブロツク10にも駆動信号を与
えるものであり、その下面に水晶振動子18、ト
リマー・コンデンサ19、LSI20等の電子部品
が設けられていると共に、アナログブロツク10
に電気的に接続されている。電池17は回路基板
16に電源を供給するものであり、その両電極が
回路基板16に接続されている。
On the other hand, the digital clock section 3 is a digital display unit equipped with a digital display device that electro-optically displays time, etc., and is housed in the digital storage section 4b so as to be freely retractable, as shown in FIGS. 1A to 1C. As shown in Figure 2 A to C, there are three types of functions, including a function to display the date and day of the week (date and day of the week mode), an alarm function (alarm mode), and a timer function (timer mode). It is designed to switch to the function, and the digital storage section 4b
A case 13 of the digital clock section 3 is placed inside. This case 13 slides along the front and rear walls inside the digital storage section 4b, and its right side protrudes to the outside of the watch case 4, and the upper part of the case 13 is located at the bottom right of the analog watch section 2. A triangular portion 13a corresponding to the opening portion 4d is formed high so as to be almost flush with the watch glass 5, and the other portions are formed one step lower. is case 13
It is long and narrow in the direction of movement. This protective glass 14 protects a liquid crystal display device 15, which will be described later, and is formed to be thick in the part corresponding to the lower right opening part 4d (the right side in FIG. 1C), and thin in the other part (left side). has been done. Further, below the protective glass 14, a liquid crystal display device 15 and a circuit board 1 are provided.
6, a battery 17, etc. are arranged. The liquid crystal display device 15 displays information such as date and time, and is arranged corresponding to the inner surface of the protective glass 14.
It is electrically connected to a circuit board 16 by an interconnector 15a. The circuit board 16 provides a drive signal to the liquid crystal display device 15 and also provides a drive signal to the analog block 10 of the analog clock section 2. On its lower surface, there are electronic devices such as a crystal oscillator 18, a trimmer capacitor 19, and an LSI 20. The analog block 10 is
electrically connected to. The battery 17 supplies power to the circuit board 16, and both electrodes thereof are connected to the circuit board 16.

また、デジタル時計部3は第2図A〜Cに示す
ようにモード切換スイツチ21を備えている。こ
のモード切換スイツチ21はケース13の引き出
し操作に応じて、デジタル時計部3のモード(上
述した3種類の機能)を切り換えるものであり、
2つの操作子21a,21bを備え、ケース13
の側面に設けられている。即ち、操作子21a,
21bはそれぞれ、内側端部が板ばね23,23
により弾性的に付勢され、ケース13の引き出し
操作に応じてケース13の側壁から内外へ出没す
るものであり、第2図Aに示すようにデジタル時
計部3がデジタル収納部4b内に収納されている
ときは、各操作子21a,21bの先端がケース
13の側壁から外部へ突出し、この突出した各先
端が時計ケース4のデジタル収納部4bの壁面に
形成された凹部4b1,4b2に挿入し、反対の内側
端部がケース13内の回路基板16に設けられた
接点電極16a,16bから離間するので、2つ
の操作子21a,21bはオフとなる。この状態
では、モード切換スイツチ21が日付・曜日モー
ドとなり、第2図Aに示すように液晶表示装置1
5で日付と曜日を表示する。また、第2図Bに示
すようにデジタル時計部3をデジタル収納部4b
内から1段引き出すと、ケース13の移動に伴つ
て各操作子21a,21bが同方向へ移動し、右
側の操作子21bはその先端がデジタル収納部4
b内の壁面で押され、反対の内側端部が回路基板
16の右側の接点電極16bを導通させてオンと
なり、他の操作子21aはその各先端が隣の凹部
4b2に挿入し、反対の内側端部が回路基板16の
接点電極16aから離間してオフとなる。この状
態では、モード切換スイツチ21がアラームモー
ドとなり、第2図Bに示すように液晶表示装置1
5にアラーム時刻が表示される。なお、この状態
で第2図Aに示すようにデジタル時計部3をデジ
タル収納部4b内に押し込むと、上述した日付・
曜日モードとなる。さらに、第2図Cに示すよう
にデジタル時計部3をデジタル収納部4b内から
2段引き出すと、上述と同様に、ケース13の移
動に伴つて各操作子21a,21bがさらに移動
し、右側の操作子21bはその各先端がデジタル
収納部4bの壁面に形成された凹部4b3内に挿入
し、反対の各内側端部が回路基板16の右側の接
点電極16bから離間してオフとなり、他の操作
子21aはその先端がデジタル収納部4b内の壁
面に押され、反対の内側端部が回路基板16の左
側の接点電極16aを導通させてオンとなる。こ
の状態では、モード切換スイツチ21がタイマー
モードとなり、第2図Cに示すように液晶表示装
置15にタイマー時刻が表示される。
Further, the digital clock section 3 is equipped with a mode changeover switch 21 as shown in FIGS. 2A to 2C. This mode changeover switch 21 changes the mode (the three types of functions mentioned above) of the digital clock section 3 in accordance with the operation of pulling out the case 13.
The case 13 includes two operators 21a and 21b.
located on the side of the That is, the operator 21a,
21b has leaf springs 23, 23 at their inner ends, respectively.
The digital clock part 3 is elastically biased by the user and moves in and out from the side wall of the case 13 in response to the pull-out operation of the case 13. As shown in FIG. 2A, the digital clock part 3 is stored in the digital storage part 4b. When the controllers 21a and 21b are in the watch case, the tips of the controls 21a and 21b protrude outward from the side wall of the case 13, and the protruding tips fit into the recesses 4b 1 and 4b 2 formed in the wall of the digital storage section 4b of the watch case 4. Since the opposite inner end is separated from the contact electrodes 16a, 16b provided on the circuit board 16 inside the case 13, the two operators 21a, 21b are turned off. In this state, the mode changeover switch 21 is set to the date/day of the week mode, and the liquid crystal display device 1 is set to the date/day mode as shown in FIG. 2A.
5 to display the date and day of the week. In addition, as shown in FIG. 2B, the digital clock section 3 is placed in the digital storage section 4b.
When one step is pulled out from the inside, each of the operators 21a and 21b moves in the same direction as the case 13 moves, and the tip of the right operator 21b is connected to the digital storage section 4.
b is pressed by the wall surface inside b, the opposite inner end conducts the contact electrode 16b on the right side of the circuit board 16 and turns on, and each tip of the other operator 21a is inserted into the adjacent recess 4b 2 , and the opposite The inner end portion of the contact electrode 16a of the circuit board 16 is separated from the contact electrode 16a and turned off. In this state, the mode changeover switch 21 is set to the alarm mode, and the liquid crystal display device 1 is set to the alarm mode as shown in FIG.
The alarm time is displayed at 5. In addition, when the digital clock part 3 is pushed into the digital storage part 4b as shown in FIG. 2A in this state, the above-mentioned date and time will be displayed.
It becomes day of the week mode. Furthermore, as shown in FIG. 2C, when the digital clock section 3 is pulled out from the digital storage section 4b in two stages, the respective operators 21a and 21b move further as the case 13 moves, and the right side Each tip of the operator 21b is inserted into a recess 4b3 formed on the wall surface of the digital storage section 4b, and each opposite inner end is separated from the contact electrode 16b on the right side of the circuit board 16 and turned off. The tip of the other operator 21a is pressed against the wall inside the digital storage section 4b, and the opposite inner end makes the contact electrode 16a on the left side of the circuit board 16 conductive, thereby turning on. In this state, the mode changeover switch 21 is set to the timer mode, and the timer time is displayed on the liquid crystal display device 15 as shown in FIG. 2C.

さらに、デジタル時計部3は第1図に示すよう
に、時計ケース4の側面に設けられた3つの押釦
スイツチS1,S2,S3で3種類のモード表示の修正
および設定が行なわれる。即ち、制御スイツチS1
を押すと、デジタル時計部3の液晶表示装置15
に表示中のモードの情報を修正することが可能に
なるとともに、修正可能な情報の表示桁が点滅す
る。この状態でセレクトスイツチS2を押すと、修
正桁シフト信号を出力し、液晶表示装置15に点
滅表示された情報の桁を繰り上げて修正桁を変更
することができ、また、この状態でセツトスイツ
チS3を押すと、「+1」セツト信号を出力し、液
晶表示装置15に点滅表示された情報の修正桁を
+1加算して修正する。
Furthermore, as shown in FIG. 1, the digital timepiece section 3 has three push button switches S 1 , S 2 , and S 3 provided on the side surface of the timepiece case 4 to correct and set three types of mode display. That is, control switch S 1
When you press , the liquid crystal display device 15 of the digital clock section 3
It becomes possible to modify the information of the mode currently being displayed, and the display digits of the information that can be modified flash. When select switch S2 is pressed in this state, a correction digit shift signal is output, and the digit of the information blinking on the liquid crystal display 15 can be advanced to change the correction digit. When 3 is pressed, a "+1" set signal is output, and the correction digit of the information blinking on the liquid crystal display 15 is corrected by adding +1.

次に、第4図を参照して、上記のような電子腕
時計1の回路構成を説明する。
Next, the circuit configuration of the electronic wristwatch 1 as described above will be explained with reference to FIG.

発振回路(OSC)24は発振信号を分周回路
(DIV)25に与え、分周回路25で分周される。
この分周回路25から出力される分周信号のう
ち、1Hzの信号はアナログ時計部2のモータ駆動
回路26に与えられ、アナログブロツク10を駆
動して指針9を運針させると共に、デジタル時計
部3の時刻計数回路27にも与えられる。この時
刻計数回路27は分周回路25からの1Hzの信号
に基づいて時刻を計数し、時刻データを表示切換
回路28および一致検出回路29に与える。一致
検出回路29にはアラーム時刻記憶回路32に記
憶されたアラーム時刻データも与えられており、
時刻計数回路27の時刻データがアラーム時刻デ
ータと一致した時、一致検出回路29からスピー
カ駆動回路34に信号が出力されてスピーカ35
が警報音を発生する。また、表示切換回路28に
は前述した時刻データ、アラーム時刻データと共
にタイマー回路33のタイマー時間データも与え
られており、表示切換回路28はモード選択回路
30からのモード選択信号に基づいてこれらのデ
ータを選択し、液晶表示装置15の表示を日付・
曜日表示、アラーム表示、タイマー表示の3種類
に切り換える。モード選択回路30はデジタル時
計部3の引き出し操作によつて3種類のモードの
うち、1つのモードを選択し、モード選択信号を
表示切換回路28および入力制御部31に与え
る。
The oscillation circuit (OSC) 24 provides an oscillation signal to a frequency dividing circuit (DIV) 25, and the frequency is divided by the frequency dividing circuit 25.
Of the frequency-divided signals output from the frequency dividing circuit 25, a 1 Hz signal is given to the motor drive circuit 26 of the analog clock section 2, which drives the analog block 10 to move the hands 9, and also drives the analog block 10 to move the hands 9. It is also given to the time counting circuit 27 of. The time counting circuit 27 counts the time based on the 1 Hz signal from the frequency dividing circuit 25 and provides time data to the display switching circuit 28 and the coincidence detection circuit 29. The coincidence detection circuit 29 is also given alarm time data stored in the alarm time storage circuit 32.
When the time data of the time counting circuit 27 matches the alarm time data, a signal is output from the match detection circuit 29 to the speaker drive circuit 34 and the speaker 35
generates an alarm sound. In addition, the display switching circuit 28 is supplied with timer time data of the timer circuit 33 as well as the above-mentioned time data and alarm time data, and the display switching circuit 28 selects these data based on the mode selection signal from the mode selection circuit 30. Select and change the date and time displayed on the LCD display 15.
Switch to three types: day of the week display, alarm display, and timer display. The mode selection circuit 30 selects one mode out of three modes by pulling out the digital clock section 3, and provides a mode selection signal to the display switching circuit 28 and the input control section 31.

入力制御部31はモード選択回路30からモー
ド選択信号が与えられると共に、押釦スイツチ
S1,S2,S3からそれぞれスイツチ信号が与えら
れ、このスイツチ信号に基づいて各機能を修正モ
ードに設定するとともに、時刻計数回路27、ア
ラーム時刻記憶回路32およびタイマー回路33
にそれぞれ桁セレクト信号および+1セツト信号
を出力し、液晶表示装置15に表示された情報
(データ)の修正および設定を行なうもので、桁
選択回路31a、選択ゲート回路31b、変化検
出回路31c等からなつている。制御スイツチS1
が押されるとワンシヨツト回路31dに与え、こ
のワンシヨツト回路31dからワンシヨツト信号
が出力され、オアゲート31eを介してフリツプ
フロツプFのトリガー端子Tに入力する。フリツ
プフロツプFは通常リセツト状態で、出力端子
から信号を出力し、桁選択回路31aをリセツト
している。しかして、トリガー端子Tに信号が与
えられセツトされると、信号出力が出力端子か
ら出力端子Qに切り換わつて、桁選択回路31a
のリセツト状態を解除するとともにこの出力端子
Qからの信号で選択ゲート回路31bから桁選択
回路31aの選択状態に基づく桁セレクト信号が
出力されるようになる。なお、フリツプフロツプ
Fはトリガー端子Tに再び信号がえられると、出
力端子Q,が切り換わつてリセツトされる。セ
レクトスイツチS2が押されると、ワンシヨツト回
路31fからワンシヨツト信号が桁選択回路31
aに与えられる。桁選択回路31aは上述した如
くフリツプフロツプFの出力端子から信号が出
力されている時はリセツト状態が解除されてお
り、この状態でセレクトスイツチS2が押されてワ
ンシヨツト回路31fからワンシヨツト信号が与
えられると、このワンシヨツト信号の到来毎に順
次選択桁がシフトし、異なる桁セレクト信号を選
択ゲート回路31bに与える。選択ゲート回路3
1bはフリツプフロツプFの出力端子Qから信号
が与えられると動作し、モード選択回路30で選
択されたモード選択信号に基づいて桁選択回路3
1aからの桁セレクト信号を時刻計数回路27、
アラーム時刻記憶回路32、タイマー回路33の
いずれかに与えるとともに、この信号を修正桁明
示信号として表示切換回路28に与える。これに
よりデジタル時計部3に表示された表示データの
うち、修正桁が選択されて点滅表示される。この
ように点滅表示された表示データはセツトスイツ
チS3により修正される。即ち、セツトスイツチS3
が押されるとワンシヨツト回路31gから「+
1」のセツト信号が時刻計数回路27、アラーム
時刻記憶回路32、タイマー回路33のいずれか
に与えられ、点滅表示された修正桁が修正され
る。変化検出回路31cはモード選択回路30か
ら3種類のモード選択信号が与えられ、その変化
(機能の切り換わり変化)を検出して検出信号を
アンドゲート31hに出力する。このアンドゲー
ト31hは変化検出回路31cからの検出信号
と、フリツプフロツプFの出力端子Qからの信号
が入力すると、上述したオアゲート31eに信号
を与え、このオアゲート31eからフリツプフロ
ツプFのトリガー端子Tにトリガー信号を与え
る。そのため、フリツプフロツプFは信号出力端
子が切り換わり、修正状態が解除される。したが
つて、入力制御部31は制御スイツチS1が1回押
された修正状態のときに、デジタル時計部3が出
没移動して他のモードに切り換わると、修正状態
は解除される。例えば、第3図に示すように日
付・曜日モードで「月」の桁が点滅表示された修
正状態のときに、デジタル時計部3が1段引き出
されてアラームモードに切り換わると、アラーム
時刻の点滅表示が解除される。また、日付・曜日
モードで「日」の桁が点滅表示された修正状態の
ときに、デジタル時計部3が1段引き出されてア
ラームモードに切り換わつても、アラーム時刻の
点滅表示は解除される。同様に、アラームモード
とタイマーモードの間でも、モードが切り換わる
と、修正状態は解除される。また、入力制御部3
1はモード選択回路30がタイマーモードを選択
している時に制御スイツチS1が押されフリツプフ
ロツプFがリセツトされると、タイマースタート
信号をタイマー回路33に与えて、タイマーをス
タートさせる。即ち、タイマーモードの修正状態
のときに、制御スイツチS1が押されると、ワンシ
ヨツト回路31dからオアゲート31eを介して
ワンシヨツト信号がフリツプフロツプFのトリガ
ー端子Tに与えられ、フリツプフロツプFがリセ
ツトされて信号出力端子が出力端子に切り換わ
り、モード選択回路30からのタイマーモード選
択信号が与えられているアンドゲート31iに出
力端子から信号が与えられるので、アンドゲー
ト31iからタイマー回路33にスタート信号を
与えられる。これにより、タイマーがスタートす
る。
The input control section 31 is supplied with a mode selection signal from the mode selection circuit 30, and also receives a push button switch.
Switch signals are given from S 1 , S 2 , and S 3 respectively, and each function is set to a correction mode based on this switch signal, and the time counting circuit 27 , alarm time storage circuit 32 , and timer circuit 33
It outputs a digit select signal and a +1 set signal to each of the digit selection circuit 31a, selection gate circuit 31b, change detection circuit 31c, etc. to correct and set the information (data) displayed on the liquid crystal display device 15. It's summery. Control switch S 1
When is pressed, it is applied to the one-shot circuit 31d, and a one-shot signal is output from the one-shot circuit 31d and inputted to the trigger terminal T of the flip-flop F via the OR gate 31e. Flip-flop F is normally in a reset state and outputs a signal from its output terminal to reset digit selection circuit 31a. When a signal is applied to the trigger terminal T and is set, the signal output is switched from the output terminal to the output terminal Q, and the digit selection circuit 31a is set.
At the same time, the signal from the output terminal Q causes the select gate circuit 31b to output a digit select signal based on the selected state of the digit select circuit 31a. Incidentally, when a signal is received again at the trigger terminal T of the flip-flop F, the output terminal Q is switched and reset. When the select switch S2 is pressed, a one shot signal is sent from the one shot circuit 31f to the digit selection circuit 31.
given to a. As mentioned above, the digit selection circuit 31a is out of the reset state when the signal is output from the output terminal of the flip-flop F, and in this state, the select switch S2 is pressed and the one shot signal is given from the one shot circuit 31f. Each time this one-shot signal arrives, the selected digit is sequentially shifted, and a different digit select signal is applied to the selection gate circuit 31b. Selection gate circuit 3
1b operates when a signal is applied from the output terminal Q of the flip-flop F, and the digit selection circuit 3 operates based on the mode selection signal selected by the mode selection circuit 30.
The digit select signal from 1a is sent to the time counting circuit 27,
This signal is applied to either the alarm time storage circuit 32 or the timer circuit 33, and is also applied to the display switching circuit 28 as a correction digit clarifying signal. As a result, among the display data displayed on the digital clock section 3, the corrected digit is selected and displayed blinking. The display data flashed in this manner is corrected by the set switch S3 . That is, set switch S3
When is pressed, “+” is output from the one shot circuit 31g.
1'' is applied to any one of the time counting circuit 27, alarm time storage circuit 32, and timer circuit 33, and the blinking correction digit is corrected. The change detection circuit 31c is supplied with three types of mode selection signals from the mode selection circuit 30, detects the change (change in function switching), and outputs a detection signal to the AND gate 31h. When this AND gate 31h receives the detection signal from the change detection circuit 31c and the signal from the output terminal Q of the flip-flop F, it gives a signal to the above-mentioned OR gate 31e, and from this OR gate 31e, a trigger signal is sent to the trigger terminal T of the flip-flop F. give. Therefore, the signal output terminal of flip-flop F is switched and the modified state is released. Therefore, when the input control section 31 is in the correction state where the control switch S1 is pressed once, when the digital clock section 3 moves in and out and switches to another mode, the correction state is canceled. For example, as shown in Fig. 3, when the digital clock section 3 is pulled out one step and switched to the alarm mode while the month digit is blinking in the date/day mode and the alarm mode is set, the alarm time will be changed. The blinking display is canceled. Furthermore, even if the digital clock section 3 is pulled out one step and switched to alarm mode while the "day" digit is displayed blinking in the date/day mode, the blinking display of the alarm time will not be canceled. Ru. Similarly, when the mode is switched between alarm mode and timer mode, the modified state is canceled. In addition, the input control section 3
1 supplies a timer start signal to the timer circuit 33 to start the timer when the control switch S1 is pressed and the flip-flop F is reset while the mode selection circuit 30 selects the timer mode. That is, when the control switch S1 is pressed in the correction state of the timer mode, a one-shot signal is applied from the one-shot circuit 31d to the trigger terminal T of the flip-flop F via the OR gate 31e, and the flip-flop F is reset and outputs a signal. Since the terminal is switched to an output terminal and a signal is applied from the output terminal to the AND gate 31i to which the timer mode selection signal from the mode selection circuit 30 is applied, a start signal is applied to the timer circuit 33 from the AND gate 31i. This starts the timer.

[実施例の作用] 次に、上記のように構成された電子腕時計を使
用する場合について説明する。
[Operation of the embodiment] Next, a case where the electronic wristwatch configured as described above is used will be described.

通常はアナログ時計部2に現在時刻が指針9に
より指示表示され、デジタル時計部3の液晶表示
装置15に所定モードの情報が表示される。即
ち、デジタル時計部3が時計ケース4のデジタル
収納部4b内に押し込まれて収納されている状態
では、モード切換スイツチ21の各操作子21
a,21bがオフとなり、このスイツチ信号がモ
ード選択回路30に与えられ、このモード選択回
路30から日付・曜日モード選択信号が表示切換
回路28に与えられ、これによりデジタル時計部
3が日付・曜日モードにセツトされる。この日
付・曜日モード状態では、分周回路25からの1
Hzの信号に基づいて計時計数している時刻計数回
路27の内容、即ち、時刻データが表示切換回路
28で選択されるので、第2図Aに示すようにデ
ジタル時計部3の液晶表示装置15に曜日・日付
が表示される。このような日付・曜日モード状態
において、日付や曜日を修正する場合には、押釦
スイツチS1,S2,S3を適宜操作するれば良い。即
ち、制御スイツチS1を1回押すと、オン信号が入
力制御部31のワンシヨツト回路31dに与えら
れ、オアゲート31eを介してフリツプフロツプ
Fのトリガー端子Tにトリガー信号を与える。す
ると、出力端子から桁選択回路31aのリセツ
ト端子に与えられていたリセツト信号が断れ、代
つて出力端子Qから選択ゲート信号31bに信号
が与えられ、これにより修正状態となる。この状
態でセレクトスイツチS2を押すと、オン信号がワ
ンシヨツト回路31fに与えられ、このワンシヨ
ツト回路31fからワンシヨツト信号が桁選択回
路31aに与えられて、桁選択回路31aの選択
桁がシフトし修正桁が変更される。このようにし
て選択された修正桁セレクト信号は選択ゲート回
路31bに与えられ、この選択ゲート回路31b
から時刻計数回路27に桁セレクト信号として与
えられるとともに、表示切換回路28にも修正桁
明示信号として与えられる。これにより、デジタ
ル時計部3の液晶表示装置15は表示データの修
正桁が点滅表示される。即ち、第3図に示すよう
に、制御スイツチS1を押すと液晶表示装置15に
月及び日付データが表示されると共に月桁が点滅
表示され、この状態でセレクトスイツチS2を押す
と月桁に代つて日桁が点滅表示され、更にセレク
トスイツチS2を再度押すと表示が曜日・日付デー
タの表示に代ると共に曜日桁が点滅表示される。
そして、この状態でセツトスイツチS3を押すと、
ワンシヨツト回路31gから「+1」のセツト信
号が時刻計数回路27に与えられ、液晶表示装置
15に点滅表示された修正桁が順次+1が加算さ
れて修正される。このように表示データが修正さ
れた後は再び制御スイツチS1を押せば、フリツプ
フロツプFがリセツトされるので、修正状態が解
除される。
Normally, the current time is indicated on the analog clock section 2 by the hand 9, and information on a predetermined mode is displayed on the liquid crystal display device 15 of the digital clock section 3. That is, when the digital watch section 3 is pushed into the digital storage section 4b of the watch case 4, each of the operators 21 of the mode changeover switch 21
a, 21b are turned off, this switch signal is given to the mode selection circuit 30, and the date/day of the week mode selection signal is given from the mode selection circuit 30 to the display switching circuit 28, which causes the digital clock section 3 to select the date/day of the week. mode is set. In this date/day of the week mode, the 1
Since the contents of the time counting circuit 27 that counts based on the Hz signal, that is, the time data, are selected by the display switching circuit 28, the liquid crystal display device of the digital clock section 3 is displayed as shown in FIG. 2A. The day of the week and date are displayed at 15. In such a date/day of the week mode, when correcting the date or day of the week, push button switches S 1 , S 2 , and S 3 may be operated as appropriate. That is, when the control switch S1 is pressed once, an ON signal is applied to the one-shot circuit 31d of the input control section 31, and a trigger signal is applied to the trigger terminal T of the flip-flop F via the OR gate 31e. Then, the reset signal that has been applied from the output terminal to the reset terminal of the digit selection circuit 31a is cut off, and instead, a signal is applied from the output terminal Q to the selection gate signal 31b, thereby entering the correction state. When select switch S2 is pressed in this state, an ON signal is given to the one-shot circuit 31f, and a one-shot signal is given from the one-shot circuit 31f to the digit selection circuit 31a, which shifts the selected digit of the digit selection circuit 31a and selects the corrected digit. is changed. The modified digit select signal selected in this way is given to the selection gate circuit 31b, and this selection gate circuit 31b
The signal is applied to the time counting circuit 27 as a digit select signal, and is also applied to the display switching circuit 28 as a modified digit clarifying signal. As a result, the correction digit of the display data is displayed blinking on the liquid crystal display device 15 of the digital clock section 3. That is, as shown in FIG. 3, when the control switch S1 is pressed, the month and date data are displayed on the liquid crystal display 15, and the month digit is displayed blinking, and when the select switch S2 is pressed in this state, the month digit is displayed. Instead, the day digit is displayed blinking, and when select switch S2 is pressed again, the display changes to the day of the week/date data and the day digit is displayed blinking.
Then, in this state, if you press the set switch S 3 ,
A set signal of "+1" is applied from the one-shot circuit 31g to the time counting circuit 27, and the correction digits blinking on the liquid crystal display 15 are sequentially incremented by +1 and corrected. After the display data has been corrected in this way, if the control switch S1 is pressed again, the flip-flop F is reset and the corrected state is canceled.

また、デジタル時計部3を1段引き出すと、デ
ジタル時計部3はアラームモードとなる。即ち、
デジタル時計部3が1段引き出されると、モード
切換スイツチ21の各操作子21a,21bのう
ち、操作子21aはオフとなり、操作子21bが
オン状態となるので、モード選択回路30から表
示切換回路28にアラームモード選択信号が与え
られ、これにより液晶表示装置15にアラーム時
刻データが表示される。なお、アラーム時刻デー
タを修正またはセツトする場合には、第3図に示
すように上述した日付・曜日モードの場合と同様
に押釦スイツチS1,S2,S3を適宜操作すれば、ア
ラーム時刻記憶回路32に記憶されたアラーム時
刻が修正され、この修正されたアラーム時刻デー
タが表示切換回路28を介して液晶表示装置15
に表示される。この状態で、デジタル時計部3が
例えば、1段押し込まれると、日付・曜日モード
に切り換わるとともに、上述した修正状態は解除
される。即ち、モードが切り換わると、変化検出
回路31cがその変化を検出し、この検出信号を
フリツプフロツプFの出力端子Qからの信号が与
えられているアンドゲート31hに与え、このア
ンドゲート31hからオアゲート31eを介して
フリツプフロツプFにトリガー信号を与えてリセ
ツトするので、上述した修正状態が解除される。
Furthermore, when the digital clock section 3 is pulled out one step, the digital clock section 3 enters the alarm mode. That is,
When the digital clock section 3 is pulled out one step, the operator 21a of the operators 21a and 21b of the mode changeover switch 21 is turned off and the operator 21b is turned on. An alarm mode selection signal is applied to 28, whereby alarm time data is displayed on the liquid crystal display device 15. When modifying or setting the alarm time data, as shown in Fig. 3, the alarm time can be adjusted by operating pushbutton switches S 1 , S 2 , and S 3 as appropriate in the same way as in the date/day mode described above. The alarm time stored in the memory circuit 32 is corrected, and this corrected alarm time data is displayed on the liquid crystal display device 15 via the display switching circuit 28.
will be displayed. In this state, when the digital clock section 3 is pushed in, for example, by one step, the mode is switched to the date/day of the week mode, and the above-mentioned correction state is canceled. That is, when the mode is switched, the change detection circuit 31c detects the change, applies this detection signal to the AND gate 31h to which the signal from the output terminal Q of the flip-flop F is applied, and from this AND gate 31h, the OR gate 31e is applied. Since a trigger signal is applied to the flip-flop F via the circuit to reset it, the above-mentioned modified state is canceled.

さらに、デジタル時計部3が2段引き出される
と、タイマーモードとなる。即ち、デジタル時計
部3が2段引き出されると、モード切換スイツチ
21の各操作子21a,21bのうち、操作子2
1aはオンし、操作子21bがオフ状態となるの
で、モード選択回路30から表示切換回路28に
タイマーモード選択信号が与えられ、これにより
タイマーモードとなる。このタイマーモードの状
態においても、タイマー時間情報を修正またはセ
ツトする場合は、第3図に示すように上述した日
付・曜日モードと同様に押釦スイツチS1,S2,S3
を上述したように操作すれば、タイマー時間情報
が設定され、表示切換回路28を介して液晶表示
装置15に表示される。そして、タイマーモード
のスタートは制御スイツチS1を再び押し、フリツ
プフロツプFをリセツトすれば良い。即ち、制御
スイツチS1が押されると、オン信号がワンシヨツ
ト回路31dおよびオアゲート31eを介してフ
リツプフロツプFのトリガー端子Tに入力され、
フリツプフロツプFをリセツトして出力端子Qの
出力を停止し、選択ゲート回路31bからの桁セ
レクト信号の出力を禁止して修正状態を解除する
とともに、タイマーモード選択信号の与えられて
いるアンドゲート31iに出力端子から信号を
与え、このアンドゲート31iからスタート信号
をタイマー回路33に与える。これにより、分周
回路25から与えられた100Hzの信号をタイマー
回路33に内蔵した分周回路で再び1Hzに分周し
てカウントを開始し、刻々変化するタイマー情報
(残り時間)を表示切換回路28を介して液晶表
示装置15に表示する。そして、残り時間が
「0」になると、「0」検出回路36からスピーカ
駆動回路34に検出信号が与えられ、スピーカ3
5から警報音を発生する。
Further, when the digital clock section 3 is pulled out two steps, the timer mode is entered. That is, when the digital clock part 3 is pulled out two steps, the operator 2 of the operators 21a and 21b of the mode changeover switch 21
1a is turned on and the operator 21b is turned off, so a timer mode selection signal is applied from the mode selection circuit 30 to the display switching circuit 28, thereby setting the timer mode. Even in this timer mode, if you want to modify or set the timer time information, press the push button switches S 1 , S 2 , S 3 in the same way as in the date/day of the week mode described above, as shown in Figure 3.
By operating as described above, timer time information is set and displayed on the liquid crystal display device 15 via the display switching circuit 28. To start the timer mode, press the control switch S1 again and reset the flip-flop F. That is, when the control switch S1 is pressed, an on signal is input to the trigger terminal T of the flip-flop F via the one-shot circuit 31d and the OR gate 31e, and
The flip-flop F is reset to stop the output of the output terminal Q, and the output of the digit select signal from the selection gate circuit 31b is prohibited to cancel the modified state, and the AND gate 31i to which the timer mode selection signal is applied is A signal is given from the output terminal, and a start signal is given to the timer circuit 33 from this AND gate 31i. As a result, the frequency dividing circuit built in the timer circuit 33 divides the 100 Hz signal given from the frequency dividing circuit 25 to 1 Hz again and starts counting, and the ever-changing timer information (remaining time) is displayed on the switching circuit. It is displayed on the liquid crystal display device 15 via 28. When the remaining time reaches "0", a detection signal is given from the "0" detection circuit 36 to the speaker drive circuit 34, and the speaker 3
5 generates an alarm sound.

上記のように構成された電子時計によれば、時
計ケース4のデジタル収納部4bにデジタル時計
部3を出没可能に収納したので、時計全体の表示
態様(時計の顔)、外観形状、デザイン等が変化
し、従来にはない新しいイメージの電子腕時計を
提供することができる。特に、デジタル時計部3
は時計ケース4のデジタル収納部4b内に収納さ
れると、デジタル時計部3の一部が時計ケース4
の右下の開口部分4dから露呈するだけであるか
ら、携帯時におけるデジタル時計部3の露出部分
が小さくなり、コンビネーシヨンウオツチとして
高級感を出すことができる。しかも、アナログ時
計部2とデジタル時計部3とはその一部が重なつ
ているので、時計全体をコンパクトに構成できる
と共に、いずれか一方(この実施例ではアナログ
時計部2)の表示部分を大きくすることができ
る。また、デジタル時計部3の多機能化を図つて
も、外部に露出するスイツチ数が少ないので、ス
イツチの誤操作を防ぐことができると共に、シン
プルな外観形状にすることができ、これによつて
も高級感を出すことができる。さらに、デジタル
時計部3の液晶表示装置15はデジタル時計部3
の引き出し操作に応じてモードを切り換えること
ができるので、引き出し状態に応じたモードの情
報を良好にかつ速やかに読み取ることができると
ともに、修正状態でモードが切り換わつても、自
動的に修正状態が解除されるので、これによつて
も、誤操作を少なくすることができる。
According to the electronic watch configured as described above, since the digital watch section 3 is retractably stored in the digital storage section 4b of the watch case 4, the display mode (clock face), external shape, design, etc. of the entire watch, etc. has changed, making it possible to offer electronic watches with a new image that has never existed before. In particular, the digital clock section 3
When the digital watch part 3 is stored in the digital storage part 4b of the watch case 4, a part of the digital watch part 3 is stored in the watch case 4.
Since the digital watch section 3 is only exposed through the lower right opening 4d, the exposed section of the digital watch section 3 when carried is small, and the combination watch can give off a luxurious look. Moreover, since the analog clock section 2 and the digital clock section 3 partially overlap, the entire clock can be configured compactly, and the display section of either one (in this embodiment, the analog clock section 2) can be made larger. can do. Furthermore, even if the digital clock section 3 is made multi-functional, the number of exposed switches is small, which prevents erroneous operation of the switches, and allows for a simple external shape. It can give a sense of luxury. Furthermore, the liquid crystal display device 15 of the digital clock section 3
Since the mode can be switched according to the withdrawal operation, it is possible to read the information of the mode according to the withdrawal state well and quickly, and even if the mode is switched in the correction state, the correction state is automatically changed. This also reduces the possibility of erroneous operations.

なお、上述した実施例は押釦スイツチS1,S2
S3を時計ケース4に設けたが、デジタル時計部3
のケース13に設けても良い。また押釦スイツチ
S1,S2,S3を設けずにリユーズ12のみでデジタ
ル時計部3およびアナログ時計部2の修正を行な
うようにしても良い。即ち、この場合には、リユ
ーズ12を2段階に引き出せるようにし、1段引
き出したときにはデジタル時計部3の修正が可能
で、2段引き出したときにはアナログ時計部2の
修正ができるようにし、特に、1段引き出したと
きには上述した制御スイツチS1に相当するスイツ
チがオンし、この状態でリユーズ12を右へ回す
と上述したセレクトスイツチS2に相当するスイツ
チがオンし、また左へ回すと上述したセツトスイ
ツチS3に相当するスイツチがオンするように構成
すれば良く、入力制御部は上述した入力制御部3
1にリユーズ12を1段引き出した時にオンする
スイツチの信号処理回路として立上がりワンシヨ
ツト回路、立下がりワンシヨツト回路およびアン
ドゲートを追加するだけで良い。即ち、リユーズ
12を1段引き出したときにオンするスイツチに
立上がりワンシヨツト回路と立下りワンシヨツト
回路とを接続し、立上りワンシヨツト回路の出力
は直接上述したオアゲート31eに与え、立下り
ワンシヨツト回路の出力は、フリツプフロツプF
の出力端子Qからの信号がゲート信号として入力
されるアンドゲートを介してオアゲート31eに
与える構成にすれば良い。このような入力制御部
においても、上述した実施例と同様の作用効果が
あるほか、特に1つのリユーズ12で多くのスイ
ツチ機能を行なうので、スイツチ数を極めて少な
くすることができる。
In addition, in the above-mentioned embodiment, the push button switches S 1 , S 2 ,
S 3 was installed in the watch case 4, but the digital watch part 3
It may be provided in the case 13. Also push button switch
The digital clock section 3 and the analog clock section 2 may be corrected only by the reuse 12 without providing S 1 , S 2 , and S 3 . That is, in this case, the reuse 12 can be pulled out in two steps, and when it is pulled out one step, the digital clock section 3 can be corrected, and when it is pulled out two steps, the analog clock section 2 can be corrected, and in particular, When pulled out one step, the switch corresponding to the above-mentioned control switch S 1 is turned on, and in this state, when the reuse 12 is turned to the right, the switch corresponding to the above-mentioned select switch S 2 is turned on, and when it is turned to the left again, the above-mentioned switch is turned on. The configuration may be such that a switch corresponding to the set switch S3 is turned on, and the input control section is configured so that the switch corresponding to the set switch S3 is turned on.
It is only necessary to add a rising one-shot circuit, a falling one-shot circuit, and an AND gate as signal processing circuits for the switch that turns on when the reuse 12 is pulled out one step. That is, a rising one-shot circuit and a falling one-shot circuit are connected to the switch that is turned on when the reuse 12 is pulled out one step, and the output of the rising one-shot circuit is directly applied to the above-mentioned OR gate 31e, and the output of the falling one-shot circuit is as follows. flip flop F
The configuration may be such that the signal from the output terminal Q of is applied to the OR gate 31e via an AND gate which is input as a gate signal. Such an input control section also has the same functions and effects as those of the above-mentioned embodiment, and in particular, since one reuse 12 performs many switch functions, the number of switches can be extremely reduced.

また、上述した実施例では電池等を内蔵したデ
ジタル時計部3をデジタル表示ユニツトの構成例
として示したが、デジタル表示ユニツトはデータ
をデジタル表示する表示装置が時計本体に対して
出没するものであれば良く、表示装置だけで構成
しても良い。
Further, in the above-described embodiment, the digital clock section 3 with a built-in battery etc. was shown as an example of the structure of the digital display unit, but the digital display unit may be one in which a display device for digitally displaying data appears on the main body of the clock. However, it may be configured only with a display device.

さらに、この考案は上述したようなコンビネー
シヨンウオツチに限られることなく、両方ともデ
ジタル時計部、あるいは3つ以上の時計装置を備
えたものであつても良く、また腕時計に限らず、
ペンダント時計等の他の時計にも広く適用するこ
とができる。
Furthermore, this invention is not limited to the above-mentioned combination watch, but may also include both digital clock parts or three or more clock devices, and is not limited to wristwatches.
It can also be widely applied to other watches such as pendant watches.

[考案の効果] 以上説明したように、この考案に係る電子時計
によれば、時計本体に出没自在に設けられた多機
能型のデジタル表示ユニツトの出没移動で各種機
能を選択し、前記時計本体に設けられた制御スイ
ツチで前記デジタル表示ユニツトを修正モードに
設定して、修正スイツチでデジタル表示ユニツト
に表示された情報を修正するとともに、前記制御
スイツチの再操作および前記機能選択手段による
機能の切り換えで前記修正モードを解除するよう
にしたので、表面に露出するスイツチ数が少な
く、スイツチの誤操作を防ぐとともに、簡単かつ
容易にデジタル表示ユニツトの各機能の切り換
え、および表示の修正、設定等を行なうことがで
きるという利点がある。
[Effects of the invention] As explained above, according to the electronic timepiece according to the invention, various functions can be selected by moving the multifunctional digital display unit that is provided in the watch body so as to be able to appear and disappear. The digital display unit is set to a correction mode by a control switch provided in the digital display unit, and the information displayed on the digital display unit is corrected by the correction switch, and the control switch is operated again and the function is switched by the function selection means. Since the correction mode is canceled at the time, the number of switches exposed on the surface is small, preventing erroneous operation of the switches, and making it easy to switch each function of the digital display unit and to correct and set the display. It has the advantage of being able to

【図面の簡単な説明】[Brief explanation of the drawing]

図はこの考案を電子腕時計に適用した場合の一
実施例を示し、第1図Aはその外観平面図、第1
図BはA−A断面図、第1図CはB−B断面図、
第2図はその使用状態を示し、第2図Aはデジタ
ル時計部を収納した状態の外観平面図、第2図B
はデジタル時計部を1段引き出した状態の要部平
面図、第2図Cはデジタル時計部を2段引き出し
た状態の要部平面図、第3図はデジタル時計部の
操作仕様を示す図、第4図は回路構成を示したブ
ロツク図、第5図は入力制御部を示す図である。 1……電子腕時計、2……アナログ時計部、3
……デジタル時計部、4……時計ケース、4a…
…アナログ収納部、4b……デジタル収納部、1
2……リユーズ、15……液晶表示装置、21…
…モード切換スイツチ、22……押釦スイツチ、
22a……制御スイツチ、22b……セレクトス
イツチ、22c……セツトスイツチ、27……時
刻計数回路、31……入力制御部、31a……桁
選択回路、31b……選択ゲート回路、31c…
…変化検出回路、32……アラーム時刻記憶回
路、33……タイマー回路、F……フリツプフロ
ツプ。
The figure shows an example in which this invention is applied to an electronic wristwatch.
Figure B is an AA cross-sectional view, Figure 1 C is a B-B cross-sectional view,
Figure 2 shows its usage condition, Figure 2A is an external plan view with the digital clock part stored, and Figure 2B
is a plan view of the main parts with the digital clock section pulled out one step, FIG. 2C is a plan view of the main parts with the digital clock section pulled out two steps, and FIG. FIG. 4 is a block diagram showing the circuit configuration, and FIG. 5 is a diagram showing the input control section. 1...Electronic watch, 2...Analog watch section, 3
...Digital clock section, 4...Watch case, 4a...
...Analog storage section, 4b...Digital storage section, 1
2...Reuse, 15...Liquid crystal display device, 21...
...Mode selection switch, 22...Push button switch,
22a...control switch, 22b...select switch, 22c...set switch, 27...time counting circuit, 31...input control section, 31a...digit selection circuit, 31b...selection gate circuit, 31c...
...Change detection circuit, 32...Alarm time storage circuit, 33...Timer circuit, F...Flip-flop.

Claims (1)

【実用新案登録請求の範囲】 上面に文字板が配置されると共に側面が開口さ
れてユニツト収納部が形成された時計ケースと、 この時計ケース内部に配置され前記文字板上の
指針を運針するアナログ時計部と、 前記時計ケースの前記ユニツト収納部に出没自
在に収納され上面に複数機能の情報のうちの一つ
が切換表示されるデジタル表示装置を備えたデジ
タル表示ユニツトと、 第一の操作スイツチ手段と、 この第一の操作スイツチ手段の最初の操作を記
憶して前記デジタル表示ユニツトの前記デジタル
表示装置に表示されている情報を修正可能な状態
に設定し前記第一の操作スイツチ手段の2回めの
操作でクリアされて前記修正可能な状態を解除す
る修正状態記憶手段と、 前記第一の操作スイツチの前記最初の操作によ
つて前記修正状態記憶手段が修正可能な状態に設
定されている際に前記ユニツト収納部に前記デジ
タル表示ユニツトを出没移動させることによりス
イツチ入力がなされ前記修正状態記憶手段をクリ
アして修正可能な状態を解除すると共に表示され
る情報を他の機能の情報に切換える第二のスイツ
チ手段とを備えてなる電子時計。
[Claims for Utility Model Registration] A watch case in which a dial is arranged on the top surface and a unit storage section is formed by opening the side surface, and an analog placed inside the watch case to move the hands on the dial. a clock section; a digital display unit that is removably housed in the unit storage section of the watch case and includes a digital display device that displays one of a plurality of functions on its top surface; and a first operation switch means. and storing the first operation of the first operation switch means and setting the information displayed on the digital display device of the digital display unit in a state where it can be modified, and operating the first operation switch means twice. a corrected state storage means that is cleared by a second operation to release the correctable state; and the corrected state storage means is set to a correctable state by the first operation of the first operation switch. At this time, a switch input is made by moving the digital display unit into and out of the unit storage section, clearing the correction state storage means and canceling the correctable state, and switching the displayed information to information of another function. An electronic clock comprising a second switch means.
JP1986154996U 1986-10-09 1986-10-09 Expired JPH0429435Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1986154996U JPH0429435Y2 (en) 1986-10-09 1986-10-09

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1986154996U JPH0429435Y2 (en) 1986-10-09 1986-10-09

Publications (2)

Publication Number Publication Date
JPS6360993U JPS6360993U (en) 1988-04-22
JPH0429435Y2 true JPH0429435Y2 (en) 1992-07-16

Family

ID=31075297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1986154996U Expired JPH0429435Y2 (en) 1986-10-09 1986-10-09

Country Status (1)

Country Link
JP (1) JPH0429435Y2 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5769276A (en) * 1980-10-17 1982-04-27 Casio Comput Co Ltd Electronic watch
JPS5726094B2 (en) * 1978-11-10 1982-06-02

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56169290U (en) * 1980-05-19 1981-12-14
JPS5726094U (en) * 1980-07-22 1982-02-10

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5726094B2 (en) * 1978-11-10 1982-06-02
JPS5769276A (en) * 1980-10-17 1982-04-27 Casio Comput Co Ltd Electronic watch

Also Published As

Publication number Publication date
JPS6360993U (en) 1988-04-22

Similar Documents

Publication Publication Date Title
JPH09251084A (en) Electronic watch
US4697931A (en) Electronic timepiece including slidable digital display sections
JPH0429435Y2 (en)
US5008866A (en) Alarm setting program for alarm timepiece with alternate time zone
US4989188A (en) Program to display an alternate mode in a multimode timepiece
JPH0439597Y2 (en)
JPH0429433Y2 (en)
JPH0425674Y2 (en)
JP2005315669A (en) Multifunctional clock
JPS5824758B2 (en) Denshikōgaku Hiyōjidokei
JPH0314150B2 (en)
JPS6153672B2 (en)
US4182108A (en) Electronic timepiece correction circuit
JPS62129782A (en) Display digit controller for electronic timepiece
JPS62100682A (en) Electronic timepiece
JP3269194B2 (en) Electronic clock
JPH0656419B2 (en) Electronic clock mode switching device
JPH0656418B2 (en) Electronic clock
JPS62100686A (en) Input unit for electronic timepiece
JPS582392B2 (en) Tokeisouchi
JPS6133149B2 (en)
JPS6055787B2 (en) multifunctional electronic clock
JPS62129783A (en) Mode switch for electronic timepiece
JPH056393U (en) Electronic watch
JPH07325168A (en) Electronic apparatus with display of operational content