JPH04287089A - Plasma display device - Google Patents

Plasma display device

Info

Publication number
JPH04287089A
JPH04287089A JP3051743A JP5174391A JPH04287089A JP H04287089 A JPH04287089 A JP H04287089A JP 3051743 A JP3051743 A JP 3051743A JP 5174391 A JP5174391 A JP 5174391A JP H04287089 A JPH04287089 A JP H04287089A
Authority
JP
Japan
Prior art keywords
display
command
plasma display
output
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3051743A
Other languages
Japanese (ja)
Inventor
Naoki Matsui
直紀 松井
Keiichi Kaneko
金子 啓一
Shoichi Obata
小幡 昌一
Hiroyuki Shibata
博之 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3051743A priority Critical patent/JPH04287089A/en
Publication of JPH04287089A publication Critical patent/JPH04287089A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

PURPOSE:To prevent the abnormal display of a plasma display device incorporating a display controlling even when the scanning output period of the display controller is unsettled or a display command is given in this period. CONSTITUTION:The plasma display device provided with an X-Y matrix type plasma display unit 105 on which a picture is displayed based on a display control signal SGC by plasma discharging light emission and a display control means 104 which outputs the display control signal SGC based on an input SIN from the external related to picture display consists of a power-on detecting means 101 which detects power-on of the plasma display device to output a power-on signal SPW, a command detecting means 102 which detects supply of an initializing command from the input SIN to output a command detection signal SCD, and a display inhibiting means 103 which inhibits the display operation of the plasma display unit 105 till the output of the command detection signal SCD.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は、プラズマディスプレイ
装置に係り、より詳しくは、ディスプレイコントローラ
を内蔵した形式のプラズマディスプレイ装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display device, and more particularly to a plasma display device having a built-in display controller.

【0002】0002

【従来の技術】従来のプラズマディスプレイ装置は、C
RTC(CRTコントローラ)やLCDC(LCDコン
トローラ)等のディスプレイコントローラを用いず、独
自のCRTインタフェース準拠仕様でユーザに提供され
ていた。しかし、最近、ホストコンピュータに直結でき
るCRTインタフェースに接続できる形式の装置に対す
る需要が高まってきたことにより、このCRTインタフ
ェースで駆動するためのCRTCやLCDCを内蔵した
プラズマディスプレイ装置が使われるようになった。
[Prior Art] A conventional plasma display device uses C.
It was provided to users with a unique CRT interface compliant specification without using a display controller such as an RTC (CRT controller) or an LCDC (LCD controller). However, recently, as demand has increased for devices that can be connected to a CRT interface that can be directly connected to a host computer, plasma display devices that have a built-in CRTC or LCDC that can be driven by this CRT interface have come into use. .

【0003】0003

【発明が解決しようとする課題】しかし、これらのディ
スプレイコントローラを内蔵したプラズマディスプレイ
装置においては、電源投入後、ホストコンピュータから
のパラメータセット(初期化)コマンド投入によりディ
スプレイコントローラからの走査出力周期を一定させる
までの期間、及び、誤ってパラメータセット(初期化)
コマンドを実行せずに表示コマンド等の他のコマンド処
理を行った場合においては、表示に対してなんらの処置
も行っていなかった。このため、前記のようなディスプ
レイコントローラからの走査出力周期が不定の期間、及
びその期間中に表示コマンドが与えられた場合等におい
ては、異常表示が発生する場合があるという問題があっ
た。
[Problems to be Solved by the Invention] However, in plasma display devices equipped with these display controllers, after the power is turned on, the scanning output period from the display controller cannot be kept constant by inputting a parameter set (initialization) command from the host computer. The period until the parameter is set incorrectly (initialization)
When processing other commands such as a display command without executing a command, no action is taken on the display. For this reason, there is a problem in that an abnormal display may occur during a period where the scan output cycle from the display controller is indefinite as described above, and when a display command is given during that period.

【0004】そこで、本発明は、ディスプレイコントロ
ーラの走査出力周期が不定の期間及びその期間に表示コ
マンドが与えられた場合等においても異常表示を防止し
得るプラズマディスプレイ装置を提供することを目的と
する。
SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a plasma display device that can prevent abnormal display even when the scanning output cycle of a display controller is indefinite and a display command is given during that period. .

【0005】[0005]

【課題を解決するための手段】上記課題を解決するため
に、請求項1記載の発明は、図1の原理説明図に示すよ
うに、表示制御信号SGCに基づきプラズマ放電発光に
より画像を表示するX−Yマトリクス形プラズマディス
プレイユニット105と、画像表示に関する外部からの
入力SINに基づき表示制御信号SGCを出力する表示
制御手段104と、を備えたプラズマディスプレイ装置
において、このプラズマディスプレイ装置への電源投入
を検出し電源投入信号SPWを出力する電源投入検出手
段101と、入力SIN中から初期化コマンドの投入を
検出しコマンド検出信号SCDを出力するコマンド検出
手段102と、電源投入信号SPW出力後、コマンド検
出信号SCD出力までの期間、プラズマディスプレイユ
ニット105の表示動作を禁止する表示禁止手段103
と、を有して構成される。
[Means for Solving the Problems] In order to solve the above problems, the invention according to claim 1 displays an image by plasma discharge light emission based on a display control signal SGC, as shown in the principle explanatory diagram of FIG. In a plasma display device including an X-Y matrix type plasma display unit 105 and a display control means 104 that outputs a display control signal SGC based on an external input SIN regarding image display, power is turned on to the plasma display device. A power-on detection means 101 detects input of the initialization command from input SIN and outputs a power-on signal SPW, and a command detection means 102 detects input of an initialization command from input SIN and outputs a command detection signal SCD. Display prohibiting means 103 for prohibiting the display operation of the plasma display unit 105 until the detection signal SCD is output.
It is composed of the following.

【0006】[0006]

【作用】上記構成を有する請求項1記載の発明によれば
、図1の原理説明図において、プラズマディスプレイ装
置100への電源投入後、電源投入検出手段101は表
示禁止手段103に電源投入信号SPWを出力し、表示
禁止手段103はX−Yマトリクス形プラズマディスプ
レイユニット105に対して直ちに表示禁止信号PHB
を出力し、X−Yマトリクス形プラズマディスプレイユ
ニット105の表示動作を禁止する。その後ホストコン
ピュータより初期化コマンドが投入され、コマンド検出
手段102がこれを外部入力SIN中から検出すると、
コマンド検出信号SCDが表示禁止手段103に出力さ
れる。このことにより、表示禁止手段103はX−Yマ
トリクス形プラズマディスプレイユニット105に対し
て出力していた表示禁止信号PHBを解除し、以後ホス
トコンピュータからのコマンドに応じて表示動作が可能
となる。
According to the invention as set forth in claim 1 having the above-mentioned configuration, in the principle explanatory diagram of FIG. The display prohibition means 103 immediately sends a display prohibition signal PHB to the XY matrix type plasma display unit 105.
is output, and the display operation of the XY matrix type plasma display unit 105 is prohibited. After that, an initialization command is input from the host computer, and when the command detection means 102 detects this from the external input SIN,
The command detection signal SCD is output to the display inhibiting means 103. As a result, the display inhibiting means 103 cancels the display inhibiting signal PHB outputted to the XY matrix type plasma display unit 105, and henceforth, display operations are enabled in response to commands from the host computer.

【0007】これにより、図4に示すようにプラズマデ
ィスプレイ装置100の電源投入後、ホストコンピュー
タからの初期化コマンドを受けつけるまでの期間、X−
Yマトリクス形プラズマディスプレイユニット105を
表示禁止状態にすることにより、その期間における異常
表示を防止することができる。すなわち、表示制御手段
104中のディスプレイコントローラ(図示せず)の走
査出力周期が不定であるような期間、及びその期間中に
表示コマンドが与えられた場合等であっても、X−Yマ
トリクス形プラズマディスプレイユニット105の表示
動作は強制的に禁止されているので、異常表示は防止さ
れる。
As a result, as shown in FIG. 4, the X-
By placing the Y matrix type plasma display unit 105 in a display prohibited state, abnormal display during that period can be prevented. That is, even during a period in which the scanning output cycle of the display controller (not shown) in the display control means 104 is indefinite, and even if a display command is given during that period, the X-Y matrix type Since the display operation of the plasma display unit 105 is forcibly prohibited, abnormal display is prevented.

【0008】[0008]

【実施例】次に、本発明の好適な実施例を図面に基づい
て説明する。図2は本発明の一実施例の構成を示す図で
ある。図に示すように、このプラズマディスプレイ装置
100Aは、外部からの入力を受け入れるインタフェー
スバッファ回路1と、これらの入力に基づき駆動信号A
CTを出力するディスプレイコントローラ2と、AC入
力AIをこのプラズマディスプレイ装置100Aの各部
に供給する電源ユニット8と、電源ユニット8における
電源投入を検出するとともに前記入力中の初期化コマン
ドを検出し当該期間中表示禁止信号PHBを出力する表
示禁止信号出力回路3と、画像情報を一時格納するビデ
オRAM回路4と、ディスプレイコントローラ2中に含
まれるキャラクタジェネレータ(CG:図示せず)用の
データ情報等を格納するCGROM回路5と、駆動信号
ACTを表示制御信号に変換する駆動信号変換回路6と
、この表示制御信号により画像を表示するX−Yマトリ
クス形プラズマディスプレイユニット12と、を備えて
いる。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, preferred embodiments of the present invention will be described with reference to the drawings. FIG. 2 is a diagram showing the configuration of an embodiment of the present invention. As shown in the figure, this plasma display device 100A includes an interface buffer circuit 1 that receives external inputs, and a drive signal A based on these inputs.
A display controller 2 that outputs CT, a power supply unit 8 that supplies AC input AI to each part of this plasma display device 100A, and a power supply unit 8 that detects the power-on of the power supply unit 8 and detects the initialization command being inputted during the corresponding period. A display prohibition signal output circuit 3 that outputs a medium display prohibition signal PHB, a video RAM circuit 4 that temporarily stores image information, and data information for a character generator (CG: not shown) included in the display controller 2. It includes a CGROM circuit 5 for storage, a drive signal conversion circuit 6 for converting a drive signal ACT into a display control signal, and an XY matrix type plasma display unit 12 for displaying an image based on the display control signal.

【0009】また、X−Yマトリクス形プラズマディス
プレイユニット12は、プラズマ放電発光により画像を
表示するプラズマディスプレイパネル(以下、PDPパ
ネルと略称する。)11と、PDPパネル11上のY電
極(図示せず)を駆動するYドライバ9と、PDPパネ
ル11上のX電極(図示せず)を駆動するXドライバ1
0と、前記表示制御信号に基づきYドライバ9及びXド
ライバ10を制御するPDPコントローラ7と、を有し
ている。
The X-Y matrix type plasma display unit 12 also includes a plasma display panel (hereinafter referred to as a PDP panel) 11 that displays images by plasma discharge light emission, and a Y electrode (not shown) on the PDP panel 11. Y driver 9 that drives the X electrode (not shown) on the PDP panel 11, and X driver 1 that drives the X electrode (not shown) on the PDP panel 11
0, and a PDP controller 7 that controls the Y driver 9 and the X driver 10 based on the display control signal.

【0010】ここに、外部からの入力としては、データ
線DT、選択信号SL、アドレス線AD、R/W信号R
W、リセット信号RSTがある。また、表示制御信号と
しては、水平同期信号HSYNC、垂直同期信号VSY
NC、クロック信号CLK、データ信号DAがある。こ
こで、X−Yマトリクス形プラズマディスプレイユニッ
ト12はX−Yマトリクス形プラズマディスプレイユニ
ット105に相当する。ディスプレイコントローラ2と
ビデオRAM回路4とCGROM回路5と駆動信号変換
回路6とは表示制御手段104を構成している。
Here, external inputs include data line DT, selection signal SL, address line AD, and R/W signal R.
W, there is a reset signal RST. In addition, as display control signals, horizontal synchronization signal HSYNC, vertical synchronization signal VSY
There are NC, clock signal CLK, and data signal DA. Here, the XY matrix type plasma display unit 12 corresponds to the XY matrix type plasma display unit 105. The display controller 2, video RAM circuit 4, CGROM circuit 5, and drive signal conversion circuit 6 constitute a display control means 104.

【0011】次に、図2における表示禁止信号出力回路
3のより詳細な構成を図3に示す。この表示禁止信号出
力回路3は、図に示すようにコマンドコード設定回路3
1と比較回路32とフリップフロップ回路33とAND
回路34とパワーオンリセット用IC35とを有してい
る。図3において、コマンドコード設定回路31はホス
トコンピュータからのパラメータセットコマンドなどの
初期化コマンドのコードに対応してコード設定するため
の設定スイッチ、設定端子等を含む設定回路である。比
較回路32は、ホストコンピュータからのコマンドコー
ドとコマンドコード設定回路31のコマンドコードとを
比較するためのMagnitude Comparat
or等の比較回路である。フリップフロップ回路33は
、ホストコンピュータより初期化コマンドが投入された
ことを検出した場合に、表示禁止信号PHBを出力する
フリップフロップ回路である。AND回路34は、ホス
トコンピュータからこのプラズマディスプレイ装置10
0Aにコマンドが投入されたことを検出するAND回路
である。パワーオンリセット用IC35は、このプラズ
マディスプレイ装置100Aの電源が立ち上がったこと
を検出するパワーオンリセット用ICである。  次に
、図3及び図4を用いてこの表示禁止信号出力回路3の
動作を説明する。図4に示すように、プラズマディスプ
レイ装置100Aの電源が投入されると、パワーオンリ
セット用IC35の出力PWはVCCの電圧を検出し、
規定値になるまで“L”レベルを保つ。この場合、VC
Cが2.0V位まではPWの出力は不定である。そして
、規定値に達すると、パワーオンリセット用IC35は
“H”レベルのPWを出力するが、規定値に到達後もあ
る一定期間TD の間は“L”レベルを出力するように
外部設定される。
Next, FIG. 3 shows a more detailed configuration of the display inhibit signal output circuit 3 in FIG. 2. This display prohibition signal output circuit 3 includes a command code setting circuit 3 as shown in the figure.
1, comparison circuit 32, flip-flop circuit 33, AND
It has a circuit 34 and a power-on reset IC 35. In FIG. 3, a command code setting circuit 31 is a setting circuit including a setting switch, a setting terminal, etc. for setting a code corresponding to the code of an initialization command such as a parameter set command from a host computer. The comparison circuit 32 is a Magnitude Comparator for comparing the command code from the host computer and the command code of the command code setting circuit 31.
This is a comparison circuit such as or. The flip-flop circuit 33 is a flip-flop circuit that outputs a display prohibition signal PHB when it detects that an initialization command has been input from the host computer. The AND circuit 34 connects the plasma display device 10 from the host computer.
This is an AND circuit that detects that a command is input to 0A. The power-on reset IC 35 is a power-on reset IC that detects that the power of the plasma display device 100A is turned on. Next, the operation of this display inhibit signal output circuit 3 will be explained using FIGS. 3 and 4. As shown in FIG. 4, when the plasma display device 100A is powered on, the output PW of the power-on reset IC 35 detects the voltage of VCC,
Maintain “L” level until the specified value is reached. In this case, V.C.
The output of PW is unstable until C reaches about 2.0V. When the specified value is reached, the power-on reset IC 35 outputs the "H" level PW, but it is externally set to output the "L" level for a certain period of time TD even after reaching the specified value. Ru.

【0012】このパワーオンリセット用IC35の出力
PWをリップフロップ回路33のCLR端子に入力する
ことにより、フリップフロップ回路33の出力PHB(
表示禁止信号)は電源投入後直ちにクリアされ“L”レ
ベルとなる。そして、この表示禁止信号PHBをPDP
コントローラ7のRST端子に入力することにより表示
禁止信号PHBが“L”レベルの期間はYドライバ9及
びXドライバ10の出力を高インピーダンス状態とし、
PDPパネル11への表示が禁止される。この状態でホ
ストコンピュータより表示コマンド等が投入されても(
a)、パラメータセットコマンドとコマンドコードが一
致しないため、比較回路32の出力CPは“H”(A=
B)にならずフリップフロップ回路33の出力PHBは
“L”レベルのままで表示禁止は解除されない。
By inputting the output PW of this power-on reset IC 35 to the CLR terminal of the flip-flop circuit 33, the output PHB(
The display inhibit signal) is cleared immediately after the power is turned on and goes to "L" level. Then, this display prohibition signal PHB is transmitted to the PDP.
By inputting it to the RST terminal of the controller 7, the outputs of the Y driver 9 and the X driver 10 are set to a high impedance state while the display prohibition signal PHB is at "L" level.
Display on the PDP panel 11 is prohibited. Even if a display command, etc. is input from the host computer in this state (
a) Since the parameter set command and the command code do not match, the output CP of the comparison circuit 32 is “H” (A=
B), the output PHB of the flip-flop circuit 33 remains at the "L" level, and the display inhibition is not released.

【0013】次に、ホストコンピュータよりパラメータ
セットコマンドが投入されると(b)、コマンドコード
が一致し、比較回路32の出力は“H”(A=B)とな
るためその立ち上がりエッジにてフリップフロップ回路
33の出力PHBは“L”から“H”に変化し、表示禁
止が解除される。その後表示コマンドが投入されても(
c)、フリップフロップ回路33の出力PHBの“H”
レベルは変化しないため、電源を再投入するまで表示禁
止状態とはならない。
Next, when a parameter set command is input from the host computer (b), the command codes match and the output of the comparison circuit 32 becomes "H" (A=B), so the flip-flop is activated at the rising edge. The output PHB of the pull circuit 33 changes from "L" to "H", and the display inhibition is canceled. Even if a display command is subsequently entered (
c) “H” of the output PHB of the flip-flop circuit 33
Since the level does not change, the display will not be inhibited until the power is turned on again.

【0014】このようにして、図4における期間TPH
の間はX−Yマトリクス形プラズマディスプレイユニッ
ト105の表示が禁止される表示禁止期間となる。ここ
に、パワーオンリセット用IC35は電源投入検出手段
101に相当する。また、コマンドコード設定回路31
と比較回路32とAND回路34とはコマンド検出手段
102を構成している。そして、フリップフロップ回路
33は表示禁止手段103に相当している。
In this way, the period TPH in FIG.
During this period, there is a display prohibition period in which display on the XY matrix plasma display unit 105 is prohibited. Here, the power-on reset IC 35 corresponds to the power-on detection means 101. In addition, the command code setting circuit 31
, the comparison circuit 32 and the AND circuit 34 constitute a command detection means 102. The flip-flop circuit 33 corresponds to the display inhibiting means 103.

【0015】[0015]

【発明の効果】以上説明したように、本発明によれば、
プラズマディスプレイ装置の電源投入後ホストコンピュ
ータからの初期化コマンドの投入によりディスプレイコ
ントローラからの走査出力周期を一定させるまでの期間
及び、誤って初期化コマンドを実行せずに表示コマンド
等の他のコマンド処理を行った場合においても異常表示
が発生することを防ぐことができ、プラズマディスプレ
イ装置の性能向上に寄与するという効果を奏する。
[Effects of the Invention] As explained above, according to the present invention,
The period from when the power is turned on to the plasma display device until the scan output cycle from the display controller is made constant by inputting an initialization command from the host computer, and the processing of other commands such as display commands without accidentally executing the initialization command. Even when this is done, it is possible to prevent abnormal display from occurring, and this has the effect of contributing to improving the performance of the plasma display device.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】本発明の原理を説明する図である。FIG. 1 is a diagram explaining the principle of the present invention.

【図2】本発明の一実施例の構成を示す図である。FIG. 2 is a diagram showing the configuration of an embodiment of the present invention.

【図3】本発明の一実施例における表示禁止信号出力回
路の構成を示す図である。
FIG. 3 is a diagram showing the configuration of a display prohibition signal output circuit in an embodiment of the present invention.

【図4】本発明の一実施例の動作を示すタイミングチャ
ートである。
FIG. 4 is a timing chart showing the operation of an embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1…インタフェースバッファ回路 2…ディスプレイコントローラ 3…表示禁止信号出力回路 4…ビデオRAM回路 5…CGROM回路 6…駆動信号変換回路 7…PDPコントローラ 8…電源ユニット 9…Yドライバ 10…Xドライバ 11…PDPパネル 12…X−Yマトリクス形プラズマディスプレイユニッ
ト 31…コマンドコード設定回路 32…比較回路 33…フリップフロップ回路 34…AND回路 35…パワーオンリセット用IC 100、100A…プラズマディスプレイ装置101…
電源投入検出手段 102…コマンド検出手段 103…表示禁止手段 104…表示制御手段 105…X−Yマトリクス形プラズマディスプレイユニ
ット ACT…駆動信号 AD…アドレス線 AI…AC入力 CLK…クロック信号 CP…比較出力 DA…データ信号 DT…データ線 EB…AND回路出力 HSYNC…水平同期信号 PHB…表示禁止信号 PW…パワーオンリセットIC出力 RST…リセット信号 RW…R/W信号 SCD…コマンド検出信号 SGC…表示制御信号 SIN…外部入力 SPW…電源投入信号 SL…選択信号 TD …一定期間 TPH…表示禁止期間 VCC…電源電圧 VSYNC…垂直同期信号
1...Interface buffer circuit 2...Display controller 3...Display inhibit signal output circuit 4...Video RAM circuit 5...CGROM circuit 6...Drive signal conversion circuit 7...PDP controller 8...Power supply unit 9...Y driver 10...X driver 11...PDP Panel 12...X-Y matrix type plasma display unit 31...Command code setting circuit 32...Comparison circuit 33...Flip-flop circuit 34...AND circuit 35...Power-on reset IC 100, 100A...Plasma display device 101...
Power-on detection means 102...Command detection means 103...Display prohibition means 104...Display control means 105...X-Y matrix type plasma display unit ACT...Drive signal AD...Address line AI...AC input CLK...Clock signal CP...Comparison output DA …Data signal DT…Data line EB…AND circuit output HSYNC…Horizontal synchronization signal PHB…Display prohibition signal PW…Power-on reset IC output RST…Reset signal RW…R/W signal SCD…Command detection signal SGC…Display control signal SIN …External input SPW…Power on signal SL…Selection signal TD…Certain period TPH…Display inhibit period VCC…Power supply voltage VSYNC…Vertical synchronization signal

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】  表示制御信号(SGC)に基づきプラ
ズマ放電発光により画像を表示するX−Yマトリクス形
プラズマディスプレイユニット(105)と、画像表示
に関する外部からの入力(SIN)に基づき前記表示制
御信号(SGC)を出力する表示制御手段(104)と
、を備えたプラズマディスプレイ装置において、当該プ
ラズマディスプレイ装置への電源投入を検出し電源投入
信号(SPW)を出力する電源投入検出手段(101)
と、前記入力(SIN)中から初期化コマンド(CPS
)の投入を検出しコマンド検出信号(SCD)を出力す
るコマンド検出手段(102)と、前記電源投入信号(
SPW)出力後、前記コマンド検出信号(SCD)出力
までの期間、前記プラズマディスプレイユニット(10
5)の表示動作を禁止する表示禁止手段(103)と、
を有することを特徴とするプラズマディスプレイ装置。
1. An X-Y matrix plasma display unit (105) that displays an image by plasma discharge light emission based on a display control signal (SGC), and the display control signal based on an external input (SIN) related to image display. In a plasma display device equipped with a display control means (104) that outputs a signal (SGC), a power-on detection means (101) that detects power-on to the plasma display device and outputs a power-on signal (SPW).
and the initialization command (CPS) from the input (SIN).
) and outputs a command detection signal (SCD);
SPW) output until the command detection signal (SCD) is output, the plasma display unit (10
5) display prohibition means (103) for prohibiting the display operation;
A plasma display device comprising:
JP3051743A 1991-03-15 1991-03-15 Plasma display device Withdrawn JPH04287089A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3051743A JPH04287089A (en) 1991-03-15 1991-03-15 Plasma display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3051743A JPH04287089A (en) 1991-03-15 1991-03-15 Plasma display device

Publications (1)

Publication Number Publication Date
JPH04287089A true JPH04287089A (en) 1992-10-12

Family

ID=12895403

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3051743A Withdrawn JPH04287089A (en) 1991-03-15 1991-03-15 Plasma display device

Country Status (1)

Country Link
JP (1) JPH04287089A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6159623A (en) * 1997-05-30 2000-12-12 Matsushita Electric Industrial Co., Ltd. Palladium plating solution, palladium plating film formed using the solution and lead frame for semiconductor apparatuses having the palladium plating film
US6522314B1 (en) 1993-11-19 2003-02-18 Fujitsu Limited Flat display panel having internal power supply circuit for reducing power consumption
JP2005196195A (en) * 2003-12-31 2005-07-21 Lg Electronics Inc Method of driving plasma display panel
US7068264B2 (en) 1993-11-19 2006-06-27 Hitachi, Ltd. Flat display panel having internal power supply circuit for reducing power consumption
JP2007218970A (en) * 2006-02-14 2007-08-30 Matsushita Electric Ind Co Ltd Plasma display device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6522314B1 (en) 1993-11-19 2003-02-18 Fujitsu Limited Flat display panel having internal power supply circuit for reducing power consumption
US7068264B2 (en) 1993-11-19 2006-06-27 Hitachi, Ltd. Flat display panel having internal power supply circuit for reducing power consumption
US7592976B2 (en) 1993-11-19 2009-09-22 Hitachi Plasma Patent Licensing Co., Ltd. Flat display panel having internal power supply circuit for reducing power consumption
US6159623A (en) * 1997-05-30 2000-12-12 Matsushita Electric Industrial Co., Ltd. Palladium plating solution, palladium plating film formed using the solution and lead frame for semiconductor apparatuses having the palladium plating film
JP2005196195A (en) * 2003-12-31 2005-07-21 Lg Electronics Inc Method of driving plasma display panel
JP4719463B2 (en) * 2003-12-31 2011-07-06 エルジー エレクトロニクス インコーポレイティド Driving method of plasma display panel
JP2007218970A (en) * 2006-02-14 2007-08-30 Matsushita Electric Ind Co Ltd Plasma display device

Similar Documents

Publication Publication Date Title
US5586333A (en) Method and control apparatus for generating power management signal of computer peripheral equipment in a computer system
US7592976B2 (en) Flat display panel having internal power supply circuit for reducing power consumption
TWI441132B (en) Electrophoresis display having touch screen and method for driving the touch screen
US20090303221A1 (en) Flat display panel having internal power supply circuit for reducing power consumption
KR920008262B1 (en) Detection of the connection of external display unit
JP4248045B2 (en) Liquid crystal display panel controller, control method, and liquid crystal display device
JPH04287089A (en) Plasma display device
JP2006146229A (en) Plasma display apparatus and driving method thereof
JP3387664B2 (en) Flat panel display
KR100370035B1 (en) Method for driving address electrode of plasma display panel
JP2008209884A (en) Reset circuit and plasma display device with the same
JP2005122120A (en) Driving method and driving device for plasma display panel
US20050057448A1 (en) Method for controlling address power on plasma display panel and apparatus thereof
US20030179161A1 (en) Circuitry and method for fast reliable start-up of plasma display panel
JP2899073B2 (en) Image information control device
JP2625220B2 (en) Image display device
JP3532187B2 (en) Flat panel display
JP4276157B2 (en) Plasma display panel and driving method thereof
KR100599647B1 (en) Plasma display panel and driving method thereof
JPH04125586A (en) Plane display driving device
KR100589407B1 (en) Plasma display panel and driving method thereof
JP2548896B2 (en) Data processing device
US20050179620A1 (en) Apparatus for driving plasma display panel
JP2659601B2 (en) Liquid crystal display
KR20050034320A (en) Power control apparatus on plasma display panel and method thereof

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19980514