JPH04284645A - Evaluation method for semiconductor device - Google Patents
Evaluation method for semiconductor deviceInfo
- Publication number
- JPH04284645A JPH04284645A JP3049372A JP4937291A JPH04284645A JP H04284645 A JPH04284645 A JP H04284645A JP 3049372 A JP3049372 A JP 3049372A JP 4937291 A JP4937291 A JP 4937291A JP H04284645 A JPH04284645 A JP H04284645A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- light
- evaluation
- phenomenon
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 59
- 238000011156 evaluation Methods 0.000 title claims abstract description 43
- 239000000463 material Substances 0.000 claims abstract description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims 1
- 238000011161 development Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 32
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 12
- 229910052782 aluminium Inorganic materials 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 229910052814 silicon oxide Inorganic materials 0.000 description 11
- 239000000758 substrate Substances 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 239000004020 conductor Substances 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000012780 transparent material Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
Description
【０００１】0001
【産業上の利用分野】本発明は開発段階において用いる
のに適した半導体装置の評価方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device evaluation method suitable for use in the development stage.
【０００２】0002
【従来の技術】半導体装置におけるホットキャリア現象
やラッチアップ現象は、その半導体装置の特性を劣化さ
せ、寿命を短くしてしまう。近年、半導体装置の高集積
化に伴い、故障が発生した場合の影響が更に大きくなり
、非常に高い信頼性が要求されるようになっている。
そのため、ホットキャリア現象やラッチアップ現象等の
ような半導体装置の特性を劣化させる虞れがある現象が
発生しないように開発段階から十分な対策を施しておく
必要がある。2. Description of the Related Art Hot carrier phenomena and latch-up phenomena in semiconductor devices deteriorate the characteristics of the semiconductor devices and shorten their lifetimes. In recent years, as semiconductor devices have become more highly integrated, the effects of failure have become even greater, and extremely high reliability has become required. Therefore, it is necessary to take sufficient measures from the development stage to prevent phenomena such as hot carrier phenomena and latch-up phenomena that may deteriorate the characteristics of semiconductor devices from occurring.
【０００３】半導体装置の特性を劣化させる虞れがある
ホットキャリア現象やラッチアップ現象等は発光現象を
伴うので、動作試験時において発光現象を検出し、発光
現象が発生した箇所に対して設計変更などの対策を施し
た後に動作加速試験を実施して評価を下していた。[0003] Hot carrier phenomena, latch-up phenomena, etc., which may deteriorate the characteristics of semiconductor devices, are accompanied by light emitting phenomena, so light emitting phenomena are detected during operation tests, and design changes are made to areas where light emitting phenomena occur. After taking measures such as these, an acceleration test was conducted and an evaluation was made.
【０００４】0004
【発明が解決しようとする課題】しかしながら、評価さ
れる半導体装置においては配線等にアルミニウム等の遮
光性材料が用いられているため、全ての発光現象を検出
することができなかった。このため、全く予期していな
い箇所に発光現象が生ずるような場合に対して十分な対
策を施すことができず、長時間の動作加速試験を行う段
階になって初めて不具合が判明するということが多かっ
た。このため、不具合に対する対策が遅れて半導体装置
の開発を著しく遅らせてしまうという問題があった。[Problems to be Solved by the Invention] However, in the semiconductor device to be evaluated, a light-shielding material such as aluminum is used for wiring, etc., so that it has not been possible to detect all light-emitting phenomena. For this reason, it is not possible to take sufficient measures against cases where light emission occurs in completely unexpected locations, and problems may not be discovered until long-term operation acceleration tests are performed. There were many. For this reason, there has been a problem in that countermeasures against the defects are delayed, resulting in a significant delay in the development of semiconductor devices.
【０００５】本発明の目的は、発光現象を伴うホットキ
ャリア現象やラッチアップ現象等の発生を確実に検出す
ることができる半導体装置の評価方法を提供することに
ある。An object of the present invention is to provide a semiconductor device evaluation method that can reliably detect the occurrence of a hot carrier phenomenon or a latch-up phenomenon accompanied by a light emission phenomenon.
【０００６】[0006]
【課題を解決するための手段】本発明の原理を図１を用
いて説明する。評価される半導体装置を図１（ａ） に
示す。同図では評価される半導体装置を模式的に例示し
ている。半導体基板２上に下層配線層４、層間絶縁膜６
、上層配線層８が積層されている。下層配線層４、層間
絶縁膜６が多結晶シリコンや酸化シリコン等の透光性材
料で作られ、上層配線層８がアルミニウム等の遮光性材
料で作られている。このように構成された半導体装置に
おいて、半導体基板２２表面のＸ点でホットキャリア現
象やラッチアップ現象等に起因する発光現象が発生した
とすると、下層配線層４と層間絶縁膜６は透光性である
が、上層配線層８は遮光性であるため、発光した光が上
層配線層８により遮光される。このため、従来のように
評価されるべき半導体装置自身を動作させて光検出器１
０により上方から観測しても、半導体装置において発生
した発光現象を検出できない。[Means for Solving the Problems] The principle of the present invention will be explained with reference to FIG. The semiconductor device to be evaluated is shown in FIG. 1(a). The figure schematically illustrates a semiconductor device to be evaluated. A lower wiring layer 4 and an interlayer insulating film 6 are formed on the semiconductor substrate 2.
, an upper wiring layer 8 are stacked. The lower wiring layer 4 and the interlayer insulating film 6 are made of a light-transmitting material such as polycrystalline silicon or silicon oxide, and the upper wiring layer 8 is made of a light-shielding material such as aluminum. In a semiconductor device configured in this manner, if a light emission phenomenon due to a hot carrier phenomenon, a latch-up phenomenon, etc. occurs at point X on the surface of the semiconductor substrate 22, the lower wiring layer 4 and the interlayer insulating film 6 are However, since the upper wiring layer 8 has a light blocking property, the emitted light is blocked by the upper wiring layer 8. For this reason, the photodetector 1 is operated by operating the semiconductor device itself to be evaluated as in the past.
0, it is not possible to detect the light emission phenomenon occurring in the semiconductor device even if observed from above.
【０００７】そこで、本発明では、図１（ｂ） に示す
ように、評価される半導体装置と同じ構造で、遮光性材
料からなる上層配線層８を透光性材料により置換した評
価用上層配線層８ａとした評価用半導体装置を製造する
。この評価用半導体装置を動作させて発光現象を検出す
る。
ホットキャリア現象やラッチアップ現象等に起因する発
光現象によりＸ点で発生した光は、透光性材料からなる
評価用上層配線層８ａで遮光されることなく、光検出器
１０により発光現象が検出される。Therefore, in the present invention, as shown in FIG. 1(b), an upper layer wiring for evaluation has the same structure as the semiconductor device to be evaluated, but the upper layer wiring layer 8 made of a light-shielding material is replaced with a light-transmitting material. A semiconductor device for evaluation with layer 8a is manufactured. This semiconductor device for evaluation is operated to detect a light emission phenomenon. The light generated at point X due to a light emission phenomenon caused by a hot carrier phenomenon, a latch-up phenomenon, etc. is not blocked by the upper wiring layer 8a for evaluation made of a transparent material, and the light emission phenomenon is detected by the photodetector 10. be done.
【０００８】[0008]
【作用】本発明によれば、遮光性材料を透光性材料に置
換した評価用半導体装置を製造し、その評価用半導体装
置を動作させたときの発光現象を検出するようにしたの
で、発光現象を伴うホットキャリア現象やラッチアップ
現象等の発生を確実に検出することができる。[Operation] According to the present invention, a semiconductor device for evaluation in which a light-shielding material is replaced with a light-transmitting material is manufactured, and a light emission phenomenon is detected when the semiconductor device for evaluation is operated. It is possible to reliably detect the occurrence of hot carrier phenomena, latch-up phenomena, and the like.
【０００９】[0009]
【実施例】本発明の一実施例による半導体装置の評価方
法を図２を用いて説明する。本実施例において評価され
るべき半導体装置は、図２（ａ） に示すように、シリ
コン基板１２上にＭＯＳＦＥＴが形成されたものである
。シリコン基板１２表面に相対してソース領域１４とド
レイン領域１６が形成され、ソース領域１４とドレイン
領域１６間のチャネル領域上には薄いゲート酸化膜（図
示せず）を介して多結晶シリコンからなるゲート電極１
８が形成されている。ソース電極２０とドレイン電極２
２はアルミニウムにより形成され、ソース電極２０は酸
化シリコン膜１８に形成されたコンタクトホールを介し
てソース領域１４にコンタクトし、ドレイン電極２２は
シリコン酸化膜１８に形成されたコンタクトホールを介
してドレイン領域１６にコンタクトしている。ソース電
極２０とドレイン電極２２上には酸化シリコンからなる
層間絶縁膜２４を介してアルミニウムからなる上層配線
層２６が形成されている。Embodiment A method for evaluating a semiconductor device according to an embodiment of the present invention will be described with reference to FIG. The semiconductor device to be evaluated in this example is one in which a MOSFET is formed on a silicon substrate 12, as shown in FIG. 2(a). A source region 14 and a drain region 16 are formed facing the surface of the silicon substrate 12, and a thin gate oxide film (not shown) is formed on the channel region between the source region 14 and the drain region 16, and is made of polycrystalline silicon. Gate electrode 1
8 is formed. Source electrode 20 and drain electrode 2
2 is made of aluminum, the source electrode 20 contacts the source region 14 through a contact hole formed in the silicon oxide film 18, and the drain electrode 22 contacts the drain region 14 through a contact hole formed in the silicon oxide film 18. I am in contact with 16. An upper wiring layer 26 made of aluminum is formed on the source electrode 20 and drain electrode 22 with an interlayer insulating film 24 made of silicon oxide interposed therebetween.
【００１０】ドレイン領域２２近傍のチャネル領域に強
電界が印加されるとホットエレクトロンが発生し、Ｘ点
において発光現象が生ずるが、図２（ａ） に示すよう
に、発光した光は遮光性材料であるアルミニウムにより
形成されたソース電極２０、ドレイン電極２２、上層配
線層２６により遮光される。このため、従来のように評
価されるべき半導体装置自身を動作させて光検出器１０
により上方から観測しても、半導体装置において発生し
た発光現象を検出できない。When a strong electric field is applied to the channel region near the drain region 22, hot electrons are generated and a light emission phenomenon occurs at the X point, but as shown in FIG. Light is blocked by the source electrode 20, drain electrode 22, and upper wiring layer 26, which are made of aluminum. For this reason, the photodetector 10 is operated by operating the semiconductor device itself to be evaluated as in the past.
Therefore, even if observed from above, the light emission phenomenon occurring in the semiconductor device cannot be detected.
【００１１】そこで、本実施例では、図２（ｂ） に示
すように、評価される半導体装置と同じ構造で、遮光性
材料であるアルミニウムからなるソース電極２０、ドレ
イン電極２２、上層配線層２６を透光性材料である多結
晶シリコンにより置換して評価用ソース電極２０ａ、評
価用ドレイン電極２２ａ、評価用上層配線層２６ａとし
た評価用半導体装置を製造する。この評価用半導体装置
を動作させて発光現象を検出する。ホットキャリア現象
やラッチアップ現象等に起因する発光現象によりＸ点で
発生した光は、評価用ソース電極２０ａ、評価用ドレイ
ン電極２２ａ、評価用上層配線層２６ａが透光性材料で
ある多結晶シリコンから形成されているので、遮光され
ることなく光検出器１０により発光現象を検出すること
ができる。Therefore, in this embodiment, as shown in FIG. 2(b), a source electrode 20, a drain electrode 22, and an upper wiring layer 26 made of aluminum, which is a light-shielding material, have the same structure as the semiconductor device to be evaluated. A semiconductor device for evaluation is manufactured by replacing the above with polycrystalline silicon, which is a light-transmitting material, to form a source electrode for evaluation 20a, a drain electrode for evaluation 22a, and an upper wiring layer for evaluation 26a. This semiconductor device for evaluation is operated to detect a light emission phenomenon. The light generated at point X due to a light emission phenomenon caused by a hot carrier phenomenon, a latch-up phenomenon, etc. is generated when the evaluation source electrode 20a, the evaluation drain electrode 22a, and the evaluation upper wiring layer 26a are made of polycrystalline silicon made of a light-transmitting material. Since the photodetector 10 is formed of a light emitting diode, the light emission phenomenon can be detected by the photodetector 10 without being blocked from light.
【００１２】このように本実施例によれば評価用半導体
装置を製造してホットキャリア現象を検出し、その検出
結果に基づいて設計変更などの効果的な対策を施すこと
ができる。本発明の他の実施例による半導体装置の評価
方法を図３を用いて説明する。本実施例において評価さ
れるべき半導体装置は、図３（ａ） に示すように、ｐ
型シリコン基板３０上にＣＭＯＳが形成されたものであ
る。As described above, according to this embodiment, it is possible to manufacture a semiconductor device for evaluation, detect a hot carrier phenomenon, and take effective countermeasures such as a design change based on the detection result. A method for evaluating a semiconductor device according to another embodiment of the present invention will be described with reference to FIG. The semiconductor device to be evaluated in this example has p
A CMOS is formed on a silicon substrate 30.
【００１３】ｐ型シリコン基板３０表面にｎ型ウエル領
域３２が形成されている。ｎ型ウエル領域３２表面には
ｐ型ソース領域３４とｐ型ドレイン領域３６が形成され
、ｐ型ソース領域３４とｐ型ドレイン領域３６間のチャ
ネル領域上には薄いゲート酸化膜（図示せず）を介して
多結晶シリコンからなるゲート電極３８が形成され、Ｎ
ＭＯＳを構成している。An n-type well region 32 is formed on the surface of a p-type silicon substrate 30. A p-type source region 34 and a p-type drain region 36 are formed on the surface of the n-type well region 32, and a thin gate oxide film (not shown) is formed on the channel region between the p-type source region 34 and the p-type drain region 36. A gate electrode 38 made of polycrystalline silicon is formed through the N
It constitutes MOS.
【００１４】ｎ型ウエル領域３２に隣接したｐ型シリコ
ン基板３０表面にはｎ型ソース領域４０とｎ型ドレイン
領域４２が形成され、ｎ型ソース領域４０とｎ型ドレイ
ン領域４２間のチャネル領域上には薄いゲート酸化膜（
図示せず）を介して多結晶シリコンからなるゲート電極
４４が形成され、ＰＭＯＳを構成している。ＰＭＯＳに
おけるソース電極４６とドレイン電極４８はアルミニウ
ムにより形成され、ソース電極４６は酸化シリコン膜５
０に形成されたコンタクトホールを介してｐ型ソース領
域３４にコンタクトし、ドレイン電極４８は酸化シリコ
ン膜５０に形成されたコンタクトホールを介してｐ型ド
レイン領域３６にコンタクトしている。An n-type source region 40 and an n-type drain region 42 are formed on the surface of the p-type silicon substrate 30 adjacent to the n-type well region 32, and on the channel region between the n-type source region 40 and the n-type drain region 42. has a thin gate oxide film (
A gate electrode 44 made of polycrystalline silicon is formed via a polycrystalline silicon (not shown) to constitute a PMOS. A source electrode 46 and a drain electrode 48 in the PMOS are formed of aluminum, and the source electrode 46 is made of a silicon oxide film 5.
The drain electrode 48 contacts the p-type source region 34 through a contact hole formed in the silicon oxide film 50, and the drain electrode 48 contacts the p-type drain region 36 through a contact hole formed in the silicon oxide film 50.
【００１５】ＮＭＯＳにおけるソース電極５２とドレイ
ン電極５４はアルミニウムにより形成され、ソース電極
５２は酸化シリコン膜５０に形成されたコンタクトホー
ルを介してｎ型ソース領域４０にコンタクトし、ドレイ
ン電極５４は酸化シリコン膜５０に形成されたコンタク
トホールを介してｎ型ドレイン領域４２にコンタクトし
ている。The source electrode 52 and drain electrode 54 in the NMOS are made of aluminum, the source electrode 52 contacts the n-type source region 40 through a contact hole formed in the silicon oxide film 50, and the drain electrode 54 is made of silicon oxide. It is in contact with the n-type drain region 42 through a contact hole formed in the film 50.
【００１６】ソース電極４６、ドレイン電極４８、ソー
ス電極５２、ドレイン電極５４上には酸化シリコンから
なる層間絶縁膜５６を介してアルミニウムからなる上層
配線層５８が形成されている。このようなｎウエル型の
ＣＭＯＳを動作させると、ＮＭＯＳのｐ型ソース領域３
４と、ｎ型ウエル領域３２と、ＰＭＯＳのｐ型シリコン
基板３０と、ｎ型ソース領域４０により寄生ｐｎｐｎ構
造が形成され、この寄生ｐｎｐｎ構造によりリーク電流
が増幅されてラッチアップ現象が発生する。ラッチアッ
プ現象により発光した光は、図３（ａ） に示すように
、遮光性材料であるアルミニウムにより形成されたソー
ス電極４６、５２、ドレイン電極４８、５４、上層配線
層５８により遮光される。このため、従来のように評価
されるべき半導体装置自身を動作させて光検出器１０に
より上方から観測しても、半導体装置において発生した
発光現象を検出できない。An upper wiring layer 58 made of aluminum is formed on the source electrode 46, drain electrode 48, source electrode 52, and drain electrode 54 with an interlayer insulating film 56 made of silicon oxide interposed therebetween. When such an n-well type CMOS is operated, the p-type source region 3 of the NMOS
4, the n-type well region 32, the PMOS p-type silicon substrate 30, and the n-type source region 40 form a parasitic pnpn structure, and this parasitic pnpn structure amplifies leakage current and causes a latch-up phenomenon. As shown in FIG. 3A, the light emitted by the latch-up phenomenon is blocked by source electrodes 46 and 52, drain electrodes 48 and 54, and upper wiring layer 58, which are made of aluminum, which is a light blocking material. For this reason, even if the semiconductor device itself to be evaluated is operated and observed from above with the photodetector 10 as in the conventional manner, the light emission phenomenon occurring in the semiconductor device cannot be detected.
【００１７】そこで、本実施例では、図３（ｂ） に示
すように、評価される半導体装置と同じ構造で、遮光性
材料であるアルミニウムからなるソース電極４６、５２
、ドレイン電極４８、５４、上層配線層５８を透光性材
料である多結晶シリコンにより置換して評価用ソース電
極４６ａ、５２ａ、ドレイン電極４８ａ、５４ａ、上層
配線層５８ａとした評価用半導体装置を製造する。この
評価用半導体装置を動作させて発光現象を検出する。ラ
ッチアップ現象に起因する発光現象により発生した光は
、評価用ソース電極４６ａ、５２ａ、ドレイン電極４８
ａ、５４ａ、上層配線層５８ａが透光性材料である多結
晶シリコンから形成されているので、遮光されることな
く光検出器１０により発光現象を検出することができる
。Therefore, in this example, as shown in FIG. 3(b), source electrodes 46 and 52 made of aluminum, which is a light-shielding material, have the same structure as the semiconductor device to be evaluated.
, a semiconductor device for evaluation in which the drain electrodes 48, 54 and the upper wiring layer 58 are replaced with polycrystalline silicon, which is a transparent material, and the source electrodes 46a, 52a, the drain electrodes 48a, 54a, and the upper wiring layer 58a are used for evaluation. Manufacture. This semiconductor device for evaluation is operated to detect a light emission phenomenon. The light generated by the light emission phenomenon caused by the latch-up phenomenon is transmitted to the evaluation source electrodes 46a, 52a and the drain electrode 48.
Since the upper wiring layer 58a and the upper wiring layer 58a are made of polycrystalline silicon, which is a light-transmitting material, the light-emitting phenomenon can be detected by the photodetector 10 without being blocked by light.
【００１８】このように本実施例によれば評価用半導体
装置を製造してラッチアップ現象を検出し、その検出結
果に基づいて設計変更などの効果的な対策を施すことが
できる。本発明は上記実施例に限らず種々の変形が可能
である。例えば、上記実施例では配線層等がアルミニウ
ムにより形成された半導体装置を評価する場合について
説明したが、タングステンや金などの他の遮光性導電材
料を用いる半導体装置にも適用することができる。As described above, according to this embodiment, it is possible to manufacture a semiconductor device for evaluation, detect a latch-up phenomenon, and take effective countermeasures such as a design change based on the detection result. The present invention is not limited to the above embodiments, and various modifications are possible. For example, in the above embodiment, a case has been described in which a semiconductor device in which wiring layers and the like are formed of aluminum is evaluated, but the present invention can also be applied to semiconductor devices using other light-shielding conductive materials such as tungsten and gold.
【００１９】また、遮光性導電材料を置換する透光性導
電材料としては多結晶シリコン以外の他の透光性導電材
料を用いてもよい。さらに、配線層などの導電層以外に
も遮光性材料が用いられる場合には、その遮光性材料を
透光性材料に置換すればよい。Furthermore, as the light-transmitting conductive material to replace the light-shielding conductive material, other light-transmitting conductive materials other than polycrystalline silicon may be used. Furthermore, if a light-shielding material is used in addition to conductive layers such as wiring layers, the light-shielding material may be replaced with a light-transmitting material.
【００２０】[0020]
【発明の効果】以上の通り、本発明によれば、遮光性材
料を透光性材料に置換した評価用半導体装置を製造し、
その評価用半導体装置を動作させたときの発光現象を検
出するようにしたので、発光現象を伴うホットキャリア
現象やラッチアップ現象等の発生を確実に検出すること
ができる。したがって、その検出結果に基づいて設計変
更などの効果的な対策を施すことができ、高信頼性の半
導体装置を実現することができる。[Effects of the Invention] As described above, according to the present invention, a semiconductor device for evaluation in which a light-shielding material is replaced with a light-transmitting material is manufactured,
Since a light emission phenomenon is detected when the semiconductor device for evaluation is operated, it is possible to reliably detect the occurrence of a hot carrier phenomenon, a latch-up phenomenon, etc. that accompany a light emission phenomenon. Therefore, effective measures such as design changes can be taken based on the detection results, and a highly reliable semiconductor device can be realized.
【図１】本発明の原理図である。FIG. 1 is a diagram showing the principle of the present invention.
【図２】本発明の一実施例による半導体装置の評価方法
の説明図である。FIG. 2 is an explanatory diagram of a method for evaluating a semiconductor device according to an embodiment of the present invention.
【図３】本発明の他の実施例による半導体装置の評価方
法の説明図である。FIG. 3 is an explanatory diagram of a semiconductor device evaluation method according to another embodiment of the present invention.
２…半導体基板 ４…下層配線層 ６…層間絶縁膜 ８…上層配線層 １０…光検出器 １２…シリコン基板 １４…ソース領域 １６…ドレイン領域 １８…ゲート電極 ２０…ソース電極 ２２…ドレイン電極 ２４…層間絶縁膜 ２６…上層配線層 ２０ａ…評価用ソース電極 ２２ａ…評価用ドレイン電極 ２６ａ…評価用上層配線層 ３０…ｐ型シリコン基板 ３２…ｎ型ウエル領域 ３４…ｐ型ソース領域 ３６…ｐ型ドレイン領域 ３８…ゲート電極 ４０…ｎ型ソース領域 ４２…ｎ型ドレイン領域 ４４…ゲート電極 ４６…ソース電極 ４８…ドレイン電極 ５０…酸化シリコン膜 ５２…ソース電極 ５４…ドレイン電極 ５６…層間絶縁膜 ５８…上層配線層 ４６ａ…評価用ソース電極 ４８ａ…評価用ドレイン電極 ５２ａ…評価用ソース電極 ５４ａ…評価用ドレイン電極 ５８ａ…評価用上層配線層 2...Semiconductor substrate 4...Lower wiring layer 6...Interlayer insulation film 8... Upper wiring layer 10...Photodetector 12...Silicon substrate 14...Source area 16...Drain region 18...Gate electrode 20...Source electrode 22...Drain electrode 24...Interlayer insulation film 26...Upper wiring layer 20a... Source electrode for evaluation 22a...Drain electrode for evaluation 26a... Upper wiring layer for evaluation 30...p-type silicon substrate 32...n-type well region 34...p-type source region 36...p-type drain region 38...Gate electrode 40...n-type source region 42...n-type drain region 44...Gate electrode 46...Source electrode 48...Drain electrode 50...Silicon oxide film 52...Source electrode 54...Drain electrode 56...Interlayer insulation film 58...Upper wiring layer 46a... Source electrode for evaluation 48a...Drain electrode for evaluation 52a... Source electrode for evaluation 54a...Drain electrode for evaluation 58a... Upper wiring layer for evaluation
Claims (2)
遮光性材料を透光性材料に置換した評価用半導体装置を
製造し、前記評価用半導体装置を動作させたときの発光
現象を検出することにより前記半導体装置を評価するこ
とを特徴とする半導体装置の評価方法。1. Manufacturing a semiconductor device for evaluation in which a light-shielding material constituting the semiconductor device to be evaluated is replaced with a light-transmitting material, and detecting a light emission phenomenon when the semiconductor device for evaluation is operated. A method for evaluating a semiconductor device, characterized in that the semiconductor device is evaluated by:
において、前記遮光性材料は金属であり、前記透光性材
料は多結晶シリコンであることを特徴とする半導体装置
の評価方法。2. The method for evaluating a semiconductor device according to claim 1, wherein the light-shielding material is metal, and the light-transmitting material is polycrystalline silicon.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04937291A JP3152951B2 (en) | 1991-03-14 | 1991-03-14 | Evaluation method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04937291A JP3152951B2 (en) | 1991-03-14 | 1991-03-14 | Evaluation method of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04284645A true JPH04284645A (en) | 1992-10-09 |
| JP3152951B2 JP3152951B2 (en) | 2001-04-03 |
Family
ID=12829202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04937291A Expired - Fee Related JP3152951B2 (en) | 1991-03-14 | 1991-03-14 | Evaluation method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3152951B2 (en) |
-
1991
- 1991-03-14 JP JP04937291A patent/JP3152951B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3152951B2 (en) | 2001-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7439538B2 (en) | Multi-purpose poly edge test structure | |
| JP2009064977A (en) | Semiconductor device, and manufacturing method thereof | |
| JP2002217258A (en) | Semiconductor device, method for measurement of it and manufacturing method for semiconductor device | |
| JPS62273736A (en) | Sealing structure for semiconductor integrated circuit device | |
| US6710415B2 (en) | Semiconductor integrated circuit having anti-fuse, method of fabricating, and method of writing data in the same | |
| US4005455A (en) | Corrosive resistant semiconductor interconnect pad | |
| JP2003203913A (en) | Semiconductor device and semiconductor chip | |
| US5561312A (en) | Protection device for a CMOS integrated circuit apparatus | |
| JPH04284645A (en) | Evaluation method for semiconductor device | |
| JP2009088463A (en) | Photosensor and method of manufacturing the same | |
| JP5492959B2 (en) | Semiconductor device | |
| JP2002203985A (en) | Photodiode and circuit incorporating light receiving element comprising it | |
| US20180226303A1 (en) | Method of manufacturing semiconductor device | |
| JP2713258B2 (en) | Semiconductor device and inspection method thereof | |
| US20110095368A1 (en) | Electrostatic discharge protection device | |
| US6285040B1 (en) | Internal-logic inspection circuit | |
| US5963779A (en) | Integrated circuit using a back gate voltage for burn-in operations | |
| JP2008010640A (en) | Compound semiconductor switch circuit device | |
| JPH0817884A (en) | Semiconductor device and measurement thereof | |
| JP3728389B2 (en) | Semiconductor chip with surface cover | |
| JP4105170B2 (en) | Semiconductor device and inspection method thereof | |
| US6991946B1 (en) | Method and system for providing backside voltage contrast for silicon on insulator devices | |
| JPH1126814A (en) | Light emitting diode | |
| CN115394770A (en) | Passive electrostatic discharge sensor and method for detecting electrostatic discharge | |
| CN113437047A (en) | Test structure of semiconductor device, manufacturing method thereof and memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010116 |
|
| LAPS | Cancellation because of no payment of annual fees |