JPH04281636A - Transmitter-receiver - Google Patents

Transmitter-receiver

Info

Publication number
JPH04281636A
JPH04281636A JP3069226A JP6922691A JPH04281636A JP H04281636 A JPH04281636 A JP H04281636A JP 3069226 A JP3069226 A JP 3069226A JP 6922691 A JP6922691 A JP 6922691A JP H04281636 A JPH04281636 A JP H04281636A
Authority
JP
Japan
Prior art keywords
signal
circuit
frequency
transmission
slot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3069226A
Other languages
Japanese (ja)
Other versions
JP3057522B2 (en
Inventor
Makoto Saito
真 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP3069226A priority Critical patent/JP3057522B2/en
Publication of JPH04281636A publication Critical patent/JPH04281636A/en
Application granted granted Critical
Publication of JP3057522B2 publication Critical patent/JP3057522B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To prevent the deterioration in the reception characteristic due to a leakage signal from a transmission circuit in the TDD system transmitter- receiver. CONSTITUTION:A transmission circuit 10 of the TDD system transmitter-receiver is provided with a modulation circuit 12 converting a sent digital sound signal Sa into a modulated signal Sf, a 1st mixer circuit 13 frequency-converting the modulated signal Sf into a 1st intermediate frequency signal Sit, and a 2nd mixer circuit 15 frequency-converting the 1st intermediate frequency signal Sit into a prescribed channel of transmission signal St to configurate the system in a double superheterodyne system. The generation of a 1st local oscillation signal Sk is allowed only for a period of a transmission slot.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】この発明はTDD方式の送受信装
置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a TDD type transmitter/receiver.

【0002】0002

【従来の技術】テレポイントシステムなどのデジタル携
帯電話機においては、一般に送信と受信とを同一の周波
数とし、いわゆるピンポン伝送を行うTDD方式あるい
はTDMA/TDD方式が採用されている。
2. Description of the Related Art Digital mobile telephones such as telepoint systems generally use the TDD system or TDMA/TDD system, which uses the same frequency for transmission and reception, and performs so-called ping-pong transmission.

【0003】すなわち、TDD方式の場合、例えば図3
に示すように、1つのチャンネル(周波数)が、時間的
に送信スロットTと、受信スロットRとに分割され、こ
れらスロットT、Rが交互に繰り返されるとともに、こ
れらスロットT、Rの間に、ガードバンドタイムTg 
が設けられる。なお、一例として、送信スロットT及び
受信スロットRは1m秒、ガードバンドタイムTg は
数10μ秒である。そして、携帯電話機は、送信スロッ
トTに基地局への送信を行い、受信スロットRに基地局
からの受信を行う。
That is, in the case of the TDD method, for example, as shown in FIG.
As shown in , one channel (frequency) is temporally divided into a transmission slot T and a reception slot R, and these slots T and R are alternately repeated, and between these slots T and R, Guard band time Tg
will be provided. As an example, the transmission slot T and the reception slot R are 1 msec, and the guard band time Tg is several tens of microseconds. Then, the mobile phone transmits to the base station in the transmission slot T, and receives from the base station in the reception slot R.

【0004】そして、このような送受信を行うので、T
DD方式の送受信装置の送信回路及び受信回路は、例え
ば図4に示すように構成されている。
[0004] Since such transmission and reception are performed, T
A transmitting circuit and a receiving circuit of a DD type transmitting/receiving device are configured as shown in FIG. 4, for example.

【0005】すなわち、同図において、10は送信回路
、20は受信回路、31はシステムコントローラを示す
。そして、シスコン31は、この送受信装置の全体の動
作を制御するもので、マイクロコンピュータにより構成
されている。さらに、シスコン31は、各種のタイミン
グ信号及びクロックなども形成するものであり、シスコ
ン31からの信号は、図示はしないが、それぞれの回路
に供給される。
That is, in the figure, 10 is a transmitting circuit, 20 is a receiving circuit, and 31 is a system controller. The system controller 31 controls the overall operation of this transmitting/receiving device, and is composed of a microcomputer. Further, the system controller 31 also forms various timing signals and clocks, and the signals from the system controller 31 are supplied to respective circuits, although not shown.

【0006】そして、送信回路10において、音声信号
Sa が送信処理回路11に供給され、A/D変換、時
間軸圧縮、シスコン31からの制御データの付加など送
信のための処理が行われ、その処理されたデジタル音声
信号Sa が送信スロットTごとに取り出され、この信
号Sa が変調回路12に変調信号として供給され、変
調回路12からは送信スロットTごとに、デジタル音声
信号Sa により例えばFSK変調された被変調信号S
it(キャリア周波数fi は例えば80MHz)が取
り出される。
[0006] Then, in the transmitting circuit 10, the audio signal Sa is supplied to the transmitting processing circuit 11, where processing for transmission such as A/D conversion, time axis compression, and addition of control data from the system controller 31 is performed. The processed digital audio signal Sa is extracted for each transmission slot T, and this signal Sa is supplied as a modulation signal to the modulation circuit 12. From the modulation circuit 12, the digital audio signal Sa is subjected to FSK modulation, for example, for each transmission slot T. modulated signal S
it (carrier frequency fi is, for example, 80 MHz) is extracted.

【0007】そして、この信号Sitがミキサ回路15
に供給されるとともに、送受信チャンネル設定用のシン
セサイザ発振回路33から周波数fc の局部発振信号
Sc が取り出され、この信号Sc がミキサ回路15
に供給され、信号Sitは周波数fs の送信信号St
 に周波数変換される。なお、この周波数変換において
、fs =fi +fc 例えば、fc =2.6 GHz とされる。また、周波数fc 、すなわち、チャンネル
は、シンセサイザ発振回路33がシスコン31により制
御されることにより設定される。
[0007] Then, this signal Sit is sent to the mixer circuit 15.
At the same time, a local oscillation signal Sc of frequency fc is taken out from the synthesizer oscillation circuit 33 for setting transmission and reception channels, and this signal Sc is supplied to the mixer circuit 15.
and the signal Sit is a transmission signal St of frequency fs
The frequency is converted to Note that in this frequency conversion, fs = fi + fc, for example, fc = 2.6 GHz. Further, the frequency fc, that is, the channel, is set by the synthesizer oscillation circuit 33 being controlled by the system controller 31.

【0008】そして、その送信信号St が、バンドパ
スフィルタ16→パワーアンプ17→高周波スイッチ回
路34の信号ラインを通じてアンテナ35に供給され、
基地局へと送信される。
The transmission signal St is then supplied to the antenna 35 through the signal line of the bandpass filter 16 → power amplifier 17 → high frequency switch circuit 34.
transmitted to the base station.

【0009】また、このとき、シスコン31からの制御
信号により、スイッチ回路34が送信スロットTと受信
スロットRとで切り換えられ、アンテナ35は送信回路
10と受信回路20とに切り換え使用される。
At this time, the switch circuit 34 is switched between the transmission slot T and the reception slot R by a control signal from the system controller 31, and the antenna 35 is switched between the transmission circuit 10 and the reception circuit 20.

【0010】そして、受信回路20においては、受信ス
ロットRに基地局から送信されてきた送信信号Sr (
周波数はfs )が、アンテナ35により受信され、こ
の信号Sr が、スイッチ回路34→バンドパスフィル
タ21→高周波アンプ22の信号ラインを通じて第1ミ
キサ回路23に供給されるとともに、発振回路33から
の局発信号Sc が第1ミキサ回路23に供給されて信
号Sr は第1中間周波信号Sirに周波数変換される
。なお、この場合、信号Sirの中間周波数は、信号S
itの周波数fi に等しい。
[0010] Then, in the receiving circuit 20, the transmission signal Sr (
The frequency fs) is received by the antenna 35, and this signal Sr is supplied to the first mixer circuit 23 through the signal line of the switch circuit 34 → band pass filter 21 → high frequency amplifier 22, and the signal Sr from the oscillation circuit 33 The oscillation signal Sc is supplied to the first mixer circuit 23, and the signal Sr is frequency-converted into a first intermediate frequency signal Sir. Note that in this case, the intermediate frequency of the signal Sir is equal to the signal S
It is equal to the frequency fi of it.

【0011】そして、この信号Sirが、第1中間周波
フィルタ24を通じて第2ミキサ回路25に供給される
とともに、第2局部発振回路26から第2局部発振信号
Sj がミキサ回路25に供給されて信号Sirは第2
中間周波信号Sjr(中間周波数は例えば450 kH
z)に周波数変換され、この信号Sjrが第2中間周波
フィルタ27を通じて復調回路28に供給されて受信ス
ロットRごとにデジタル音声信号Sb が復調され、こ
の信号Sb が受信処理回路29に供給されて受信のた
めの処理が行われ、もとの音声信号Sb が取り出され
る。また、処理回路29からは、制御データも取り出さ
れ、シスコン31に供給される。
Then, this signal Sir is supplied to the second mixer circuit 25 through the first intermediate frequency filter 24, and the second local oscillation signal Sj is supplied from the second local oscillation circuit 26 to the mixer circuit 25 to generate the signal. Sir is the second
Intermediate frequency signal Sjr (intermediate frequency is, for example, 450 kHz)
z), and this signal Sjr is supplied to the demodulation circuit 28 through the second intermediate frequency filter 27 to demodulate the digital audio signal Sb for each reception slot R, and this signal Sb is supplied to the reception processing circuit 29. Processing for reception is performed and the original audio signal Sb is extracted. Control data is also taken out from the processing circuit 29 and supplied to the system controller 31.

【0012】そして、このTDD方式によれば、送信信
号St と受信信号Sr とは、その周波数がともに周
波数fs で等しいので、基地局がアンテナダイバシテ
ィを行うだけで、上りチャンネル及び下りチャンネルの
ダイバシティ通信を実現できる。また、上りチャンネル
と下りチャンネルとで周波数帯域を分けずに連続して周
波数を割り当てることができ、周波数の使用効率がよい
According to this TDD system, the transmitting signal St and the receiving signal Sr both have the same frequency fs, so that the base station can perform uplink and downlink diversity communication simply by performing antenna diversity. can be realized. Furthermore, frequencies can be allocated continuously to uplink channels and downlink channels without dividing the frequency bands, resulting in good frequency usage efficiency.

【0013】[0013]

【発明が解決しようとする課題】ところで、上述のよう
な送受信装置においては、受信スロットRの期間、図4
に破線41で示すように、変調回路12からの被変調信
号Si (受信スロットRの期間なので、厳密には無変
調キャリア信号)が、ミキサ回路15→ミキサ回路23
のラインを通じて中間周波フィルタ24にリークし、中
間周波信号Sirに干渉してしまう。
By the way, in the transmitting/receiving apparatus as described above, the period of the receiving slot R, as shown in FIG.
As shown by a broken line 41 in FIG.
The signal leaks to the intermediate frequency filter 24 through the line and interferes with the intermediate frequency signal Sir.

【0014】さらに、受信スロットRの期間、破線42
で示すように、変調回路12からの被変調信号Sitが
、ミキサ回路15において、本来の送信信号St と等
しい周波数fs の信号に周波数変換されてからフィル
タ16→アンプ17→スイッチ回路34の信号ラインを
通じてフィルタ21にリークしてしまい、受信回路20
の実質的な受信感度が低下してしまう。
Furthermore, the period of the reception slot R is indicated by a broken line 42.
As shown in , the modulated signal Sit from the modulation circuit 12 is frequency-converted in the mixer circuit 15 into a signal with a frequency fs equal to the original transmission signal St, and then the signal line from the filter 16 to the amplifier 17 to the switch circuit 34 is converted. leaks to the filter 21 through the receiving circuit 20.
The actual reception sensitivity of the signal will decrease.

【0015】そこで、このような受信障害をなくすため
、(1) 受信スロットRの期間、変調回路12の電源
をオフにして変調回路12においてキャリア信号を形成
しない。
Therefore, in order to eliminate such reception interference, (1) during the reception slot R, the power to the modulation circuit 12 is turned off so that no carrier signal is formed in the modulation circuit 12;

【0016】(2) 送信スロットTと、受信スロット
Rとで、シンセサイザ発振回路33の発振周波数fc 
をシフトし、破線41のようにキャリア信号Si が受
信回路20にリークしても中間周波フィルタ24、27
で除去されるようにする。
(2) The oscillation frequency fc of the synthesizer oscillation circuit 33 in the transmission slot T and the reception slot R
Even if the carrier signal Si leaks to the receiving circuit 20 as shown by the broken line 41, the intermediate frequency filters 24 and 27
so that it is removed.

【0017】(3) 受信スロットRの期間には、ミキ
サ回路15の電源をオフにすることにより、無変調キャ
リア信号Sitをミキサ回路15において遮断する。な
どの方法が考えられる。
(3) During the reception slot R, the unmodulated carrier signal Sit is cut off in the mixer circuit 15 by turning off the power to the mixer circuit 15. Possible methods include:

【0018】しかし、(1) 項の方法では、ガードバ
ンドタイムTg 、すなわち、数10μ秒の期間に変調
回路12の発振を立ち上げなければならないが、変調回
路12はキャリア周波数fi が高いので、そのような
立ち上げは無理であり、送信スロットTの期間に正常な
局発信号Sc を得ることができなくなってしまう。
However, in the method (1), it is necessary to start the oscillation of the modulation circuit 12 during the guard band time Tg, that is, a period of several tens of microseconds, but since the modulation circuit 12 has a high carrier frequency fi, Such a start-up is impossible, and it becomes impossible to obtain a normal local oscillator signal Sc during the transmission slot T period.

【0019】また、(2) 項の方法も、ガードバンド
タイムTg の期間に、発振回路33の周波数fc を
変更しなければならないが、そのキャリア周波数fc 
が準マイクロ波なので、やはりそのような変更は無理で
あり、正常な局発信号Sc を得ることができなくなっ
てしまう。また、この方法では、送信チャンネルと、受
信チャンネルとが異なってしまう。
Furthermore, in the method (2), the frequency fc of the oscillation circuit 33 must be changed during the guard band time Tg, but the carrier frequency fc
Since it is a quasi-microwave, such a change is impossible, and it becomes impossible to obtain a normal local oscillation signal Sc. Furthermore, in this method, the transmission channel and the reception channel are different.

【0020】さらに、(3) 項の方法では、アイソレ
ーションを110〜120dB 程度とる必要があるが
、そのように大きなアイソレーションは、シールド効果
、プリント配線基板の構成及びパターンなどの影響で変
化しやすく、信頼性に欠ける。また、破線41のリーク
信号に対してアイソレーションがとれたとしても、送信
信号St の周波数fs は準マイクロ波帯なので、ス
イッチ回路34において破線42のリーク信に対するア
イソレーションをとることは、かなり困難である。この
発明は、以上のような問題点を解決しようとするもので
ある。
Furthermore, in the method (3), it is necessary to maintain an isolation of about 110 to 120 dB, but such a large isolation varies depending on the shielding effect, the configuration and pattern of the printed wiring board, etc. Easy and unreliable. Further, even if isolation is achieved against the leakage signal shown by the broken line 41, it is quite difficult to provide isolation against the leakage signal shown by the broken line 42 in the switch circuit 34 because the frequency fs of the transmission signal St is in the quasi-microwave band. It is. This invention attempts to solve the above problems.

【0021】[0021]

【課題を解決するための手段】このため、この発明にお
いては、各部の参照符号を後述の実施例に対応させると
、1つのチャンネルを、送信スロットTと、受信スロッ
トRとに時分割し、送信スロットT及び受信スロットR
に、送信及び受信を時分割式に行う送受信装置において
、送信されるデジタル音声信号Sa を、被変調信号S
f に変換する変調回路12と、被変調信号Sf を第
1中間周波信号Sitに周波数変換する第1ミキサ回路
13と、第1中間周波信号Sitを所定のチャンネルの
送信信号St に周波数変換する第2ミキサ回路15と
、第1ミキサ回路13が、その周波数変換を行うための
第1局部発振信号Sk を形成する形成回路18と、こ
の形成回路18における第1局部発振信号Sk の形成
を制御する制御回路31とを設け、この制御回路31に
より、送信スロットTの期間のみ、形成回路18におけ
る第1局部発振信号Sk の形成を許可するようにした
ものである。
[Means for Solving the Problems] Therefore, in the present invention, one channel is time-divided into a transmission slot T and a reception slot R, if the reference numerals of each part correspond to the embodiments described below. Transmission slot T and reception slot R
In a transmitting/receiving device that performs transmission and reception in a time-division manner, the transmitted digital audio signal Sa is converted into a modulated signal S.
a first mixer circuit 13 that converts the frequency of the modulated signal Sf into a first intermediate frequency signal Sit, and a first mixer circuit 13 that converts the frequency of the first intermediate frequency signal Sit into a transmission signal St of a predetermined channel. 2 mixer circuit 15, the first mixer circuit 13, a forming circuit 18 that forms a first local oscillation signal Sk for frequency conversion, and a forming circuit 18 that controls the formation of the first local oscillation signal Sk in this forming circuit 18. A control circuit 31 is provided, and the control circuit 31 allows the formation circuit 18 to form the first local oscillation signal Sk 2 only during the transmission slot T.

【0022】[0022]

【作用】送信スロットTの期間には、ダブルスーパーヘ
テロダイン方式によりデジタル音声信号が、所定のチャ
ンネルの送信信号St に変換されて送信される。しか
し、受信スロットRの期間には、送信回路10の第1局
部発振信号Sk の形成が禁止され、したがって、受信
スロットRの期間に不要な信号が受信回路20や外部に
リークすることが防止される。
[Operation] During the period of the transmission slot T, the digital audio signal is converted into the transmission signal St of a predetermined channel by the double superheterodyne method and is transmitted. However, during the period of the reception slot R, the formation of the first local oscillation signal Sk in the transmission circuit 10 is prohibited, and therefore, unnecessary signals are prevented from leaking to the reception circuit 20 or the outside during the period of the reception slot R. Ru.

【0023】[0023]

【実施例】図1において、送信回路10はダブルスーパ
ーヘテロダイン方式とされるもので、変調回路12と、
ミキサ回路15との間の信号ラインに、第1ミキサ回路
13及びバンドパスフィルタ14が設けられるとともに
、第1局部発振回路として形成回路18が設けられる。
[Embodiment] In FIG. 1, a transmitting circuit 10 is of a double superheterodyne type, and a modulating circuit 12,
A first mixer circuit 13 and a bandpass filter 14 are provided on the signal line between the mixer circuit 15 and a forming circuit 18 as a first local oscillation circuit.

【0024】この形成回路18及びミキサ回路15の具
体例については後述するが、形成回路18はシスコン3
1からの制御信号Ss により制御され、送信スロット
Tの(及びその直前のガードバンドタイムTg )の期
間のみ第1局部発振信号Sk を形成して出力するもの
である。そして、この局発信号Sk がミキサ回路13
に供給される。
Specific examples of the forming circuit 18 and mixer circuit 15 will be described later, but the forming circuit 18 is connected to the system controller 3.
1, the first local oscillation signal Sk is controlled by the control signal Ss from 1, and the first local oscillation signal Sk is generated and output only during the period of the transmission slot T (and the guard band time Tg immediately before it). Then, this local oscillation signal Sk is sent to the mixer circuit 13
is supplied to

【0025】この場合、 Sf :変調回路12の出力信号(FSK信号)ff 
:信号Sf のキャリア周波数 fk :局発信号Sk の周波数 とすると、 fit=ff +fk となるようにされるとともに、周波数fk は、fk 
>BW/2からBW BW:送受信信号St 、Sr のチャンネル帯域。例
えば4MHz fk は、フィルタ14においてイメージ抑圧が容易、
かつ、信号Skの形成のオン・オフが容易を満たす値と
される。
In this case, Sf: output signal (FSK signal) of the modulation circuit 12 ff
: Carrier frequency fk of signal Sf : Frequency of local oscillation signal Sk, fit=ff + fk, and frequency fk is fk
>BW/2 to BW BW: Channel band of transmitted and received signals St and Sr. For example, at 4MHz fk, image suppression is easy in the filter 14;
In addition, the ON/OFF state of the signal Sk is set to a value that is easily satisfied.

【0026】また、シスコン31からの制御信号Ss 
がミキサ回路13に供給され、ミキサ回路13は、送信
スロットT(及びその直前のガードバンドタイムTg 
)の期間のみ、その動作電圧が供給される。
Furthermore, the control signal Ss from the system controller 31
is supplied to the mixer circuit 13, and the mixer circuit 13 receives the transmission slot T (and the immediately preceding guard band time Tg).
), the operating voltage is supplied only during the period.

【0027】なお、実際には、形成回路18に供給され
る制御信号Ss と、ミキサ回路13に供給される制御
信号Ss とでは、主信号ラインの群遅延特性などのた
めに、わずかに時間差ないし位相差を必要とするが、こ
の発明の本質に関係しないので、この例においては、両
制御信号Ss 、Ss は等しいものとする。また、ミ
キサ回路15が第2ミキサ回路である。
In reality, there is a slight time difference between the control signal Ss supplied to the forming circuit 18 and the control signal Ss supplied to the mixer circuit 13 due to the group delay characteristics of the main signal line. Although a phase difference is required, it is not relevant to the essence of the invention, so in this example, both control signals Ss and Ss are assumed to be equal. Further, the mixer circuit 15 is a second mixer circuit.

【0028】このような構成によれば、送信スロットT
の期間には、制御信号Ss によりミキサ回路13に動
作電圧が供給されるので、ミキサ回路13はその本来の
動作ができることになる。
According to such a configuration, the transmission slot T
During the period, the operating voltage is supplied to the mixer circuit 13 by the control signal Ss, so the mixer circuit 13 can perform its original operation.

【0029】また、送信スロットTの期間には、制御信
号Ss により形成回路18において局発信号Sk が
形成され、この信号Sk がミキサ回路13に供給され
る。
Also, during the transmission slot T, a local oscillator signal Sk is formed in the forming circuit 18 by the control signal Ss, and this signal Sk is supplied to the mixer circuit 13.

【0030】したがって、送信スロットTの期間には、
送信処理回路11からのデジタル音声信号Sa が変調
回路12においてFSK信号Sf (キャリア周波数f
f )に変換され、このFSK信号Sf が第1ミキサ
回路13において、局発信号Sk により中間周波信号
Sitに周波数変換される。そして、この中間周波信号
Sitが、バンドパスフィルタ14において不要な信号
成分が除去されてから第2ミキサ回路15に供給され、
送信信号St に周波数変換されてアンテナ35から送
信される。
Therefore, during the transmission slot T,
The digital audio signal Sa from the transmission processing circuit 11 is converted into an FSK signal Sf (carrier frequency f
f), and this FSK signal Sf is frequency-converted into an intermediate frequency signal Sit by the local oscillation signal Sk in the first mixer circuit 13. This intermediate frequency signal Sit is then supplied to the second mixer circuit 15 after unnecessary signal components are removed by the bandpass filter 14.
The frequency is converted into a transmission signal St and transmitted from the antenna 35.

【0031】一方、受信スロットRの期間には、上述の
ように受信回路20により受信動作が行われる。
On the other hand, during the reception slot R, the reception circuit 20 performs the reception operation as described above.

【0032】さらに、受信スロットRの期間には、制御
信号Ss によりミキサ回路13の動作電圧が遮断され
るので、ミキサ回路13はその本来の動作を停止する。
Furthermore, during the reception slot R, the operating voltage of the mixer circuit 13 is cut off by the control signal Ss, so the mixer circuit 13 stops its original operation.

【0033】また、受信スロットRの期間には、制御信
号Ss により形成回路18における局発信号Sk の
形成が停止され、ミキサ回路13に信号Sk が供給さ
れなくなる。
Furthermore, during the reception slot R, the formation of the local oscillator signal Sk in the formation circuit 18 is stopped by the control signal Ss, and the signal Sk is no longer supplied to the mixer circuit 13.

【0034】したがって、受信スロットRの期間には、
ミキサ回路13が動作しないとともに、局発信号Sk 
も供給されないので、信号Sitそのものが形成されな
くなる。したがって、受信スロットRの期間に、図4の
破線41、42のように、信号Sitや送信信号St 
が受信回路20にリークすることがなく、干渉や受信感
度の低下などの受信障害を生じることがない。
Therefore, during the reception slot R,
The mixer circuit 13 does not operate, and the local oscillator signal Sk
Since the signal Sit itself is not supplied, the signal Sit itself is not formed. Therefore, during the reception slot R, as shown by broken lines 41 and 42 in FIG.
There is no leakage to the receiving circuit 20, and no reception disturbances such as interference or reduction in reception sensitivity occur.

【0035】こうして、この発明によれば、送信回路1
0をダブルスーパーヘテロダインに構成し、受信スロッ
トRの期間には、第1ミキサ回路13の動作を禁止する
とともに、第1局発信号Sk も供給しないので、信号
Sitそのものが形成されなくなり、したがって、受信
回路20に受信障害を生じることがない。
Thus, according to the present invention, the transmitting circuit 1
0 is configured to be double superheterodyne, and during the period of the reception slot R, the operation of the first mixer circuit 13 is prohibited and the first local oscillation signal Sk is not supplied, so that the signal Sit itself is not formed. No reception interference occurs in the reception circuit 20.

【0036】また、受信スロットRの期間、送信信号S
t がアンテナ35から外部に輻射されて他のシステム
に妨害を与えることもない。さらに、局発信号Sk が
ミキサ回路13を通じて周波数fk のままリークした
としても、これはバンドパスフィルタ14において十分
に減衰するので、受信障害などを与えることがない。
[0036] Also, during the reception slot R, the transmission signal S
t will not be radiated to the outside from the antenna 35 and cause interference to other systems. Further, even if the local oscillator signal Sk leaks through the mixer circuit 13 with the frequency fk, it is sufficiently attenuated by the bandpass filter 14, so that it does not cause reception interference.

【0037】さらに、ミキサ回路13は、送信スロット
Tと受信スロットRとで、間欠的に電源電圧が供給され
るが、ミキサ回路13は2つの信号Sf 、Sk を混
合するだけなので、ガードバンドタイムTg 内に十分
に立ち上がり、送信スロットTの期間には十分に正常な
周波数変換動作を行うことができる。
Furthermore, the mixer circuit 13 is intermittently supplied with power supply voltage in the transmission slot T and the reception slot R, but since the mixer circuit 13 only mixes the two signals Sf and Sk, the guard band time is The voltage rises sufficiently within Tg, and a sufficiently normal frequency conversion operation can be performed during the transmission slot T.

【0038】また、形成回路18は、送信スロットTの
期間のみ、局発信号Sk を形成するが、局発信号Sk
 の周波数fk は低くできるので、局発信号Sk も
ガードバンドタイムTg 内に十分に立ち上がり、送信
スロットTの期間には十分に安定で正常な局発信号Sk
 とすることができる。
Further, the forming circuit 18 forms the local oscillator signal Sk only during the transmission slot T, but the local oscillator signal Sk
Since the frequency fk can be made low, the local oscillator signal Sk also rises sufficiently within the guard band time Tg, and the local oscillator signal Sk is sufficiently stable and normal during the transmission slot T.
It can be done.

【0039】さらに、シンセサイザ発振回路33を、送
信回路10と受信回路20とに共通に使用できるので、
大幅なコストダウンができるとともに、装置を小型化・
軽量化することができる。さらに、スイッチ回路34の
アイソレーションが低くても、外部への輻射がほとんど
ないので、回路を簡略化でき、この点からもコストダウ
ン及び小型化などができる。また、他のチャンネルへ妨
害を与えることもない。
Furthermore, since the synthesizer oscillation circuit 33 can be used in common for the transmitting circuit 10 and the receiving circuit 20,
Not only can you significantly reduce costs, but you can also downsize and
It can be made lighter. Furthermore, even if the isolation of the switch circuit 34 is low, there is almost no radiation to the outside, so the circuit can be simplified, and from this point of view as well, cost reduction and size reduction can be achieved. Also, it does not interfere with other channels.

【0040】また、周波数帯域を上りチャンネルと下り
チャンネルとに分ける必要もなく、連続して周波数を割
り当てることができる。また、送信信号St と受信信
号Srとは周波数が等しいので、基地局だけでアンテナ
ダイバシティを実現することができる。すなわち、TD
D方式の特徴をまったく損なうことがない。
[0040]Furthermore, there is no need to divide the frequency band into uplink channels and downlink channels, and frequencies can be allocated continuously. Furthermore, since the transmitted signal St and the received signal Sr have the same frequency, antenna diversity can be achieved only by the base station. That is, T.D.
The features of the D method are not impaired at all.

【0041】図2は、変調回路12、ミキサ回路13及
び形成回路18の具体例を示す。すなわち、変調回路1
2においては、送信処理回路11からのデジタル音声信
号Sa が、フィルタ121において不要な信号成分が
除去されてから変調度設定回路122に供給される。こ
の設定回路122は、信号Sf が信号Sitに周波数
変換されたとき、信号Sf とSitとでは変調度が変
化してしまうので、信号Sitにおいて必要な本来の変
調度が得られるように、信号Sf に対する変調度を設
定するためのものである。
FIG. 2 shows a specific example of the modulation circuit 12, mixer circuit 13, and formation circuit 18. That is, modulation circuit 1
2, the digital audio signal Sa from the transmission processing circuit 11 is supplied to the modulation degree setting circuit 122 after unnecessary signal components are removed by the filter 121. When the signal Sf is frequency-converted into the signal Sit, the setting circuit 122 sets the signal Sf so that the original modulation degree necessary for the signal Sit is obtained, since the modulation degree changes between the signal Sf and Sit. This is for setting the degree of modulation for.

【0042】そして、この設定回路122からのデジタ
ル音声信号Sa が、発振素子として水晶発振子を使用
した可変水晶発振回路123、いわゆるVCXO123
に変調信号として供給されてFSK信号Sf (キャリ
ア周波数fs )に変換され、この信号Sf が、バン
ドパスフィルタ(同調回路)124において不要な信号
成分が除去されてからトランジスタ131のベースに供
給される。
Then, the digital audio signal Sa from the setting circuit 122 is transmitted to a variable crystal oscillation circuit 123 using a crystal oscillator as an oscillation element, a so-called VCXO 123.
is supplied as a modulation signal to the FSK signal Sf (carrier frequency fs), and this signal Sf is supplied to the base of the transistor 131 after unnecessary signal components are removed in a bandpass filter (tuning circuit) 124. .

【0043】このトランジスタ131は、ミキサ回路1
3を構成するもので、エミッタ接地とされ、そのコレク
タ負荷としてバンドパスフィルタ(同調回路)14が接
続されるとともに、そのフィルタ14と電源ラインVC
Cとの間に、スイッチ回路132が設けられ、このスイ
ッチ回路132にシスコン32からの制御信号Ss が
供給される。
This transistor 131 is connected to the mixer circuit 1
3, whose emitter is grounded, and a bandpass filter (tuned circuit) 14 is connected as its collector load, and the filter 14 and power supply line VC
A switch circuit 132 is provided between the system controller 32 and the switch circuit 132, and a control signal Ss from the system controller 32 is supplied to the switch circuit 132.

【0044】さらに、形成回路18においては、シスコ
ン31から例えばシステムクロックが取り出され、この
システムクロックが分周回路181に供給されて周波数
fkの信号Sd に分周され、この分周信号Sd がア
ンド回路182に供給されるとともに、シスコン31か
らの制御信号Ss がアンド回路182に供給される。 そして、このアンド回路182の出力信号が、ローパス
フィルタ183及びアンプ184を通じてトランジスタ
131のベースに供給される。
Furthermore, in the formation circuit 18, a system clock, for example, is taken out from the system controller 31, and this system clock is supplied to a frequency dividing circuit 181 and frequency-divided into a signal Sd of frequency fk, and this frequency-divided signal Sd is At the same time, the control signal Ss from the system controller 31 is supplied to the AND circuit 182. The output signal of this AND circuit 182 is then supplied to the base of the transistor 131 through a low-pass filter 183 and an amplifier 184.

【0045】なお、制御信号Ss は、送信スロットT
(及びその直前のガードバンドタイムTg )の期間に
“1”となり、受信スロットR(及びその直前のガード
バンドタイムTg )の期間に“0”となるものである
。 また、スイッチ回路132は、Ss =“1”のときオ
ンになるものである。
Note that the control signal Ss is transmitted through the transmission slot T
It becomes "1" during the period of (and the immediately preceding guard band time Tg), and becomes "0" during the period of the reception slot R (and the immediately preceding guard band time Tg). Further, the switch circuit 132 is turned on when Ss="1".

【0046】このような構成によれば、送信スロットT
の期間には、Ss =“1”なので、分周回路181か
らの分周信号Sd が、アンド回路182を通じてロー
パスフィルタ183に供給され、周波数fk の成分だ
けを有する交番信号、すなわち、局発信号Sk が取り
出される。そして、この局発信号Sk が、アンプ18
4を通じてトランジスタ131のベースに供給される。
According to such a configuration, the transmission slot T
During the period, since Ss = "1", the frequency-divided signal Sd from the frequency divider circuit 181 is supplied to the low-pass filter 183 through the AND circuit 182, and is converted into an alternating signal having only the frequency fk component, that is, a local oscillation signal. Sk is retrieved. Then, this local oscillation signal Sk is transmitted to the amplifier 18
4 to the base of transistor 131.

【0047】また、送信スロットTの期間には、Ss 
=“1”なので、スイッチ回路132がオンであり、ト
ランジスタ131はミキサ回路13として動作する。
[0047] Also, during the transmission slot T, Ss
="1", the switch circuit 132 is on, and the transistor 131 operates as the mixer circuit 13.

【0048】したがって、送信スロットTの期間には、
トランジスタ131において、バンドパスフィルタ12
4からの信号Sf が、アンプ184からの局発信号S
k により周波数fitの信号Sitに周波数変換され
、この信号Sitがバンドパスフィルタ14を通じて第
2ミキサ回路15に供給されることになる。
Therefore, during the transmission slot T,
In the transistor 131, the bandpass filter 12
The signal Sf from the amplifier 184 is the local signal Sf from the amplifier 184.
The signal Sit is frequency-converted by k to a signal Sit having a frequency fit, and this signal Sit is supplied to the second mixer circuit 15 through the bandpass filter 14.

【0049】一方、受信スロットRの期間には、Ss 
=“0”なので、分周信号Sd はアンド回路182に
おいて阻止され、局発信号Sk はトランジスタ131
に供給されない。また、Ss =“0”なので、スイッ
チ回路132はオフであり、トランジスタ131は動作
しない。 したがって、受信スロットRの期間には、ミキサ回路1
3から信号Sitが出力されることがない。
On the other hand, during the reception slot R, Ss
= “0”, the frequency-divided signal Sd is blocked by the AND circuit 182, and the local oscillation signal Sk is blocked by the transistor 131.
is not supplied. Furthermore, since Ss="0", the switch circuit 132 is off and the transistor 131 does not operate. Therefore, during the reception slot R, the mixer circuit 1
3, the signal Sit is never output.

【0050】また、アンド回路182は十分な速度で応
答できるので、送信スロットTの期間の直前のガードバ
ンドタイムTg に、アンド回路182は分周信号Sd
 を通過させる状態になるとともに、トランジスタ13
1もガードバンドタイムTg に動作状態になり、した
がって、送信スロットTの期間には、十分な特性の信号
Sitを得ることができる。
Furthermore, since the AND circuit 182 can respond at a sufficient speed, the AND circuit 182 outputs the divided signal Sd at the guard band time Tg immediately before the period of the transmission slot T.
At the same time, the transistor 13
1 also becomes operational at the guard band time Tg, and therefore, during the transmission slot T, a signal Sit with sufficient characteristics can be obtained.

【0051】そして、受信スロットRの期間になれば、
直ちにアンド回路182が分周信号Sd を阻止すると
ともに、トランジスタ131もオフになるので、受信回
路20に受信障害を生じることがない。
[0051] Then, when it comes to the period of reception slot R,
Since the AND circuit 182 immediately blocks the frequency-divided signal Sd and the transistor 131 is also turned off, no reception disturbance occurs in the receiving circuit 20.

【0052】なお、上述において、分周回路181の入
力信号を、シスコン31からのシステムクロックの変え
て、シンセサイザ発振回路33において使用されている
基準信号などとすることもできる。また、形成回路18
として局発信号Sk の波形の書き込まれたROMを設
け、その読み出しクロックを制御することにより、送信
スロットTの期間に信号Sk を得ることもできる。
In the above description, the input signal to the frequency dividing circuit 181 may be the reference signal used in the synthesizer oscillation circuit 33 instead of the system clock from the system controller 31. In addition, the formation circuit 18
It is also possible to obtain the signal Sk during the transmission slot T by providing a ROM in which the waveform of the local oscillator signal Sk is written and controlling its read clock.

【0053】さらに、VCXO123をPLL変調回路
あるいは直交変調回路とすることもできる。また、ミキ
サ回路13は、ダブルバランス型のミキサ回路としたり
、デュアルゲート型FETとすることもでき、その具体
的な構成は問わない。さらに、fit=ff −fk 
とすることもできる。
Furthermore, the VCXO 123 can be a PLL modulation circuit or a quadrature modulation circuit. Further, the mixer circuit 13 can be a double-balanced mixer circuit or a dual-gate FET, and its specific configuration does not matter. Furthermore, fit=ff −fk
It is also possible to do this.

【0054】また、スイッチ回路132を省略して常に
トランジスタ131にコレクタ電圧を供給してもよく、
バンドパスフィルタ124ないし14を省略することも
できる。
Alternatively, the switch circuit 132 may be omitted and the collector voltage may always be supplied to the transistor 131.
Bandpass filters 124 to 14 can also be omitted.

【0055】[0055]

【発明の効果】この発明によれば、送信回路10をダブ
ルスーパーヘテロダインに構成し、受信スロットRの期
間には、第1ミキサ回路13の動作を禁止するとともに
、第1局発信号Sk も供給しないので、信号Sitそ
のものが形成されなくなり、したがって、受信回路20
に受信障害を生じることがない。
According to the present invention, the transmitting circuit 10 is configured to be double superheterodyne, and during the reception slot R, the operation of the first mixer circuit 13 is prohibited, and the first local oscillation signal Sk is also supplied. Therefore, the signal Sit itself is not formed, and therefore the receiving circuit 20
There will be no reception interference.

【0056】また、受信スロットRの期間、送信信号S
t がアンテナ35から外部に輻射されて他のシステム
に妨害を与えることもない。さらに、局発信号Sk が
ミキサ回路13を通じて周波数fk のままリークした
としても、これはバンドパスフィルタ14において十分
に減衰するので、受信障害などを与えることがない。
Furthermore, during the reception slot R, the transmission signal S
t will not be radiated to the outside from the antenna 35 and cause interference to other systems. Further, even if the local oscillator signal Sk leaks through the mixer circuit 13 with the frequency fk, it is sufficiently attenuated by the bandpass filter 14, so that it does not cause reception interference.

【0057】さらに、ミキサ回路13は、送信スロット
Tと受信スロットRとで、間欠的に電源電圧が供給され
るが、ミキサ回路13は2つの信号Sf 、Sk を混
合するだけなので、ガードバンドタイムTg 内に十分
に立ち上がり、送信スロットTの期間には十分に正常な
周波数変換動作を行うことができる。
Furthermore, the mixer circuit 13 is intermittently supplied with power supply voltage in the transmission slot T and the reception slot R, but since the mixer circuit 13 only mixes the two signals Sf and Sk, the guard band time is The voltage rises sufficiently within Tg, and a sufficiently normal frequency conversion operation can be performed during the transmission slot T.

【0058】また、形成回路18は、送信スロットTの
期間のみ、局発信号Sk を形成するが、局発信号Sk
 の周波数fk は低くできるので、局発信号Sk も
ガードバンドタイムTg 内に十分に立ち上がり、送信
スロットTの期間には十分に安定で正常な局発信号Sk
 とすることができる。
Further, the forming circuit 18 forms the local oscillator signal Sk only during the period of the transmission slot T, but the local oscillator signal Sk
Since the frequency fk can be made low, the local oscillator signal Sk also rises sufficiently within the guard band time Tg, and the local oscillator signal Sk is sufficiently stable and normal during the transmission slot T.
It can be done.

【0059】さらに、シンセサイザ発振回路33を、送
信回路10と受信回路20とに共通に使用できるので、
大幅なコストダウンができるとともに、装置を小型化・
軽量化することができる。さらに、スイッチ回路34の
アイソレーションが低くても、外部への輻射がほとんど
ないので、回路を簡略化でき、この点からもコストダウ
ン及び小型化などができる。また、他のチャンネルへ妨
害を与えることもない。
Furthermore, since the synthesizer oscillation circuit 33 can be used in common for the transmitting circuit 10 and the receiving circuit 20,
Not only can you significantly reduce costs, but you can also downsize and
It can be made lighter. Furthermore, even if the isolation of the switch circuit 34 is low, there is almost no radiation to the outside, so the circuit can be simplified, and from this point of view as well, cost reduction and size reduction can be achieved. Also, it does not interfere with other channels.

【0060】また、周波数帯域を上りチャンネルと下り
チャンネルとに分ける必要もなく、連続して周波数を割
り当てることができる。また、送信信号St と受信信
号Srとは周波数が等しいので、基地局だけでアンテナ
ダイバシティを実現することができる。すなわち、TD
D方式の特徴をまったく損なうことがない。
[0060] Furthermore, there is no need to divide the frequency band into uplink channels and downlink channels, and frequencies can be allocated continuously. Furthermore, since the transmitted signal St and the received signal Sr have the same frequency, antenna diversity can be achieved only by the base station. That is, T.D.
The features of the D method are not impaired at all.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】この発明の一例の系統図である。FIG. 1 is a system diagram of an example of the present invention.

【図2】この発明の要部の一例を示す系統図である。FIG. 2 is a system diagram showing an example of essential parts of the present invention.

【図3】送受信スロットを説明するための図である。FIG. 3 is a diagram for explaining transmission and reception slots.

【図4】従来例の系統図である。FIG. 4 is a system diagram of a conventional example.

【符号の説明】[Explanation of symbols]

10  送信回路 12  変調回路 13  第1ミキサ回路 15  第2ミキサ回路 18  形成回路 20  受信回路 23  第1ミキサ回路 24  第1中間周波フィルタ 25  第2ミキサ回路 27  第2中間周波フィルタ 28  復調回路 31  システムコントローラ 33  シンセサイザ発振回路 35  送受信アンテナ 123  VCXO 181  分周回路 10 Transmission circuit 12 Modulation circuit 13 First mixer circuit 15 Second mixer circuit 18 Formation circuit 20 Receiving circuit 23 First mixer circuit 24 First intermediate frequency filter 25 Second mixer circuit 27 Second intermediate frequency filter 28 Demodulation circuit 31 System controller 33 Synthesizer oscillation circuit 35 Transmitting/receiving antenna 123 VCXO 181 Frequency divider circuit

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】  1つのチャンネルを、送信スロットと
、受信スロットとに時分割し、上記1つのチャンネルの
上記送信スロット及び上記受信スロットに、送信及び受
信を時分割式に行う送受信装置において、送信されるデ
ジタル音声信号を、被変調信号に変換する変調回路と、
上記被変調信号を第1中間周波信号に周波数変換する第
1ミキサ回路と、上記第1中間周波信号を所定のチャン
ネルの送信信号に周波数変換する第2ミキサ回路と、上
記第1ミキサ回路が、その周波数変換を行うための第1
局部発振信号を形成する形成回路と、この形成回路にお
ける上記第1局部発振信号の形成を制御する制御回路と
を有し、この制御回路により、上記送信スロットの期間
のみ、上記形成回路における上記第1局部発振信号の形
成を許可するようにした送受信装置。
1. A transmitting/receiving device that divides one channel into a transmitting slot and a receiving slot, and performs transmission and reception in the transmitting slot and the receiving slot of the one channel in a time-sharing manner. a modulation circuit that converts the digital audio signal into a modulated signal;
A first mixer circuit that converts the frequency of the modulated signal into a first intermediate frequency signal, a second mixer circuit that converts the frequency of the first intermediate frequency signal into a transmission signal of a predetermined channel, and the first mixer circuit, The first step to perform that frequency conversion is
It has a formation circuit that forms a local oscillation signal, and a control circuit that controls the formation of the first local oscillation signal in the formation circuit, and the control circuit controls the formation of the first local oscillation signal in the formation circuit only during the transmission slot. A transmitting/receiving device that allows formation of a local oscillation signal.
JP3069226A 1991-03-08 1991-03-08 Transceiver Expired - Fee Related JP3057522B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3069226A JP3057522B2 (en) 1991-03-08 1991-03-08 Transceiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3069226A JP3057522B2 (en) 1991-03-08 1991-03-08 Transceiver

Publications (2)

Publication Number Publication Date
JPH04281636A true JPH04281636A (en) 1992-10-07
JP3057522B2 JP3057522B2 (en) 2000-06-26

Family

ID=13396601

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3069226A Expired - Fee Related JP3057522B2 (en) 1991-03-08 1991-03-08 Transceiver

Country Status (1)

Country Link
JP (1) JP3057522B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5898907A (en) * 1996-02-09 1999-04-27 Nec Corporation Radio transmitter-receiver adopting both a single frequency and a double frequency conversion
US6233227B1 (en) * 1996-08-05 2001-05-15 Sony Corporation Transmitting and receiving apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5898907A (en) * 1996-02-09 1999-04-27 Nec Corporation Radio transmitter-receiver adopting both a single frequency and a double frequency conversion
US6233227B1 (en) * 1996-08-05 2001-05-15 Sony Corporation Transmitting and receiving apparatus

Also Published As

Publication number Publication date
JP3057522B2 (en) 2000-06-26

Similar Documents

Publication Publication Date Title
KR100397716B1 (en) Transmitter and Transceiver
JPH04240924A (en) Time division duplex signal radio transmitter-receiver
JPH06152467A (en) Radio communication equipment
JPH0151100B2 (en)
JPH08251026A (en) Integrated circuit and transmitter receiver
EP0529767B1 (en) Digital radio communication apparatus
JPH1098409A (en) Radio circuit
JP3090152B2 (en) Transceiver
US5077731A (en) Telecommunication arrangement
JPS5997233A (en) Direct mixing synchronous receiver
JP3057522B2 (en) Transceiver
CA1094163A (en) Ssb transceiver
US5339309A (en) Transmitter-receiver
JPS5832810B2 (en) Phase-locked digital frequency synthesizer
KR100947469B1 (en) Method and system for frequency hopping radio communication
JP3284666B2 (en) Time division multiplex digital wireless communication device
WO1985002734A1 (en) Duplex communication transceiver with modulation cancellation
JP3105381B2 (en) QPSK modulator and QPSK demodulator
JP3387112B2 (en) Transmission device
JPH05252074A (en) Transmitter-receiver
JPH05206917A (en) Transmission/reception device of time division duplex system or time division multiple access/time division duplex system
JPH06104790A (en) Mobile telephone set
JPH04372233A (en) Radio telephone system
JPH07273682A (en) Intermediate frequency generating system
KR20020079964A (en) Architecture for cordless telephones

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees