JPH04278708A - Gyrator - Google Patents

Gyrator

Info

Publication number
JPH04278708A
JPH04278708A JP6803091A JP6803091A JPH04278708A JP H04278708 A JPH04278708 A JP H04278708A JP 6803091 A JP6803091 A JP 6803091A JP 6803091 A JP6803091 A JP 6803091A JP H04278708 A JPH04278708 A JP H04278708A
Authority
JP
Japan
Prior art keywords
output
circuit
cell
transistor
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6803091A
Other languages
Japanese (ja)
Other versions
JP2731459B2 (en
Inventor
Ryosuke Inagaki
亮介 稲垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP3068030A priority Critical patent/JP2731459B2/en
Publication of JPH04278708A publication Critical patent/JPH04278708A/en
Application granted granted Critical
Publication of JP2731459B2 publication Critical patent/JP2731459B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Networks Using Active Elements (AREA)

Abstract

PURPOSE:To extend the input dynamic range and to prevent oscillation. CONSTITUTION:Output circuits 34 and 38 consisting of emitter follower circuits are installed on the output sides of gyration admittance cells Gm 32 and 36 which give an inductance characteristic to an input signal, and active circuits 330 and 370 are installed as loads of transistor differential pairs 320 and 360 constituting gyration admittance cells.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】この発明は、ICの内蔵用フィル
タ等に用いられるジャイレータに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a gyrator used as a built-in filter in an IC.

【0002】0002

【従来の技術】従来、ジャイレータは、図4に示すよう
に、ジャイレーション・アドミタンスセル(以下「Gm
セル」という)2、4及び全帰還バッファ回路6を組み
合わせたものである。即ち、Gmセル2、4が直列に接
続され、後段側のGmセル4の出力側に全帰還バッファ
回路6が設置され、全帰還バッファ回路6の出力が各G
mセル2、4の逆相入力側に帰還するように構成されて
いる。このジャイレータは端子8、10、12、14に
それぞれキャパシタが接続されてフィルタを構成してい
る。したがって、入力端子12に入力信号Viが加えら
れると、出力端子14には特定の周波数成分の出力信号
Voが得られる。
[Prior Art] Conventionally, a gyrator has a gyration admittance cell (hereinafter referred to as "Gm") as shown in FIG.
2 and 4 (referred to as "cell") and a full feedback buffer circuit 6. That is, the Gm cells 2 and 4 are connected in series, the full feedback buffer circuit 6 is installed on the output side of the Gm cell 4 on the subsequent stage, and the output of the full feedback buffer circuit 6 is connected to each Gm cell.
It is configured to feed back to the negative phase input side of the m cells 2 and 4. This gyrator has capacitors connected to terminals 8, 10, 12, and 14, respectively, to form a filter. Therefore, when an input signal Vi is applied to the input terminal 12, an output signal Vo of a specific frequency component is obtained at the output terminal 14.

【0003】そして、このジャイレータは、例えば、図
5に示すように構成される。即ち、Gmセル2には、一
対のトランジスタ21、22が設置され、各トランジス
タ21、22のエミッタ間はダイオード、即ち、ベース
・コレクタを共通にしたトランジスタ23、24を介し
て結合されており、トランジスタ21、22はトランジ
スタ23、24を介して一つのトランジスタ差動対25
を構成している。各トランジスタ23、24のエミッタ
側には、動作電流を流す定電流源26が接続されている
。トランジスタ21のコレクタは電源ライン16に直結
されるとともに、トランジスタ22のコレクタ側には定
電流源27が接続されている。定電流源26に設定され
た定電流をIとすると、定電流源27の定電流はI/2
に設定されている。このGmセル2の次段に設置された
Gmセル4も、同様にトランジスタ41、42、43、
44から成るトランジスタ差動対45、定電流源46、
47で構成され、定電流I、I/2の関係も同様である
[0003] This gyrator is constructed as shown in FIG. 5, for example. That is, a pair of transistors 21 and 22 are installed in the Gm cell 2, and the emitters of each transistor 21 and 22 are coupled via a diode, that is, transistors 23 and 24 having a common base and collector. Transistors 21 and 22 form one transistor differential pair 25 via transistors 23 and 24.
It consists of A constant current source 26 through which an operating current flows is connected to the emitter side of each transistor 23, 24. The collector of the transistor 21 is directly connected to the power supply line 16, and the collector side of the transistor 22 is connected to a constant current source 27. If the constant current set in the constant current source 26 is I, then the constant current of the constant current source 27 is I/2
is set to . Similarly, the Gm cell 4 installed at the next stage of the Gm cell 2 has transistors 41, 42, 43,
44, a transistor differential pair 45, a constant current source 46,
47, and the relationship between constant currents I and I/2 is also the same.

【0004】次に、全帰還バッファ回路6には、エミッ
タが直結された一対のトランジスタ61、62からなる
トランジスタ差動対63が設置され、このトランジスタ
差動対63を成すトランジスタ61、62のエミッタ側
には定電流源64が設置されている。トランジスタ61
はGmセル2、4と同様にコレクタを電源ライン16側
に直結され、トランジスタ62のコレクタ側には定電流
源65が設置されている。この全帰還バッファ回路6の
出力は、トランジスタ62のコレクタ側から取り出され
、トランジスタ66のベース・エミッタ間を介してトラ
ンジスタ62のベースに帰還されているとともに、出力
端子14から取り出される。トランジスタ66のエミッ
タ側には、トランジスタ66に動作電流を流すための定
電流源67が接続されている。この全帰還バッファ回路
6においても、定電流源64には定電流Iが設定され、
定電流源65には定電流I/2が設定されている。 そして、全帰還バッファ回路6の出力は、各Gmセル2
、4のトランジスタ22、42のベースに帰還されてい
る。
Next, the full feedback buffer circuit 6 is provided with a transistor differential pair 63 consisting of a pair of transistors 61 and 62 whose emitters are directly connected. A constant current source 64 is installed on the side. transistor 61
Like the Gm cells 2 and 4, the collector is directly connected to the power supply line 16 side, and a constant current source 65 is installed on the collector side of the transistor 62. The output of the full feedback buffer circuit 6 is taken out from the collector side of the transistor 62, fed back to the base of the transistor 62 via the base-emitter of the transistor 66, and taken out from the output terminal 14. A constant current source 67 for passing an operating current through the transistor 66 is connected to the emitter side of the transistor 66 . Also in this full feedback buffer circuit 6, a constant current I is set to the constant current source 64,
A constant current I/2 is set to the constant current source 65. Then, the output of the total feedback buffer circuit 6 is
, 4 are fed back to the bases of the transistors 22, 42.

【0005】[0005]

【発明が解決しようとする課題】ところで、このような
ジャイレータでは、Gmセル2、4を直結し、その出力
側に全帰還バッファ回路6を設置して帰還回路18を構
成しているので、帰還経路が3重になり、非常に発振を
生じ易いため、扱い難く、しかも、入力ダイナミックレ
ンジが小さく、直線性が狭い範囲でしか成立しないため
、使用範囲に限界がある等の欠点があった。
By the way, in such a gyrator, the Gm cells 2 and 4 are directly connected and the full feedback buffer circuit 6 is installed on the output side to form the feedback circuit 18. Since the paths are tripled and oscillation is very likely to occur, it is difficult to handle, and furthermore, the input dynamic range is small and linearity can only be achieved within a narrow range, so there are disadvantages such as a limited range of use.

【0006】そこで、この発明は、ダイナミックレッン
ジを拡大するとともに、発振を生じ難くしたジャイレー
タの提供を目的とする。
SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a gyrator which has an expanded dynamic range and is less likely to cause oscillation.

【0007】[0007]

【課題を解決するための手段】即ち、この発明のジャイ
レータは、入力信号にインダクタンス特性を付与するジ
ャイレーション・アドミタンスセル(Gmセル32、3
6)の出力側にエミッタフォロワ回路からなる出力回路
(34、38)を設置したことを特徴とする。
[Means for Solving the Problems] That is, the gyrator of the present invention provides gyration admittance cells (Gm cells 32, 3
6) is characterized in that an output circuit (34, 38) consisting of an emitter follower circuit is installed on the output side.

【0008】また、この発明のジャイレータは、一対の
トランジスタ(トランジスタ321、322又はトラン
ジスタ361、362)のエミッタ間をダイオード(ト
ランジスタ323、324又はトランジスタ363、3
64又はトランジスタ331、332、334、335
又はトランジスタ371、372、374、375)を
介在させて結合してなる差動対(トランジスタ差動対3
20、360)に負荷として能動回路(330、370
)を接続するとともに、定電流源(325、365)に
よって動作電流を流すようにしたジャイレーション・ア
ドミタンスセル(Gmセル32、36)と、前記能動回
路から前記ジャイレーション・アドミタンスセルの出力
を受け、その出力を取り出すエミッタフォロワ回路から
なる出力回路(34、38)とを備えたことを特徴とす
る。
The gyrator of the present invention also has a diode (transistors 323, 324 or transistors 363, 3) connected between the emitters of a pair of transistors (transistors 321, 322 or transistors 361, 362).
64 or transistors 331, 332, 334, 335
or a differential pair formed by coupling with transistors 371, 372, 374, 375 interposed
20, 360) and an active circuit (330, 370) as a load.
) are connected to the gyration admittance cells (Gm cells 32, 36), and the operating current is caused to flow by a constant current source (325, 365), and the output of the gyration admittance cells is received from the active circuit. , and an output circuit (34, 38) consisting of an emitter follower circuit for taking out the output.

【0009】[0009]

【作用】ジャイレーション・アドミタンスセルの出力側
にエミッタフォロワ回路からなる出力回路を設置したこ
とにより、全帰還バッファ回路が不要になり、全帰還バ
ッファ回路を用いないため、例えば、2段のジャイレー
ション・アドミタンスセル及び出力回路を用いた場合、
帰還経路は2重となるが、全帰還バッファ回路を用いた
従来のジャイレータに比較して帰還経路の数が減少し、
その分だけ発振がし難くなる。
[Operation] By installing an output circuit consisting of an emitter follower circuit on the output side of the gyration admittance cell, a full feedback buffer circuit is no longer required.・When using an admittance cell and output circuit,
Although the feedback path is doubled, the number of feedback paths is reduced compared to a conventional gyrator using a full feedback buffer circuit.
This makes it difficult to oscillate.

【0010】また、ジャイレーション・アドミタンスセ
ルを差動対に負荷として能動回路を設置したことにより
、ジャイレーション・アドミタンスセルの回路対称性が
高められ、即ち、差動対を構成するトランジスタ間の電
流バランスが向上し、入力ダイナミックレンジの直線性
が改善される。
Furthermore, by installing an active circuit with the gyration admittance cell as a load in the differential pair, the circuit symmetry of the gyration admittance cell is improved, that is, the current between the transistors constituting the differential pair is increased. Balance is improved and input dynamic range linearity is improved.

【0011】[0011]

【実施例】図1は、この発明のジャイレータの一実施例
を示す。このジャイレータには、初段側に第1のGmセ
ル(ジャイレーション・アドミタンスセル)32及びそ
の出力回路34、次段側に第2のGmセル(ジャイレー
ション・アドミタンスセル)36及びその出力回路38
が設置されている。各Gmセル32、36は所望のイン
ダクタ特性を得るためのものである。このジャイレータ
にはICに内蔵すべきフィルタを構成して所望の周波数
特性を得るため、端子40、42には図示しないキャパ
シタCA、CBが接続され、また、入力端子46及び出
力端子48にも図示しないキャパシタが接続される。そ
して、入力端子46には所望の周波数成分を取り出すべ
き入力信号Viが加えられ、出力端子48には所望の周
波数成分を持つ出力信号Voが得られる。
DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 shows an embodiment of the gyrator of the present invention. This gyrator includes a first Gm cell (gyration admittance cell) 32 and its output circuit 34 on the first stage side, and a second Gm cell (gyration admittance cell) 36 and its output circuit 38 on the next stage side.
is installed. Each Gm cell 32, 36 is for obtaining desired inductor characteristics. In order to configure a filter to be built into the IC and obtain desired frequency characteristics, this gyrator is connected to terminals 40 and 42 with capacitors CA and CB (not shown), and also to an input terminal 46 and an output terminal 48 (not shown). No capacitor is connected. An input signal Vi from which a desired frequency component is to be extracted is applied to the input terminal 46, and an output signal Vo having the desired frequency component is obtained at the output terminal 48.

【0012】出力回路34は、Gmセル32の出力を次
段側のGmセル36に入力するためのGmセル36の出
力取出手段であるとともに、インピーダンス変換手段と
して設置されたものであり、エミッタフォロワ回路で構
成されている。即ち、この出力回路34には、NPN型
のトランジスタ342が設置されており、このトランジ
スタ342のコレクタには電源ライン50が直結され、
そのエミッタ側と基準電位点である接地点との間には定
電流源344が直列に接続されている。
The output circuit 34 is an output extraction means of the Gm cell 36 for inputting the output of the Gm cell 32 to the next stage Gm cell 36, and is installed as an impedance conversion means, and is an emitter follower. It is made up of circuits. That is, an NPN type transistor 342 is installed in this output circuit 34, and a power supply line 50 is directly connected to the collector of this transistor 342.
A constant current source 344 is connected in series between the emitter side and a ground point which is a reference potential point.

【0013】Gmセル32の出力は出力回路34を通し
てGmセル36に加えられ、Gmセル36の出力は出力
回路38を以て出力される。この出力回路38は、出力
回路34と同様にエミッタフォロワ回路で構成されてお
り、即ち、この出力回路38には、NPN型のトランジ
スタ382が設置されており、このトランジスタ382
のコレクタには電源ライン50が直結され、そのエミッ
タ側には定電流源384が直列に接続されている。
The output of Gm cell 32 is applied to Gm cell 36 through output circuit 34, and the output of Gm cell 36 is outputted by output circuit 38. This output circuit 38 is constructed of an emitter follower circuit like the output circuit 34, that is, an NPN type transistor 382 is installed in this output circuit 38.
A power supply line 50 is directly connected to the collector of , and a constant current source 384 is connected in series to the emitter side of the power supply line 50 .

【0014】そして、出力回路38の出力は、トランジ
スタ382のエミッタから出力端子48を通して取り出
されるとともに、Gmセル32、36に帰還回路52を
介して帰還されている。
The output of the output circuit 38 is taken out from the emitter of the transistor 382 through the output terminal 48 and is fed back to the Gm cells 32 and 36 via the feedback circuit 52.

【0015】以上のように構成したので、入力信号Vi
はGmセル32に加えられ、このGmセル32でその入
力信号に応じたインダクタンス特性が付与された出力は
出力回路34のトランジスタ342のベースに加えられ
る。そして、この出力回路34の出力は、トランジスタ
342のエミッタ側からベース・エミッタ間電圧だけレ
ベルダウンされて取り出され、次段のGmセル36に加
えられる。
With the above configuration, the input signal Vi
is applied to the Gm cell 32, and the output of the Gm cell 32, which has been given an inductance characteristic according to the input signal, is applied to the base of the transistor 342 of the output circuit 34. Then, the output of this output circuit 34 is taken out from the emitter side of the transistor 342 with its level lowered by the base-emitter voltage, and is applied to the Gm cell 36 at the next stage.

【0016】Gmセル36では、出力回路34からの入
力に応じたインダクタンス特性が付与され、その出力は
出力回路38のトランジスタ382のベースに加えられ
、そのエミッタ側からベース・エミッタ間電圧だけレベ
ルダウンされた出力Voが出力端子48から取り出され
るとともに、帰還回路52を通して各Gmセル32、3
6に帰還される。
The Gm cell 36 is given an inductance characteristic according to the input from the output circuit 34, and its output is applied to the base of the transistor 382 of the output circuit 38, and the level is lowered from the emitter side by the base-emitter voltage. The resulting output Vo is taken out from the output terminal 48 and sent to each Gm cell 32, 3 through the feedback circuit 52.
He will be returned on 6th.

【0017】このように、各Gmセル32、36の出力
側にエミッタフォロワ回路から成る出力回路34、38
を設置したので、従来の全帰還バッファ回路を設置した
ジャイレータに比較して発振がし難くなり、安定したジ
ャイレーション特性が得られる。
In this way, the output circuits 34, 38 each consisting of an emitter follower circuit are provided on the output side of each Gm cell 32, 36.
This makes it difficult to oscillate compared to a conventional gyrator equipped with a full feedback buffer circuit, resulting in stable gyration characteristics.

【0018】次に、図2は、この発明のジャイレータの
具体的な回路構成例を示す。Gmセル32には、一対の
トランジスタ321、322のエミッタ間をダイオード
、即ち、ベース・コレクタを共通に接続したトランジス
タ323、324を以て結合してなるトランジスタ差動
対320が設置されている。トランジスタ323、32
4のエミッタ側にはトランジスタ差動対320に動作電
流を流すための定電流源325が直列に接続されている
。また、トランジスタ321、322の各コレクタ側と
電源ライン50との間には能動負荷としてトランジスタ
326、327及び抵抗328、329で構成される能
動回路330が設置されている。
Next, FIG. 2 shows a specific example of the circuit configuration of the gyrator of the present invention. In the Gm cell 32, a transistor differential pair 320 is installed, in which the emitters of a pair of transistors 321 and 322 are coupled through a diode, that is, transistors 323 and 324 whose bases and collectors are connected in common. Transistors 323, 32
A constant current source 325 for causing an operating current to flow through the transistor differential pair 320 is connected in series to the emitter side of the transistor 4. Furthermore, an active circuit 330 composed of transistors 326 and 327 and resistors 328 and 329 is installed as an active load between the collector sides of the transistors 321 and 322 and the power supply line 50.

【0019】このGmセル32のトランジスタ322の
コレクタ側の端子40には図示しないキャパシタCAが
接続される。また、トランジスタ322のコレクタ側か
ら取り出された出力は、出力回路34を通してGmセル
36に加えられる。この出力回路34は前記実施例と同
様にエミッタフォロワ回路を成すトランジスタ342及
び定電流源344で構成されている。
A capacitor CA (not shown) is connected to a terminal 40 on the collector side of the transistor 322 of this Gm cell 32. Further, the output taken out from the collector side of the transistor 322 is applied to the Gm cell 36 through the output circuit 34. This output circuit 34 is composed of a transistor 342 forming an emitter follower circuit and a constant current source 344 as in the previous embodiment.

【0020】この出力回路34の次段に設置されたGm
セル36は、Gmセル32と同様に構成されている。即
ち、このGmセル36には、一対のトランジスタ361
、362のエミッタ間をダイオード、即ち、ベース・コ
レクタを共通に接続したトランジスタ363、364を
以て結合してなるトランジスタ差動対360が設置され
ている。トランジスタ363、364のエミッタ側には
トランジスタ差動対360に動作電流を流すための定電
流源365が直列に接続されている。また、トランジス
タ361、362の各コレクタ側と電源ライン50との
間には、能動負荷としてトランジスタ366、367及
び抵抗368、369からなる能動回路370が設置さ
れている。
Gm installed at the next stage of this output circuit 34
Cell 36 is configured similarly to Gm cell 32. That is, this Gm cell 36 includes a pair of transistors 361.
, 362 are connected by a diode, that is, transistors 363 and 364 whose bases and collectors are connected in common. A differential pair of transistors 360 is provided. A constant current source 365 is connected in series to the emitter sides of the transistors 363 and 364 for supplying operating current to the transistor differential pair 360. Furthermore, an active circuit 370 consisting of transistors 366, 367 and resistors 368, 369 is installed as an active load between the collector sides of the transistors 361, 362 and the power supply line 50.

【0021】そして、このGmセル36のトランジスタ
367のコレクタ側の端子42には図示しないキャパシ
タCBが接続される。また、トランジスタ362のコレ
クタ側から取り出された出力は、出力回路38を通して
出力端子48から取り出されるとともに、Gmセル32
のトランジスタ322のベースに帰還される。出力回路
38は、前記実施例と同様にトランジスタ382及び定
電流源384からなるエミッタフォロワ回路で構成され
ている。
A capacitor CB (not shown) is connected to the terminal 42 on the collector side of the transistor 367 of this Gm cell 36. Further, the output taken out from the collector side of the transistor 362 is taken out from the output terminal 48 through the output circuit 38, and the output is taken out from the Gm cell 32.
is fed back to the base of transistor 322. The output circuit 38 is composed of an emitter follower circuit including a transistor 382 and a constant current source 384, as in the previous embodiment.

【0022】このような構成によれば、入力信号Viは
入力端子46を通してGmセル32のトランジスタ差動
対320に加えられて増幅され、所定のインダクタンス
特性を付与された後、出力回路34を経てGmセル36
に加えられ、所定のインダクタンス特性が付与された出
力回路38を通して出力端子48から取り出されるので
ある。
According to such a configuration, the input signal Vi is applied to the transistor differential pair 320 of the Gm cell 32 through the input terminal 46 and amplified, and after being given a predetermined inductance characteristic, the input signal Vi is sent through the output circuit 34. Gm cell 36
, and is taken out from the output terminal 48 through the output circuit 38 provided with a predetermined inductance characteristic.

【0023】このように能動回路330、370による
能動負荷が各Gmセル32、36が設置されたことによ
り、トランジスタ321、322間、トランジスタ36
1、362間の電流バランスが良好になり、入力ダイナ
ミックレンジが高められ、直線性が良好になる。
[0023] As described above, since the active loads by the active circuits 330 and 370 are installed in the respective Gm cells 32 and 36, the active load between the transistors 321 and 322 and the transistor 36
The current balance between 1 and 362 is improved, the input dynamic range is increased, and the linearity is improved.

【0024】また、エミッタフォロワ回路からなる出力
回路34、38が設置されたことにより、従来の全帰還
バッファ回路を設置した場合に比較して発振が生じ難い
ジャイレータが構成され、しかも、入力ダイナミックレ
ンジを大きく取れることからSN比も改善される。
Furthermore, by installing the output circuits 34 and 38 consisting of emitter follower circuits, a gyrator is constructed in which oscillation is less likely to occur compared to when a conventional full feedback buffer circuit is installed, and furthermore, the input dynamic range is The signal-to-noise ratio is also improved because the signal can be increased.

【0025】次に、図3は、この発明のジャイレータの
具体的な回路構成例を示す。この実施例では、Gmセル
32のトランジスタ差動対320に4組のダイオード、
即ち、ベース・コレクタ間を共通にしたトランジスタ3
31、332、334、335が設置され、同様にGm
セル36のトランジスタ差動対360にも4組のダイオ
ード、即ち、ベース・コレクタ間を共通にしたトランジ
スタ371、372、374、375が設置されている
Next, FIG. 3 shows a specific example of the circuit configuration of the gyrator of the present invention. In this embodiment, the transistor differential pair 320 of the Gm cell 32 includes four sets of diodes,
In other words, the transistor 3 with a common base and collector
31, 332, 334, 335 were installed, and Gm
The transistor differential pair 360 of the cell 36 is also provided with four sets of diodes, that is, transistors 371, 372, 374, and 375 having a common base and collector.

【0026】そして、前記実施例の定電流源325はト
ランジスタ337及び抵抗338、定電流源365はト
ランジスタ377及び抵抗378で構成され、各トラン
ジスタ337、377のベースにトランジスタ391、
392及び抵抗393、394からなる共通の電流源5
4が設置されている。即ち、トランジスタ337、37
7、391、392及び抵抗338、378、393、
394はカレントミラー回路を構成しており、入力端子
56にはGmセル32、36に流すべき動作電流に応じ
た入力電流が外部又は集積回路内部の電流源から供給さ
れる。
The constant current source 325 of the embodiment described above is composed of a transistor 337 and a resistor 338, and the constant current source 365 is composed of a transistor 377 and a resistor 378.
392 and a common current source 5 consisting of resistors 393 and 394
4 is installed. That is, transistors 337, 37
7, 391, 392 and resistors 338, 378, 393,
Reference numeral 394 constitutes a current mirror circuit, and an input current corresponding to the operating current to be passed through the Gm cells 32, 36 is supplied to the input terminal 56 from an external or internal current source of the integrated circuit.

【0027】この実施例は、Gmセル32、36側の電
源と、出力回路34、38側の電源及び接地点をそれぞ
れ別系統にしたものであり、電源ライン50A、50B
及び接地ライン58A、58Bが2系統あるのはそのた
めである。
In this embodiment, the power supply for the Gm cells 32 and 36 and the power supply and grounding point for the output circuits 34 and 38 are separated from each other, and power lines 50A and 50B are connected to each other.
This is why there are two systems of ground lines 58A and 58B.

【0028】このように構成した場合にも、前記実施例
と同様のジャイレーション特性が得られ、入力ダイナミ
ックレンジの直線性の改善や、発振を抑制できる等の利
点が得られるものである。
Even with this configuration, the same gyration characteristics as in the embodiment described above can be obtained, and advantages such as improvement in the linearity of the input dynamic range and suppression of oscillation can be obtained.

【0029】[0029]

【発明の効果】以上説明したように、この発明によれば
、次の効果が得られる。a.発振経路数の削減によって
発振を抑えることができ、信頼性を高めることができる
。b.回路の対称性が高くなるので、入力ダイナミック
レンジを拡大できる上、入力ダイナミックレンジの直線
性を高くすることができる。
[Effects of the Invention] As explained above, according to the present invention, the following effects can be obtained. a. By reducing the number of oscillation paths, oscillation can be suppressed and reliability can be improved. b. Since the symmetry of the circuit is increased, the input dynamic range can be expanded and the linearity of the input dynamic range can be improved.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】この発明のジャイレータの一実施例を示す回路
図である。
FIG. 1 is a circuit diagram showing an embodiment of a gyrator of the present invention.

【図2】この発明のジャイレータの具体的な回路構成例
を示す回路図である。
FIG. 2 is a circuit diagram showing a specific example of the circuit configuration of the gyrator of the present invention.

【図3】この発明のジャイレータの具体的な回路構成例
を示す回路図である。
FIG. 3 is a circuit diagram showing a specific example of the circuit configuration of the gyrator of the present invention.

【図4】従来のジャイレータの一実施例を示す回路図で
ある。
FIG. 4 is a circuit diagram showing an example of a conventional gyrator.

【図5】図4に示したジャイレータの具体的な回路構成
例を示す回路図である。
FIG. 5 is a circuit diagram showing a specific example of the circuit configuration of the gyrator shown in FIG. 4;

【符号の説明】[Explanation of symbols]

32,36    ジャイレーション・アドミタンスセ
ル34,38    出力回路 320,360    トランジスタ差動対321,3
22,361,362    トランジスタ323,3
24,363,364,331,332,334,33
5,371,372,374,375    トランジ
スタ(ダイオード) 325,365    定電流源 330,370    能動回路
32, 36 Gyration admittance cell 34, 38 Output circuit 320, 360 Transistor differential pair 321, 3
22,361,362 Transistor 323,3
24,363,364,331,332,334,33
5,371,372,374,375 Transistor (diode) 325,365 Constant current source 330,370 Active circuit

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】  入力信号にインダクタンス特性を付与
するジャイレーション・アドミタンスセルの出力側にエ
ミッタフォロワ回路からなる出力回路を設置したことを
特徴とするジャイレータ。
1. A gyrator characterized in that an output circuit consisting of an emitter follower circuit is installed on the output side of a gyration admittance cell that imparts inductance characteristics to an input signal.
【請求項2】  一対のトランジスタのエミッタ間をダ
イオードを介在させて結合してなる差動対に負荷として
能動回路を接続するとともに、定電流源によって動作電
流を流すようにしたジャイレーション・アドミタンスセ
ルと、前記能動回路から前記ジャイレーション・アドミ
タンスセルの出力を受け、その出力を取り出すエミッタ
フォロワ回路からなる出力回路と、を備えたことを特徴
とするジャイレータ。
2. A gyration admittance cell in which an active circuit is connected as a load to a differential pair formed by coupling the emitters of a pair of transistors with a diode interposed between them, and an operating current is caused to flow by a constant current source. and an output circuit comprising an emitter follower circuit that receives the output of the gyration admittance cell from the active circuit and takes out the output.
JP3068030A 1991-03-06 1991-03-06 Gyrator Expired - Fee Related JP2731459B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3068030A JP2731459B2 (en) 1991-03-06 1991-03-06 Gyrator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3068030A JP2731459B2 (en) 1991-03-06 1991-03-06 Gyrator

Publications (2)

Publication Number Publication Date
JPH04278708A true JPH04278708A (en) 1992-10-05
JP2731459B2 JP2731459B2 (en) 1998-03-25

Family

ID=13362001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3068030A Expired - Fee Related JP2731459B2 (en) 1991-03-06 1991-03-06 Gyrator

Country Status (1)

Country Link
JP (1) JP2731459B2 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58161413A (en) * 1982-03-18 1983-09-26 Sony Corp Multi-purpose filter
JPS6429111A (en) * 1987-07-24 1989-01-31 Matsushita Electric Ind Co Ltd Active filter
JPH02254806A (en) * 1989-03-28 1990-10-15 Mitsubishi Electric Corp Semiconductor integrated circuit filter

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58161413A (en) * 1982-03-18 1983-09-26 Sony Corp Multi-purpose filter
JPS6429111A (en) * 1987-07-24 1989-01-31 Matsushita Electric Ind Co Ltd Active filter
JPH02254806A (en) * 1989-03-28 1990-10-15 Mitsubishi Electric Corp Semiconductor integrated circuit filter

Also Published As

Publication number Publication date
JP2731459B2 (en) 1998-03-25

Similar Documents

Publication Publication Date Title
JPH0831750B2 (en) RF amplifier
US5057788A (en) 2-stage differential amplifier connected in cascade
US7027792B1 (en) Topology for a single ended input dual balanced mixer
JPH0143485B2 (en)
US5420524A (en) Differential gain stage for use in a standard bipolar ECL process
US4540953A (en) Gain control circuit for obtaining a constant output signal amplitude by attenuating an input signal amplitude
US6268769B1 (en) Operational amplifier
JP3111460B2 (en) Voltage / absolute current converter circuit
JPH03123208A (en) Differential current amplifier circuit
US5973539A (en) Mixer circuit for mixing two signals having mutually different frequencies
US4017749A (en) Transistor circuit including source voltage ripple removal
JPH0239888B2 (en)
JPH04278708A (en) Gyrator
US3743863A (en) Transistorized electronic circuit employing resistorless bias network
US4524330A (en) Bipolar circuit for amplifying differential signal
JPH0519321B2 (en)
JPH03230605A (en) Differential oscillation circuit and frequency conversion circuit
JPS632487B2 (en)
US4513251A (en) Miller compensation for an operational amplifier
JPH0746060A (en) Arithmetic amplifier
JP2818427B2 (en) Integrator circuit
JP2600648B2 (en) Differential amplifier circuit
JPH06224692A (en) Method and circuit for obtaining impedance, and impedance circuit
JPS63502236A (en) balanced differential load
JPH04145711A (en) Differential amplifier circuit

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081219

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081219

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091219

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees