JPH04270529A - 中継器およびその製造方法 - Google Patents
中継器およびその製造方法Info
- Publication number
- JPH04270529A JPH04270529A JP3179572A JP17957291A JPH04270529A JP H04270529 A JPH04270529 A JP H04270529A JP 3179572 A JP3179572 A JP 3179572A JP 17957291 A JP17957291 A JP 17957291A JP H04270529 A JPH04270529 A JP H04270529A
- Authority
- JP
- Japan
- Prior art keywords
- repeater
- ports
- data
- collision
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 230000006870 function Effects 0.000 claims abstract description 67
- 230000002457 bidirectional effect Effects 0.000 claims abstract description 15
- 238000012545 processing Methods 0.000 claims description 21
- 230000000694 effects Effects 0.000 claims description 17
- 230000004044 response Effects 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 10
- 230000008569 process Effects 0.000 claims description 6
- 230000000977 initiatory effect Effects 0.000 claims 2
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 230000001105 regulatory effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 82
- 230000005540 biological transmission Effects 0.000 description 34
- 238000012360 testing method Methods 0.000 description 33
- 239000000872 buffer Substances 0.000 description 31
- 101000892398 Homo sapiens Tryptophan 2,3-dioxygenase Proteins 0.000 description 26
- 101000830742 Homo sapiens Tryptophan 5-hydroxylase 1 Proteins 0.000 description 26
- 101000851865 Homo sapiens Tryptophan 5-hydroxylase 2 Proteins 0.000 description 26
- 102100024971 Tryptophan 5-hydroxylase 1 Human genes 0.000 description 26
- 102100036474 Tryptophan 5-hydroxylase 2 Human genes 0.000 description 26
- 238000012546 transfer Methods 0.000 description 16
- 238000001514 detection method Methods 0.000 description 13
- 230000003993 interaction Effects 0.000 description 9
- 239000013078 crystal Substances 0.000 description 7
- 238000009434 installation Methods 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 5
- 230000001360 synchronised effect Effects 0.000 description 5
- 102100036409 Activated CDC42 kinase 1 Human genes 0.000 description 4
- 238000005192 partition Methods 0.000 description 4
- 238000012358 sourcing Methods 0.000 description 4
- 101100172132 Mus musculus Eif3a gene Proteins 0.000 description 3
- 238000007726 management method Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 241000723353 Chrysanthemum Species 0.000 description 1
- 235000005633 Chrysanthemum balsamita Nutrition 0.000 description 1
- 101100094849 Homo sapiens SLC22A4 gene Proteins 0.000 description 1
- 241000108505 Padda Species 0.000 description 1
- 102100036928 Solute carrier family 22 member 4 Human genes 0.000 description 1
- 230000003466 anti-cipated effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/02—Shaping pulses by amplifying
- H03K5/023—Shaping pulses by amplifying using field effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018557—Coupling arrangements; Impedance matching circuits
- H03K19/018571—Coupling arrangements; Impedance matching circuits of complementary type, e.g. CMOS
- H03K19/018578—Coupling arrangements; Impedance matching circuits of complementary type, e.g. CMOS with at least one differential stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/44—Star or tree networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/08—Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/08—Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
- H04L25/085—Arrangements for reducing interference in line transmission systems, e.g. by differential transmission
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4904—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using self-synchronising codes, e.g. split-phase codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Computing Systems (AREA)
- Spectroscopy & Molecular Physics (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Small-Scale Networks (AREA)
- Control Of Driving Devices And Active Controlling Of Vehicle (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Facsimiles In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【関連出願の相互参照】この出願は１９９０年２月１５
日の日付で出願された、「ペア媒体アクセスユニット（
Ｔｗｉｓｔｅｄ Ｐａｉｒ Ｍｅｄｉｕｍ Ａｃｃｅｓ
ｓ Ｕｎｉｔ ）」連続番号０７／４８０、４２６の一
部係属出願であり、ここにおいてすべての目的に対して
明確に引用により援用される。
日の日付で出願された、「ペア媒体アクセスユニット（
Ｔｗｉｓｔｅｄ Ｐａｉｒ Ｍｅｄｉｕｍ Ａｃｃｅｓ
ｓ Ｕｎｉｔ ）」連続番号０７／４８０、４２６の一
部係属出願であり、ここにおいてすべての目的に対して
明確に引用により援用される。
【０００２】
【発明の背景】この発明はコンピュータネットワークに
おいて使用される中継器に関する。特定的に、この発明
はモノリシックシリコンにおける中継器を有する複数個
のペア媒体付着ユニット（「ＭＡＵ」）を統合しかつポ
ート拡張能力を提供することに関連する。
おいて使用される中継器に関する。特定的に、この発明
はモノリシックシリコンにおける中継器を有する複数個
のペア媒体付着ユニット（「ＭＡＵ」）を統合しかつポ
ート拡張能力を提供することに関連する。
【０００３】会社は生産性を改良するためにコンピュー
タネットワークを使用する。多くの異なったネットワー
ク型がこの生産性の改良を助けるために発達した。その
ようなネットワーク型の１つがキャリアセンス、多重ア
クセス−衝突検出（「ＣＳＭＡ／ＣＤ」）ネットワーク
である。ここにおいてすべての目的に対して明確に引用
により援用される、ＩＥＥＥ ８０２．３標準はＣＳ
ＭＡ／ＣＤネットワークに対する動作特性を特定する。 ゼロックスコーポレーション（Ｘｅｒｏｘ Ｃｏｒｐｏ
ｒａｔｉｏｎ ）の登録商標である、イサーネット（Ｅ
ｔｈｅｒｎｅｔ）として知られる商用のシステムはその
ようなシステムの一例である。
タネットワークを使用する。多くの異なったネットワー
ク型がこの生産性の改良を助けるために発達した。その
ようなネットワーク型の１つがキャリアセンス、多重ア
クセス−衝突検出（「ＣＳＭＡ／ＣＤ」）ネットワーク
である。ここにおいてすべての目的に対して明確に引用
により援用される、ＩＥＥＥ ８０２．３標準はＣＳ
ＭＡ／ＣＤネットワークに対する動作特性を特定する。 ゼロックスコーポレーション（Ｘｅｒｏｘ Ｃｏｒｐｏ
ｒａｔｉｏｎ ）の登録商標である、イサーネット（Ｅ
ｔｈｅｒｎｅｔ）として知られる商用のシステムはその
ようなシステムの一例である。
【０００４】ＣＳＭＡ／ＣＤネットワークはネットワー
クにインタフェースするための制御装置を有する複数個
のノードを設ける。そのノードはデータを別のＤＴＥに
転送するためのデータ端末装置（「ＤＴＥ」）の何らか
の型であり得る。制御装置は特定のネットワークプロト
コルに従っての入力および出力データならびに制御信号
に条件を設ける。交信信号を搬送するために１つまたは
それ以上の媒体型を使用することは可能である。この媒
体はケーブルの周知のかつ予期できるパラメタのために
しばしば同軸ケーブルである。利用できる異なったプロ
トコルの各々は構成されたデータおよび制御情報を必要
とする。制御装置は使用される特定のプロトコルに従っ
てデータおよび制御情報を準備する。データおよび制御
情報はデータおよび制御信号になる。これらの信号は使
用される実際の媒体から独立している。これらの媒体独
立した信号を特定の媒体に特有の信号型に変換すること
はＭＡＵの機能である。付着ユニットインタフェース（
「ＡＵＩ」）は制御装置およびＭＡＵを結合する。ＩＥ
ＥＥ ８０２．３標準はＡＵＩ特性と同様にＡＵＩと
ＭＡＵとの間でのプロトコルを規定する。
クにインタフェースするための制御装置を有する複数個
のノードを設ける。そのノードはデータを別のＤＴＥに
転送するためのデータ端末装置（「ＤＴＥ」）の何らか
の型であり得る。制御装置は特定のネットワークプロト
コルに従っての入力および出力データならびに制御信号
に条件を設ける。交信信号を搬送するために１つまたは
それ以上の媒体型を使用することは可能である。この媒
体はケーブルの周知のかつ予期できるパラメタのために
しばしば同軸ケーブルである。利用できる異なったプロ
トコルの各々は構成されたデータおよび制御情報を必要
とする。制御装置は使用される特定のプロトコルに従っ
てデータおよび制御情報を準備する。データおよび制御
情報はデータおよび制御信号になる。これらの信号は使
用される実際の媒体から独立している。これらの媒体独
立した信号を特定の媒体に特有の信号型に変換すること
はＭＡＵの機能である。付着ユニットインタフェース（
「ＡＵＩ」）は制御装置およびＭＡＵを結合する。ＩＥ
ＥＥ ８０２．３標準はＡＵＩ特性と同様にＡＵＩと
ＭＡＵとの間でのプロトコルを規定する。
【０００５】コンピュータネットワークのさらに大きな
規模での使用に対する障害物は設置コストである。ネッ
トワークを使用するために必要な配線を伴ってビルディ
ングを逆に取付けることはネットワークを設置するため
に相対的に多くのコストを必要とし得る。以前から存在
する電話回線を全体にわたって動作するネットワークプ
ロトコルの発達は配線費用の幾分かを除去することによ
って設置コストを減少させる。以前から存在する電話配
線は典型的にペアケーブルを使用する。ペアケーブルの
問題点はそれを騒音に対して弱くさせているシールドの
欠如から引起こることに直接的に関連している。騒音が
ネットワーク動作を妨害するのでネットワーク媒体とし
てのペアケーブルの使用はネットワークの設置を複雑に
する。ネットワークを動作することによって起こる電磁
気の放射放出における制限もまたある。配線に対するシ
ールディングの欠如に起因して、これらの制限が満たさ
れることはさらに難しくなる。また、前に設置された配
線ネットワークの回線特質はインピーダンス整合を困難
にすることについては予期できず、さらに信号ドライブ
およびレシーバに対する特定を複雑にする。
規模での使用に対する障害物は設置コストである。ネッ
トワークを使用するために必要な配線を伴ってビルディ
ングを逆に取付けることはネットワークを設置するため
に相対的に多くのコストを必要とし得る。以前から存在
する電話回線を全体にわたって動作するネットワークプ
ロトコルの発達は配線費用の幾分かを除去することによ
って設置コストを減少させる。以前から存在する電話配
線は典型的にペアケーブルを使用する。ペアケーブルの
問題点はそれを騒音に対して弱くさせているシールドの
欠如から引起こることに直接的に関連している。騒音が
ネットワーク動作を妨害するのでネットワーク媒体とし
てのペアケーブルの使用はネットワークの設置を複雑に
する。ネットワークを動作することによって起こる電磁
気の放射放出における制限もまたある。配線に対するシ
ールディングの欠如に起因して、これらの制限が満たさ
れることはさらに難しくなる。また、前に設置された配
線ネットワークの回線特質はインピーダンス整合を困難
にすることについては予期できず、さらに信号ドライブ
およびレシーバに対する特定を複雑にする。
【０００６】製造者のグループが１０ベース−Ｔ草案標
準を共同で発達させ、これによってすべての目的に対し
て明確に引用により援用される。その草案標準はペア配
線のネットワーク使用を可能にする。１０ベース−Ｔ草
案標準はペア媒体を介してＣＳＭＡ／ＣＤプロトコルを
実行するために装置および装置特質を概説する。この草
案標準はＭＡＵおよびその動作を規定する。ＩＥＥＥ
８０２．３標準を実現する多くのネットワークは多重
ノードが従属するところのバス型トポロジーの媒体（同
軸ケーブルのような）を使用する。１０ベース−Ｔ草案
標準は、しかしながら、ペア媒体に起因して星型トポロ
ジー（３つまたはそれ以上のノードが現われるとき）を
必要とする。この星型トポロジーは星の中心で中継器を
有する。中継器は複数個のポートのうちの１つからデー
タを受取るように機能する。データから嵌め込まれたク
ロック信号を抽出した後、中継器はそれ自身の内部クロ
ックを伴ってデータを処理する。中継器はそれから、そ
のポートのすべてを新しく時間決めされたかつ振幅修正
されたデータに同報通信する。中継器は、もしそれがＡ
ＵＩポートまたは同軸ＭＡＵを含んでいると、そのポー
トの１つで分岐バスに接続し得る。こうして、多くのノ
ードが単一中継器ポートに接続し得る。
準を共同で発達させ、これによってすべての目的に対し
て明確に引用により援用される。その草案標準はペア配
線のネットワーク使用を可能にする。１０ベース−Ｔ草
案標準はペア媒体を介してＣＳＭＡ／ＣＤプロトコルを
実行するために装置および装置特質を概説する。この草
案標準はＭＡＵおよびその動作を規定する。ＩＥＥＥ
８０２．３標準を実現する多くのネットワークは多重
ノードが従属するところのバス型トポロジーの媒体（同
軸ケーブルのような）を使用する。１０ベース−Ｔ草案
標準は、しかしながら、ペア媒体に起因して星型トポロ
ジー（３つまたはそれ以上のノードが現われるとき）を
必要とする。この星型トポロジーは星の中心で中継器を
有する。中継器は複数個のポートのうちの１つからデー
タを受取るように機能する。データから嵌め込まれたク
ロック信号を抽出した後、中継器はそれ自身の内部クロ
ックを伴ってデータを処理する。中継器はそれから、そ
のポートのすべてを新しく時間決めされたかつ振幅修正
されたデータに同報通信する。中継器は、もしそれがＡ
ＵＩポートまたは同軸ＭＡＵを含んでいると、そのポー
トの１つで分岐バスに接続し得る。こうして、多くのノ
ードが単一中継器ポートに接続し得る。
【０００７】ＩＥＥＥ ８０２．３標準において概説
されるタイミング要求を満たすために、ネットワークは
１つのノードから他のいかなるノードへも続くいかなる
直列においても４つの中継器の最大値を有する。それゆ
え、特定の中継器上の多数の利用可能なポートは星−ト
ポロジーを使用する構成されたネットワークの多数の可
能なユーザにかなり衝撃を与える。中継器上の制限され
たポート利用可能性はネットワークの増大を防ぎかつデ
ィスクリートな（ｄｉｓｃｒｅｔｅ）中継器構成要素の
使用を制限する。特にそのことを考えると、星−トポロ
ジーは中継器ポートにつき１つのノードを結果としても
たらす。
されるタイミング要求を満たすために、ネットワークは
１つのノードから他のいかなるノードへも続くいかなる
直列においても４つの中継器の最大値を有する。それゆ
え、特定の中継器上の多数の利用可能なポートは星−ト
ポロジーを使用する構成されたネットワークの多数の可
能なユーザにかなり衝撃を与える。中継器上の制限され
たポート利用可能性はネットワークの増大を防ぎかつデ
ィスクリートな（ｄｉｓｃｒｅｔｅ）中継器構成要素の
使用を制限する。特にそのことを考えると、星−トポロ
ジーは中継器ポートにつき１つのノードを結果としても
たらす。
【０００８】従来の中継器は実質的に制限されない拡張
容量を有する。ネットワーク管理者は必要なようにポー
トを付加しかつネットワークは境界なしに実質的に増加
する。従来的な中継器はリレー機能、実際の中継器をＭ
ＡＵの媒体付着機能から分離する。それは、中継器機能
が一定の状態でありかつポートが単純に付加されている
ということである。
容量を有する。ネットワーク管理者は必要なようにポー
トを付加しかつネットワークは境界なしに実質的に増加
する。従来的な中継器はリレー機能、実際の中継器をＭ
ＡＵの媒体付着機能から分離する。それは、中継器機能
が一定の状態でありかつポートが単純に付加されている
ということである。
【０００９】この拡張能力を与えるために、中継器のコ
ストは重要であり得る。中継器コストの削減は中継器機
能を組入れるモノリシック装置を与えることによってそ
の結果として生じる。さらなるコストの削減は中継器機
能およびＭＡＵ機能を統合することによって可能である
。しかしながら、ＭＡＵおよび中継器の単一モノリシッ
ク装置への統合は過去になされたようにポートの単純な
付加を防ぐ。各々の単一のチップはドライブ電流制限に
起因して利用可能な制限された数のポートを有するであ
ろう。読出装置が認めるように、この数字は相対的に小
さなものであろう。この制限されたポート利用可能性を
直列するたった４つの中継器のさらなる制限に組合わせ
ることによって、モノリシック装置によって提供される
ネットワークの大きさを制限する。小さなネットワーク
に対して、この大きさの制限は許容できる。そのような
統合された中継器およびＭＡＵユニットはさらに大きな
ネットワークまたは予期される将来の拡張の場合に対し
て受入れ可能ではないであろう。
ストは重要であり得る。中継器コストの削減は中継器機
能を組入れるモノリシック装置を与えることによってそ
の結果として生じる。さらなるコストの削減は中継器機
能およびＭＡＵ機能を統合することによって可能である
。しかしながら、ＭＡＵおよび中継器の単一モノリシッ
ク装置への統合は過去になされたようにポートの単純な
付加を防ぐ。各々の単一のチップはドライブ電流制限に
起因して利用可能な制限された数のポートを有するであ
ろう。読出装置が認めるように、この数字は相対的に小
さなものであろう。この制限されたポート利用可能性を
直列するたった４つの中継器のさらなる制限に組合わせ
ることによって、モノリシック装置によって提供される
ネットワークの大きさを制限する。小さなネットワーク
に対して、この大きさの制限は許容できる。そのような
統合された中継器およびＭＡＵユニットはさらに大きな
ネットワークまたは予期される将来の拡張の場合に対し
て受入れ可能ではないであろう。
【００１０】それゆえ、モノリシックシリコンにおいて
実現された装置は望ましくポート拡張機能を与えるであ
ろう。中継器はそのポートの中での衝突に対する監視お
よび適切に応答する付加的な機能を有する。
実現された装置は望ましくポート拡張機能を与えるであ
ろう。中継器はそのポートの中での衝突に対する監視お
よび適切に応答する付加的な機能を有する。
【００１１】多重ノードが混合セグメントを介して単一
ポート（たとえば、ＡＵＩポート）に結合され、単一ポ
ートからの衝突検出を必要とするであろうため、衝突検
出および処理の複雑は中継器に対して発生する。
ポート（たとえば、ＡＵＩポート）に結合され、単一ポ
ートからの衝突検出を必要とするであろうため、衝突検
出および処理の複雑は中継器に対して発生する。
【００１２】第２の複雑さは２つの中継器を共に接続す
るリンクするセグメントから発生する。これらの可動中
のポートがお互いにジャム（ｊａｍｍｉｎｇ ）して残
っている唯一のポートであるとき特別な回路は伝送を終
えるために２つの中継器がＪＡＭパターンをお互いに送
ることを可能かしなくてはならない。さもなければ、２
つの中継器はお互いに永遠にＪＡＭするであろう。
るリンクするセグメントから発生する。これらの可動中
のポートがお互いにジャム（ｊａｍｍｉｎｇ ）して残
っている唯一のポートであるとき特別な回路は伝送を終
えるために２つの中継器がＪＡＭパターンをお互いに送
ることを可能かしなくてはならない。さもなければ、２
つの中継器はお互いに永遠にＪＡＭするであろう。
【００１３】中継器はＩＥＥＥ ８０２．３標準のセ
クション９において概説される多重機能および草案１０
−ベース−Ｔ標準のペアトランシーバ機能を達成する。 中継器のＭＡＵとの統合は全体の製造設置およびハード
ウェアコストを減ずるのと同様にペアネットワークの設
置を簡素化する。
クション９において概説される多重機能および草案１０
−ベース−Ｔ標準のペアトランシーバ機能を達成する。 中継器のＭＡＵとの統合は全体の製造設置およびハード
ウェアコストを減ずるのと同様にペアネットワークの設
置を簡素化する。
【００１４】
【発明の要約】この発明は単一中継器として機能すべき
中継器および多重ＭＡＵを複数個のポートに調和させる
ための方法および装置を提供する。統合された装置は拡
張可能でありかつその様々なポート処理機能の中で共通
の回路資源を共有する。
中継器および多重ＭＡＵを複数個のポートに調和させる
ための方法および装置を提供する。統合された装置は拡
張可能でありかつその様々なポート処理機能の中で共通
の回路資源を共有する。
【００１５】この発明の１つの局面は統合マルチポート
中継器（ＩＭＲ）を形成するように媒体付着ユニットお
よび中継器機能を統合することである。ＩＭＲを伴って
与えられる複数個のポートはＡＵＩポートおよび拡張ポ
ートを含む。ＩＭＲはその制御回路が拡張ポートばかり
ではなく複数個の入力／出力ポートの各々にも結合され
る。拡張ポートは様々な制御信号を有して単一中継器ユ
ニットを形成するために２つまたはそれ以上のＩＭＲが
お互いに結合することを許可するように動作する。相互
結合されたＩＭＲは付加的なポートを伴って単一中継器
として正確に機能する。各々の個別中継器チップはＩＥ
ＥＥ ８０２．３標準に従う複数個の中継器機能を行
なう。拡張バスは個別中継器チップの中継器機能の間の
相互関係が中継器ユニットを組立てるいくつかの中継器
チップのすべてのポートと関連してこれらの中継器機能
を行なう組合わされた中継器ユニットを製造することを
許可する。中継器ユニットはすべてのＩＲＭの予め指定
されたポートの中での予め規定された活動がちょうど多
重装置が単一装置であるかのように処理されることを許
可する。この予め規定された活動はたとえば、様々なポ
ートで検出されまたは感知される衝突を含む。
中継器（ＩＭＲ）を形成するように媒体付着ユニットお
よび中継器機能を統合することである。ＩＭＲを伴って
与えられる複数個のポートはＡＵＩポートおよび拡張ポ
ートを含む。ＩＭＲはその制御回路が拡張ポートばかり
ではなく複数個の入力／出力ポートの各々にも結合され
る。拡張ポートは様々な制御信号を有して単一中継器ユ
ニットを形成するために２つまたはそれ以上のＩＭＲが
お互いに結合することを許可するように動作する。相互
結合されたＩＭＲは付加的なポートを伴って単一中継器
として正確に機能する。各々の個別中継器チップはＩＥ
ＥＥ ８０２．３標準に従う複数個の中継器機能を行
なう。拡張バスは個別中継器チップの中継器機能の間の
相互関係が中継器ユニットを組立てるいくつかの中継器
チップのすべてのポートと関連してこれらの中継器機能
を行なう組合わされた中継器ユニットを製造することを
許可する。中継器ユニットはすべてのＩＲＭの予め指定
されたポートの中での予め規定された活動がちょうど多
重装置が単一装置であるかのように処理されることを許
可する。この予め規定された活動はたとえば、様々なポ
ートで検出されまたは感知される衝突を含む。
【００１６】この発明の実施例は単一中継器ユニットと
して機能するようにお互いに組合わせ可能な２つまたは
それ以上のＩＭＲを含む。アービタ機能は単一ＩＭＲが
他のＩＭＲに対して情報を交換するために拡張バスをア
クセスすることを許可する。情報は単一ＩＭＲ衝突状態
に関する情報または繰り返しのためのデータを含むかも
しれない。アービタは１つ以上のＩＭＲが拡張バスにア
クセスすることを試みるときを単一中継器ユニットのす
べてのＩＭＲに知らせる。
して機能するようにお互いに組合わせ可能な２つまたは
それ以上のＩＭＲを含む。アービタ機能は単一ＩＭＲが
他のＩＭＲに対して情報を交換するために拡張バスをア
クセスすることを許可する。情報は単一ＩＭＲ衝突状態
に関する情報または繰り返しのためのデータを含むかも
しれない。アービタは１つ以上のＩＭＲが拡張バスにア
クセスすることを試みるときを単一中継器ユニットのす
べてのＩＭＲに知らせる。
【００１７】好ましい実施例において、拡張バスは２つ
またはそれ以上のＩＭＲの拡張ポートを組合わせる。拡
張バスを超えて送られた信号は５つの信号を含み、それ
らは２つの双方向性信号、出力信号および２つの入力信
号である。双方向性信号はＤＡＴＡ信号およびＪＡＭ信
号を含む。出力信号はＲＥＱＵＥＳＴ信号でありかつ入
力信号はＣＯＬＬＩＳＩＯＮ信号およびＡＣＫＮＯＷＬ
ＥＤＧＥ信号を含む。従来のアービタ機能は双方向性信
号に対するアクセスを求めるＩＭＲの中の矛盾点を解決
する。アービタは単一ＲＥＱＵＥＳＴ信号のみのアサー
ション（ａｓｓｅｒｔｉｏｎ ）時の出力をアサートす
る（ａｓｓｅｒｔ）単純機能を実現する。
またはそれ以上のＩＭＲの拡張ポートを組合わせる。拡
張バスを超えて送られた信号は５つの信号を含み、それ
らは２つの双方向性信号、出力信号および２つの入力信
号である。双方向性信号はＤＡＴＡ信号およびＪＡＭ信
号を含む。出力信号はＲＥＱＵＥＳＴ信号でありかつ入
力信号はＣＯＬＬＩＳＩＯＮ信号およびＡＣＫＮＯＷＬ
ＥＤＧＥ信号を含む。従来のアービタ機能は双方向性信
号に対するアクセスを求めるＩＭＲの中の矛盾点を解決
する。アービタは単一ＲＥＱＵＥＳＴ信号のみのアサー
ション（ａｓｓｅｒｔｉｏｎ ）時の出力をアサートす
る（ａｓｓｅｒｔ）単純機能を実現する。
【００１８】伝送のために中継器グループのすべてのＩ
ＭＲのポートからデータを通過させるために、ソースＩ
ＭＲはＲＥＱＵＥＳＴをアサートする。アービタはただ
単一ＩＭＲがアクセスを要求しているだけだとしても、
ＩＭＲに対してＡＣＫＮＯＷＬＥＤＧＥをアサートする
。もし２つまたはそれ以上の要求が同時にアクセスする
と、アービタはＣＯＬＬＩＳＩＯＮをアサートし、それ
は衝突が存在するということをすべてのＩＭＲに知らせ
る。単一要求ＩＭＲはデータがＤＡＴＡ回線上で繰り返
されることをアサートする。他のＩＭＲは、ＡＣＫＮＯ
ＷＬＥＤＧＥ信号のアサーションを検出し、それらがＲ
ＥＱＵＥＳＴをアサートしていない限りにおいてＤＡＴ
Ａ回線上のデータが同報通信のためのものであるという
ことを知る。ＪＡＭはソースするＩＭＲが、それが経験
する衝突型に対応するようにＤＡＴＡを駆動することを
許可する。
ＭＲのポートからデータを通過させるために、ソースＩ
ＭＲはＲＥＱＵＥＳＴをアサートする。アービタはただ
単一ＩＭＲがアクセスを要求しているだけだとしても、
ＩＭＲに対してＡＣＫＮＯＷＬＥＤＧＥをアサートする
。もし２つまたはそれ以上の要求が同時にアクセスする
と、アービタはＣＯＬＬＩＳＩＯＮをアサートし、それ
は衝突が存在するということをすべてのＩＭＲに知らせ
る。単一要求ＩＭＲはデータがＤＡＴＡ回線上で繰り返
されることをアサートする。他のＩＭＲは、ＡＣＫＮＯ
ＷＬＥＤＧＥ信号のアサーションを検出し、それらがＲ
ＥＱＵＥＳＴをアサートしていない限りにおいてＤＡＴ
Ａ回線上のデータが同報通信のためのものであるという
ことを知る。ＪＡＭはソースするＩＭＲが、それが経験
する衝突型に対応するようにＤＡＴＡを駆動することを
許可する。
【００１９】マルチポート衝突を検出する単一ＩＭＲは
アービタがそれがバス制御だということを認めた後ＪＡ
ＭをアサートしかつＤＡＴＡをデアサート（ｄｅａｓｓ
ｅｒｔ）する。１つのポート衝突を検出する単一ＩＭＲ
はＤＡＴＡおよびＪＡＭの双方がその中継器ユニットの
他のＩＭＲに情報を与えることをアサートする。ＪＡＭ
のアサーションはＤＡＴＡ情報が中継器ポートから同報
通信されることを禁ずる。
アービタがそれがバス制御だということを認めた後ＪＡ
ＭをアサートしかつＤＡＴＡをデアサート（ｄｅａｓｓ
ｅｒｔ）する。１つのポート衝突を検出する単一ＩＭＲ
はＤＡＴＡおよびＪＡＭの双方がその中継器ユニットの
他のＩＭＲに情報を与えることをアサートする。ＪＡＭ
のアサーションはＤＡＴＡ情報が中継器ポートから同報
通信されることを禁ずる。
【００２０】明細書および図面の残余の部分に対する参
照によってこの発明の性質および利点のさらなる理解が
可能となる。
照によってこの発明の性質および利点のさらなる理解が
可能となる。
【００２１】
図１はこの発明を実施する集積回路（ＩＣ）装置１０の
１つの可能なピン構成を図示する。８つの媒体付着ユニ
ット（ＭＡＵ）および付着ユニットインタフェース（Ａ
ＵＩ）。各々のＭＡＵは引用されかつ援用された係属中
の特許出願において開示されるように回線ＴＤ＋、ＴＤ
−、ＴＰ＋、ＴＰ−、ＲＤ＋およびＲＤ−のうちの１つ
を使用する。ＡＵＩは援用された特許出願においてまた
説明されるようにＤＩ＋、ＤＩ−、ＤＯ＋、ＤＯ−、Ｃ
Ｉ＋およびＣＩ−を含む。
１つの可能なピン構成を図示する。８つの媒体付着ユニ
ット（ＭＡＵ）および付着ユニットインタフェース（Ａ
ＵＩ）。各々のＭＡＵは引用されかつ援用された係属中
の特許出願において開示されるように回線ＴＤ＋、ＴＤ
−、ＴＰ＋、ＴＰ−、ＲＤ＋およびＲＤ−のうちの１つ
を使用する。ＡＵＩは援用された特許出願においてまた
説明されるようにＤＩ＋、ＤＩ−、ＤＯ＋、ＤＯ−、Ｃ
Ｉ＋およびＣＩ−を含む。
【００２２】ＩＣ装置５０は単一中継器ユニットを与え
るために１つまたはそれ以上の他のＩＣ装置１０に組合
わせ可能である。ＩＣ装置１０は２つの双方向性信号Ｄ
ＡＴＡおよびＪＡＭに対してピンを含む。ＩＣ１０を有
して含まれるものはＲＥＱＵＥＳＴのための１つの出力
ピンおよびＡＣＫＮＯＷＬＥＤＧＥならびにＣＯＬＬＩ
ＳＩＯＮ信号のための２つの入力ピンである。Ｘ１およ
びＸ２は、中継器ユニットとして構成されるときすべて
のＩＣ装置１０と同期するように使用される外部クロッ
クのためのピンである。同様に内部クロックと同期する
外部リセット機能のためのピンは示されない。ＩＥＥＥ
８０２．３標準は中継器の最小の組の必要な機能を
概説する機械の流れの明細書のための状態の説明を含む
。 中継器ユニットはＩＥＥＥ ８０２．３標準のこれら
の必要な機能を実現しなくてはならない。図１において
示されないものは必要とされる順序においてこれらの必
要な中継器機能を実現するＩＣ装置１０の状態機械であ
る。
るために１つまたはそれ以上の他のＩＣ装置１０に組合
わせ可能である。ＩＣ装置１０は２つの双方向性信号Ｄ
ＡＴＡおよびＪＡＭに対してピンを含む。ＩＣ１０を有
して含まれるものはＲＥＱＵＥＳＴのための１つの出力
ピンおよびＡＣＫＮＯＷＬＥＤＧＥならびにＣＯＬＬＩ
ＳＩＯＮ信号のための２つの入力ピンである。Ｘ１およ
びＸ２は、中継器ユニットとして構成されるときすべて
のＩＣ装置１０と同期するように使用される外部クロッ
クのためのピンである。同様に内部クロックと同期する
外部リセット機能のためのピンは示されない。ＩＥＥＥ
８０２．３標準は中継器の最小の組の必要な機能を
概説する機械の流れの明細書のための状態の説明を含む
。 中継器ユニットはＩＥＥＥ ８０２．３標準のこれら
の必要な機能を実現しなくてはならない。図１において
示されないものは必要とされる順序においてこれらの必
要な中継器機能を実現するＩＣ装置１０の状態機械であ
る。
【００２３】５つの信号、ＤＡＴＡ、ＡＣＫＮＯＷＬＥ
ＤＧＥ、ＲＥＱＵＥＳＴ、ＪＡＭおよびＣＯＬＬＩＳＩ
ＯＮは拡張バスを組立てる。拡張バスは単一中継器ユニ
ットを構成する２つまたはそれ以上のＩＭＲが個別ＩＭ
Ｒの状態機械と同期するようにセマフォ（ｓｅｍａｐｈ
ｏｒｅｓ）を交換することを許可する。こうして、ＩＭ
Ｒは単一中継器ユニットを含むすべての個別ＩＣ装置の
中で中継器およびポート機能を分布する。
ＤＧＥ、ＲＥＱＵＥＳＴ、ＪＡＭおよびＣＯＬＬＩＳＩ
ＯＮは拡張バスを組立てる。拡張バスは単一中継器ユニ
ットを構成する２つまたはそれ以上のＩＭＲが個別ＩＭ
Ｒの状態機械と同期するようにセマフォ（ｓｅｍａｐｈ
ｏｒｅｓ）を交換することを許可する。こうして、ＩＭ
Ｒは単一中継器ユニットを含むすべての個別ＩＣ装置の
中で中継器およびポート機能を分布する。
【００２４】使用されるセマフォは以下の信号を含む。
繰り返しのためのデータを受信する特定ＩＣ装置１０は
拡張バスに対するアクセスを要求する。拡張バスに対す
るアクセスは特定ＩＣ装置が受信されたデータを繰り返
しのために中継器ユニットの他のＩＭＲに供給すること
を許可する。アクセスの要求はＲＥＱＵＥＳＴをアサー
トすることによってなされる。好ましい実施例において
、ＲＥＱＵＥＳＴ、ＡＣＫＮＯＷＬＥＤＧＥおよびＣＯ
ＬＬＩＳＩＯＮはすべてアクティブロー（ａｃｔｉｖｅ
ｌｏｗ）である。それゆえ、ＲＥＱＵＥＳＴのアサー
ションは「０」レベルでＲＥＱＵＥＳＴを駆動する結果
として生じる。
拡張バスに対するアクセスを要求する。拡張バスに対す
るアクセスは特定ＩＣ装置が受信されたデータを繰り返
しのために中継器ユニットの他のＩＭＲに供給すること
を許可する。アクセスの要求はＲＥＱＵＥＳＴをアサー
トすることによってなされる。好ましい実施例において
、ＲＥＱＵＥＳＴ、ＡＣＫＮＯＷＬＥＤＧＥおよびＣＯ
ＬＬＩＳＩＯＮはすべてアクティブロー（ａｃｔｉｖｅ
ｌｏｗ）である。それゆえ、ＲＥＱＵＥＳＴのアサー
ションは「０」レベルでＲＥＱＵＥＳＴを駆動する結果
として生じる。
【００２５】もし特定ＩＣ装置がＲＥＱＵＥＳＴのその
アサーションに応答してアサートされたＡＣＫＮＯＷＬ
ＥＤＧＥ信号を受信すると、それは拡張バス制御を得る
。中継器ユニットに対して、ＣＯＬＬＩＳＩＯＮ回線と
同様にＡＣＫＮＯＷＬＥＤＧＥ回線はすべて並列に接続
される。こうして、中継器グループのＩＣ装置１０のす
べてはＡＣＫＮＯＷＬＥＤＧＥまたはＣＯＬＬＩＳＩＯ
Ｎの単一アサーションを検出するであろう。ＡＣＫＮＯ
ＷＬＥＤＧＥ信号のアサーションは特定ＩＣ装置１０が
繰り返されるべきデータを有するＤＡＴＡを駆動すると
いうＲＥＱＵＥＳＴをアサートしていないＩＣ装置１０
を示す。ＤＡＴＡおよびＪＡＭ回線はまた並列に接続さ
れる。拡張バス制御を有するＩＣ装置１０はすべての他
のＩＣ装置１０に対してそのデータを同時に与える。
アサーションに応答してアサートされたＡＣＫＮＯＷＬ
ＥＤＧＥ信号を受信すると、それは拡張バス制御を得る
。中継器ユニットに対して、ＣＯＬＬＩＳＩＯＮ回線と
同様にＡＣＫＮＯＷＬＥＤＧＥ回線はすべて並列に接続
される。こうして、中継器グループのＩＣ装置１０のす
べてはＡＣＫＮＯＷＬＥＤＧＥまたはＣＯＬＬＩＳＩＯ
Ｎの単一アサーションを検出するであろう。ＡＣＫＮＯ
ＷＬＥＤＧＥ信号のアサーションは特定ＩＣ装置１０が
繰り返されるべきデータを有するＤＡＴＡを駆動すると
いうＲＥＱＵＥＳＴをアサートしていないＩＣ装置１０
を示す。ＤＡＴＡおよびＪＡＭ回線はまた並列に接続さ
れる。拡張バス制御を有するＩＣ装置１０はすべての他
のＩＣ装置１０に対してそのデータを同時に与える。
【００２６】ＲＥＱＵＥＳＴのアサーションに応答して
、その代わりとしての、ＣＯＬＬＩＳＩＯＮのアサーシ
ョンは中継器ユニットのポートを横切ってすべてのＩＣ
装置１０に対しての衝突状態の発生を示す。ＣＯＬＬＩ
ＳＩＯＮのアサーションは要求するＩＣ装置がバスをＤ
ＡＴＡ回線またはＪＡＭ回線を駆動するようにアクセス
することを防ぐ。
、その代わりとしての、ＣＯＬＬＩＳＩＯＮのアサーシ
ョンは中継器ユニットのポートを横切ってすべてのＩＣ
装置１０に対しての衝突状態の発生を示す。ＣＯＬＬＩ
ＳＩＯＮのアサーションは要求するＩＣ装置がバスをＤ
ＡＴＡ回線またはＪＡＭ回線を駆動するようにアクセス
することを防ぐ。
【００２７】その複数個のポートの中での衝突に対する
単一ＩＣ装置１０による衝突検出もまた起こる。そのよ
うな衝突は信号ＩＣ装置１０が拡張ポートに対しアクセ
スすることを必要とする。ＪＡＭ回線はアクセスするＩ
Ｃ装置１０がその中継器ユニットにおける他のＩＣ装置
１０に衝突の存在を知らせることを許可する。ＪＡＭの
アサーションはＤＡＴＡ回線情報が繰り返されるべきで
はないということを示す。むしろ、ＤＡＴＡ回線の状態
は他のＩＣ装置１０に衝突の型を知らせる。好ましい実
施例において、ＪＡＭと同時に起こるＤＡＴＡのアサー
ションは受信衝突（１つのポート衝突）の検出を示す。 ＪＡＭのアサーションおよびＤＡＴＡの否定はマルチポ
ート衝突の検出を示す。こうして、拡張バスは分布され
た中継器およびポート機能と同期するように機能を達成
する。
単一ＩＣ装置１０による衝突検出もまた起こる。そのよ
うな衝突は信号ＩＣ装置１０が拡張ポートに対しアクセ
スすることを必要とする。ＪＡＭ回線はアクセスするＩ
Ｃ装置１０がその中継器ユニットにおける他のＩＣ装置
１０に衝突の存在を知らせることを許可する。ＪＡＭの
アサーションはＤＡＴＡ回線情報が繰り返されるべきで
はないということを示す。むしろ、ＤＡＴＡ回線の状態
は他のＩＣ装置１０に衝突の型を知らせる。好ましい実
施例において、ＪＡＭと同時に起こるＤＡＴＡのアサー
ションは受信衝突（１つのポート衝突）の検出を示す。 ＪＡＭのアサーションおよびＤＡＴＡの否定はマルチポ
ート衝突の検出を示す。こうして、拡張バスは分布され
た中継器およびポート機能と同期するように機能を達成
する。
【００２８】
アービタ機能はＲＥＱＵＥＳＴ信号に応答してＡＣＫＮ
ＯＷＬＥＤＧＥまたはＣＯＬＬＩＳＩＯＮを否定または
アサートする。この発明の好ましい実施例に従う拡張バ
スを形成するために、アービタは独特の入力での第１お
よび第２のＩＭＲからＲＥＱＵＥＳＴ信号の各々を受信
する。独特の入力は拡張バスのアクセスを要求する特定
ＩＭＲを単純に識別する。アービタはＩＭＲに対してＣ
ＯＬＬＩＳＩＯＮ信号およびＡＣＫＮＯＷＬＥＤＧＥ信
号を並列に与えるように２つの出力回線を有する。多重
ＩＭＲで構成された中継器に対して３つの衝突状態があ
る。
ＯＷＬＥＤＧＥまたはＣＯＬＬＩＳＩＯＮを否定または
アサートする。この発明の好ましい実施例に従う拡張バ
スを形成するために、アービタは独特の入力での第１お
よび第２のＩＭＲからＲＥＱＵＥＳＴ信号の各々を受信
する。独特の入力は拡張バスのアクセスを要求する特定
ＩＭＲを単純に識別する。アービタはＩＭＲに対してＣ
ＯＬＬＩＳＩＯＮ信号およびＡＣＫＮＯＷＬＥＤＧＥ信
号を並列に与えるように２つの出力回線を有する。多重
ＩＭＲで構成された中継器に対して３つの衝突状態があ
る。
【００２９】第１の衝突状態はＩＭＲの２つまたはそれ
以上の中で活性状態のポートを有する。この例において
、ＩＭＲの各々はアービタに対してＲＥＱＵＥＳＴをア
サートする。アービタは２つまたはそれ以上のＲＥＱＵ
ＥＳＴ信号の同時のアサーションに応答してすべてのＩ
ＭＲに対してＣＯＬＬＩＳＩＯＮをアサートする。もし
アービタがＩＭＲに対してＡＣＫＮＯＷＬＥＤＧＥをア
サートした後同じ結果が起こると、それは後で第２のＩ
ＭＲから第２の要求を受信する。アービタはＡＣＫＮＯ
ＷＬＥＤＧＥをデアサート（否定、これらの言葉は交互
に使用される）しかつＣＯＬＬＩＳＩＯＮをアサートす
るであろう。ＩＭＲはＩＥＥＥ ８０２．３標準ごと
にＪＡＭシーケンスを発生することによって衝突に応答
する。
以上の中で活性状態のポートを有する。この例において
、ＩＭＲの各々はアービタに対してＲＥＱＵＥＳＴをア
サートする。アービタは２つまたはそれ以上のＲＥＱＵ
ＥＳＴ信号の同時のアサーションに応答してすべてのＩ
ＭＲに対してＣＯＬＬＩＳＩＯＮをアサートする。もし
アービタがＩＭＲに対してＡＣＫＮＯＷＬＥＤＧＥをア
サートした後同じ結果が起こると、それは後で第２のＩ
ＭＲから第２の要求を受信する。アービタはＡＣＫＮＯ
ＷＬＥＤＧＥをデアサート（否定、これらの言葉は交互
に使用される）しかつＣＯＬＬＩＳＩＯＮをアサートす
るであろう。ＩＭＲはＩＥＥＥ ８０２．３標準ごと
にＪＡＭシーケンスを発生することによって衝突に応答
する。
【００３０】第２の衝突状態は中継器ユニットＩＭＲの
単一ＩＣ装置１０上の多重活性状態のポートからの結果
として生じる。ＩＭＲはＲＥＱＵＥＳＴをアサートし、
かつもしそれがアクセスを要求する唯一のＩＭＲである
なら、拡張バスの制御を得る。マルチポート衝突を経験
するＩＭＲはＪＡＭをアサートすることによって、その
中継器ユニットの他のＩＭＲにＤＡＴＡ回線にわたって
リレーされるその情報が衝突型を説明するということを
知らせる。拡張バスに対してアクセスするＩＭＲによる
ＪＡＭのアサーションはＩＭＲがその独自のポート上で
衝突を検出したということを示す。ＪＡＭをアサートす
るときにＤＡＴＡをデアサートすることによって、ＩＭ
Ｒは他のＩＭＲにそれがマルチポート衝突を検出すると
いうことを知らせる。中継器ユニットのＩＭＲはそれに
応答してジャミングシーケンスを発生する。
単一ＩＣ装置１０上の多重活性状態のポートからの結果
として生じる。ＩＭＲはＲＥＱＵＥＳＴをアサートし、
かつもしそれがアクセスを要求する唯一のＩＭＲである
なら、拡張バスの制御を得る。マルチポート衝突を経験
するＩＭＲはＪＡＭをアサートすることによって、その
中継器ユニットの他のＩＭＲにＤＡＴＡ回線にわたって
リレーされるその情報が衝突型を説明するということを
知らせる。拡張バスに対してアクセスするＩＭＲによる
ＪＡＭのアサーションはＩＭＲがその独自のポート上で
衝突を検出したということを示す。ＪＡＭをアサートす
るときにＤＡＴＡをデアサートすることによって、ＩＭ
Ｒは他のＩＭＲにそれがマルチポート衝突を検出すると
いうことを知らせる。中継器ユニットのＩＭＲはそれに
応答してジャミングシーケンスを発生する。
【００３１】第３の衝突状態はリンクするセグメントま
たは混合セグメントのいずれかを介する１つのＩＭＲ上
での単一ポート衝突の結果として生じる。各々の場合に
おける「残された１つのポート」としての第３の衝突型
を参照することによって中継器ユニットがそれら双方を
同様に取扱うということが強調される。中継器ユニット
の１つを除くすべてのポートがジャムシーケンスを中継
器ユニットに結合されたノードに伝送するときに残され
た１つのポートの状態が起こる。２つのセグメント型上
の衝突は異なった理由によって起こるが、中継器システ
ムはその双方に対して同様に応答する。
たは混合セグメントのいずれかを介する１つのＩＭＲ上
での単一ポート衝突の結果として生じる。各々の場合に
おける「残された１つのポート」としての第３の衝突型
を参照することによって中継器ユニットがそれら双方を
同様に取扱うということが強調される。中継器ユニット
の１つを除くすべてのポートがジャムシーケンスを中継
器ユニットに結合されたノードに伝送するときに残され
た１つのポートの状態が起こる。２つのセグメント型上
の衝突は異なった理由によって起こるが、中継器システ
ムはその双方に対して同様に応答する。
【００３２】残された１つのポート状態を検出するＩＭ
Ｒはその独自のマルチポート衝突を検出するＩＭＲに対
して拡張バスを同様にアクセスする。しかしながら、２
つの間における差異はＩＭＲ ５０がＪＡＭおよびＤ
ＡＴＡの双方をアサートし、それが残された１つのポー
ト状態を信号で知らせることである。この方法において
、ＩＭＲはＩＥＥＥ ８０２．３標準ごとに「後退」
し始めかつジャムシーケンスを発生することをやめる。
Ｒはその独自のマルチポート衝突を検出するＩＭＲに対
して拡張バスを同様にアクセスする。しかしながら、２
つの間における差異はＩＭＲ ５０がＪＡＭおよびＤ
ＡＴＡの双方をアサートし、それが残された１つのポー
ト状態を信号で知らせることである。この方法において
、ＩＭＲはＩＥＥＥ ８０２．３標準ごとに「後退」
し始めかつジャムシーケンスを発生することをやめる。
【００３３】いくつかのＩＣ装置１０の中の多重衝突型
に対して、ＩＭＲは中継器ユニットが残された１つのポ
ート状態において単一ポートを識別するまでジャムシー
ケンスを発生することをやめる。残された単一ポートが
別の中継器ユニットに対して接続しかつポートに接続さ
れた実際のノードにかかわりなくそれに従ってシステム
が動作するということが推測される。２つの中継器がお
互いに不明確にジャムすることを防ぐために、状態機械
はジャムシーケンスが残された１つのポート状態をやめ
ることを必要とする。
に対して、ＩＭＲは中継器ユニットが残された１つのポ
ート状態において単一ポートを識別するまでジャムシー
ケンスを発生することをやめる。残された単一ポートが
別の中継器ユニットに対して接続しかつポートに接続さ
れた実際のノードにかかわりなくそれに従ってシステム
が動作するということが推測される。２つの中継器がお
互いに不明確にジャムすることを防ぐために、状態機械
はジャムシーケンスが残された１つのポート状態をやめ
ることを必要とする。
【００３４】図２はこの発明の好ましい実施例に従う統
合されたマルチポート中継器（ＩＭＲ）５０のブロック
図である。ＩＭＲ５０は複数個の（予め確立された数）
ポートを含む。ＡＵＩポート６０および８つのペアポー
ト６２ｉ はＩＭＲ５０をネットワークに結合する。ペ
アポート６２ｉはペア草案標準に従いかつＩＥＥＥ
８０２．３標準の部分に適応できる。ポート６２ｉ の
各々はＭＡＵとして動作する。ペアポートは受信された
データ（ＲＸ）を第１のマルチプレクサ７０を介してデ
コーダ６４および位相ロックループ６６に送るための回
線を有する。デコーダ６４は受信された信号内に嵌め込
まれた抽出されたタイミングクロックを使用することに
よって受信されたデータを抽出するために位相ロックル
ープ６６に応答する。位相ロックループ６６はクロック
発生器７２から受信された独立したタイミングクロック
を使用する。クロック発生器７２は入力Ｘ１およびＸ２
で与えられた外部クロッキング信号に応答する。
合されたマルチポート中継器（ＩＭＲ）５０のブロック
図である。ＩＭＲ５０は複数個の（予め確立された数）
ポートを含む。ＡＵＩポート６０および８つのペアポー
ト６２ｉ はＩＭＲ５０をネットワークに結合する。ペ
アポート６２ｉはペア草案標準に従いかつＩＥＥＥ
８０２．３標準の部分に適応できる。ポート６２ｉ の
各々はＭＡＵとして動作する。ペアポートは受信された
データ（ＲＸ）を第１のマルチプレクサ７０を介してデ
コーダ６４および位相ロックループ６６に送るための回
線を有する。デコーダ６４は受信された信号内に嵌め込
まれた抽出されたタイミングクロックを使用することに
よって受信されたデータを抽出するために位相ロックル
ープ６６に応答する。位相ロックループ６６はクロック
発生器７２から受信された独立したタイミングクロック
を使用する。クロック発生器７２は入力Ｘ１およびＸ２
で与えられた外部クロッキング信号に応答する。
【００３５】先入先出方式（ＦＩＦＯ）バッファ７４は
デコーダ６４からデコードされたデータを受信する。Ｆ
ＩＦＯ制御回路７６はＦＩＦＯバッファ７４からの読出
しおよびそれへの書込みを管理する。ＩＭＲ５０はすべ
てのそのポートに対して受信されたデータを繰り返すの
みでなく、それはまた繰り返されたデータが適切なプロ
トコル形状にあるように条件を設ける。ペアケーブルを
使用することによって、信号の効率劣化の様々な型を可
能にし、それはタイミング遅延、振幅歪およびプリアン
ブル切断を含む。中継器はそのプリアンプルの入力デー
タパケットを取去りかつその場所に標準プリアンブルを
置換える。中継器はクロック発生器７２を伴ってデータ
が適切なマンチェスタ（Ｍａｎｃｈｅｓｔｅｒ）形状に
あるように再び時間決めをしかつコード化する。クロッ
ク内の差異のために入力データと出力データとの間でい
くつかのタイミング不一致が起こることは可能である。 ＦＩＦＯバッファ７４はデータを受信しかつその条件を
設けられたデータを繰り返す相対的に独立した動作を可
能にするように必要な順応性を与える。ＦＩＦＯバッフ
ァ７４は第２のマルチプレクサ８０への入力のうちの１
つを含む。 プリアンブル回路８２およびＪＡＭシーケンサ８４もま
たマルチプレクサ８０への入力である。第３のマルチプ
レクサ８６はエンコーダ９０へ出力する。エンコーダ９
０は第３のマルチプレクサ８６から受信されたデータを
コード化しかつそれを様々なノードへ送るためにポート
に分布する。第２のマルチプレクサ８０の出力はデータ
を第３のマルチプレクサ８６および拡張ポート１００へ
同時に与える。拡張ポートの出力はまたデータを第３の
マルチプレクサ８６へ供給する。拡張ポート１００は２
つの双方向性信号、ＤＡＴおよびＪＡＭを含む。１つの
出力信号ＲＥＱおよびＤＡＴならびにＪＡＭに組合わさ
れた２つの入力信号ＡＣＫおよびＣＯＬは拡張バス接続
を確立する。
デコーダ６４からデコードされたデータを受信する。Ｆ
ＩＦＯ制御回路７６はＦＩＦＯバッファ７４からの読出
しおよびそれへの書込みを管理する。ＩＭＲ５０はすべ
てのそのポートに対して受信されたデータを繰り返すの
みでなく、それはまた繰り返されたデータが適切なプロ
トコル形状にあるように条件を設ける。ペアケーブルを
使用することによって、信号の効率劣化の様々な型を可
能にし、それはタイミング遅延、振幅歪およびプリアン
ブル切断を含む。中継器はそのプリアンプルの入力デー
タパケットを取去りかつその場所に標準プリアンブルを
置換える。中継器はクロック発生器７２を伴ってデータ
が適切なマンチェスタ（Ｍａｎｃｈｅｓｔｅｒ）形状に
あるように再び時間決めをしかつコード化する。クロッ
ク内の差異のために入力データと出力データとの間でい
くつかのタイミング不一致が起こることは可能である。 ＦＩＦＯバッファ７４はデータを受信しかつその条件を
設けられたデータを繰り返す相対的に独立した動作を可
能にするように必要な順応性を与える。ＦＩＦＯバッフ
ァ７４は第２のマルチプレクサ８０への入力のうちの１
つを含む。 プリアンブル回路８２およびＪＡＭシーケンサ８４もま
たマルチプレクサ８０への入力である。第３のマルチプ
レクサ８６はエンコーダ９０へ出力する。エンコーダ９
０は第３のマルチプレクサ８６から受信されたデータを
コード化しかつそれを様々なノードへ送るためにポート
に分布する。第２のマルチプレクサ８０の出力はデータ
を第３のマルチプレクサ８６および拡張ポート１００へ
同時に与える。拡張ポートの出力はまたデータを第３の
マルチプレクサ８６へ供給する。拡張ポート１００は２
つの双方向性信号、ＤＡＴおよびＪＡＭを含む。１つの
出力信号ＲＥＱおよびＤＡＴならびにＪＡＭに組合わさ
れた２つの入力信号ＡＣＫおよびＣＯＬは拡張バス接続
を確立する。
【００３６】ＩＭＲ制御回路１０２は様々な制御信号お
よびデータに応答してＩＭＲ５０の動作を監視しかつ管
理する。制御回路１０２は区分およびリンクテスト回路
を含む。制御回路１０２はポートの動作、ＦＩＦＯ制御
回路７６および拡張ポート１００を監督するためにタイ
マ回路１０４からの様々なタイマおよびテストならびに
管理ポート１０６からの命令を使用する。タイマ回路１
０４はクロック発生器７２およびテストならびに管理ポ
ート１０６からの信号に応答する。
よびデータに応答してＩＭＲ５０の動作を監視しかつ管
理する。制御回路１０２は区分およびリンクテスト回路
を含む。制御回路１０２はポートの動作、ＦＩＦＯ制御
回路７６および拡張ポート１００を監督するためにタイ
マ回路１０４からの様々なタイマおよびテストならびに
管理ポート１０６からの命令を使用する。タイマ回路１
０４はクロック発生器７２およびテストならびに管理ポ
ート１０６からの信号に応答する。
【００３７】図３は単一ＩＭＲ中継器ユニット５２を形
成するためにともに結合された３つのＩＭＲ５０ｉ ユ
ニットのブロック図である。中継器ユニット５２は直列
の４つの中継器のうちの１つに対して最大値を計算する
のみである。中継器ユニット５２はいずれかの単一ＩＭ
Ｒ５０が有するポートの３倍の数のポートを有するが、
さもなければ、機能において個別ＩＭＲ５０ｉ と区別
がつかない。
成するためにともに結合された３つのＩＭＲ５０ｉ ユ
ニットのブロック図である。中継器ユニット５２は直列
の４つの中継器のうちの１つに対して最大値を計算する
のみである。中継器ユニット５２はいずれかの単一ＩＭ
Ｒ５０が有するポートの３倍の数のポートを有するが、
さもなければ、機能において個別ＩＭＲ５０ｉ と区別
がつかない。
【００３８】ＩＭＲ５０ｉ は図２の拡張ポート１００
のためにこの機能を可能にする。ＤＡＴ端子の各々はそ
の個別ＩＭＲ５０ｉ を他の個別ＩＭＲ５０ｉ に結合
させる。このことはＪＡＭ端子に対しても同様に真であ
る。 任意のドライバ１２０はもし個別ＩＭＲ５０ｉ が十分
な電流を供給またはソースできなければいかなる付加的
な駆動機能をも供給する。ドライバ１２０は単一中継器
ユニットを構成するために実質的に無限の数のＩＭＲ５
０を準備する。外部アービタ機能１１２は外部プロトコ
ルの動作を管理し、それは中継器ユニット５２動作を許
可する。アービタ機能は標準でありかつこの発明に使用
可能である。アービタ機能１１２は個別ＩＭＲ５０ｉ
から個別ＲＥＱ信号を受信する。アービタ機能１１２か
らの単一ＣＯＬ信号および単一ＡＣＫ信号は個別ＩＭＲ
５０ｉ のそれぞれの端子に結合することによって拡張
バスを完成する。
のためにこの機能を可能にする。ＤＡＴ端子の各々はそ
の個別ＩＭＲ５０ｉ を他の個別ＩＭＲ５０ｉ に結合
させる。このことはＪＡＭ端子に対しても同様に真であ
る。 任意のドライバ１２０はもし個別ＩＭＲ５０ｉ が十分
な電流を供給またはソースできなければいかなる付加的
な駆動機能をも供給する。ドライバ１２０は単一中継器
ユニットを構成するために実質的に無限の数のＩＭＲ５
０を準備する。外部アービタ機能１１２は外部プロトコ
ルの動作を管理し、それは中継器ユニット５２動作を許
可する。アービタ機能は標準でありかつこの発明に使用
可能である。アービタ機能１１２は個別ＩＭＲ５０ｉ
から個別ＲＥＱ信号を受信する。アービタ機能１１２か
らの単一ＣＯＬ信号および単一ＡＣＫ信号は個別ＩＭＲ
５０ｉ のそれぞれの端子に結合することによって拡張
バスを完成する。
【００３９】単一水晶発振器１１４は個別ＩＭＲ５０ｉ
およびＤ−型フリップフロップ１１６に対して共通の
クロック信号を与える。共通の水晶１１４は個別ＩＭＲ
５０ｉ がデータを一致して動作しかつコード化するこ
とを確実にする。Ｄフリップフロップ１１６は装置をと
もにリセットする。
およびＤ−型フリップフロップ１１６に対して共通の
クロック信号を与える。共通の水晶１１４は個別ＩＭＲ
５０ｉ がデータを一致して動作しかつコード化するこ
とを確実にする。Ｄフリップフロップ１１６は装置をと
もにリセットする。
【００４０】任意のドライバ１２０はドライバ１２４を
選択的に可能化するために論理ゲート１２２を含む。論
理ゲート１２２はＩＭＲ５０の各々と相関の特定の任意
のドライバ１２０を可能化するためにＲＥＱＵＥＳＴお
よびＡＣＫＮＯＷＬＥＤＧＥの同時アサーションに応答
する。任意のドライバ１２０を可能化することによって
ＤＡＴＡもしくはＪＡＭのいずれかまたはその両方のア
サーションがＩＭＲ５０のすべてに対してアサートされ
ることが可能となる。ＩＭＲ５０の間で交換されたセマ
フォは上記で説明されたとおりである。
選択的に可能化するために論理ゲート１２２を含む。論
理ゲート１２２はＩＭＲ５０の各々と相関の特定の任意
のドライバ１２０を可能化するためにＲＥＱＵＥＳＴお
よびＡＣＫＮＯＷＬＥＤＧＥの同時アサーションに応答
する。任意のドライバ１２０を可能化することによって
ＤＡＴＡもしくはＪＡＭのいずれかまたはその両方のア
サーションがＩＭＲ５０のすべてに対してアサートされ
ることが可能となる。ＩＭＲ５０の間で交換されたセマ
フォは上記で説明されたとおりである。
【００４１】図４は単一ＩＭＲ５０が統合されたマルチ
ポート中継器（ＩＭＲ）ユニット５２として機能するこ
とを許可する外部構成要素の構成を図示する概略ブロッ
ク図である。ＲＥＱＵＥＳＴおよびＡＣＫＮＯＷＬＥＤ
ＧＥ回線はアービタ機能を与えるようにともに拘束され
る。ＲＥＱＵＥＳＴのアサーションは自動的にＡＣＫＮ
ＯＷＬＥＤＧＥをアサートする。ＣＯＬＬＩＳＩＯＮは
衝突がないということを示す電圧レベルに拘束される。 ＤＡＴＡおよびＪＡＭは浮動した状態のままでおかれる
。水晶発振器のような外部クロックソースは伝送のため
のデータの時間を再び決めるために使用されるクロック
信号を与える。リセット回線は抵抗を介して「１」電圧
レベルに結合されかつ容量を介して接地に結合される。
ポート中継器（ＩＭＲ）ユニット５２として機能するこ
とを許可する外部構成要素の構成を図示する概略ブロッ
ク図である。ＲＥＱＵＥＳＴおよびＡＣＫＮＯＷＬＥＤ
ＧＥ回線はアービタ機能を与えるようにともに拘束され
る。ＲＥＱＵＥＳＴのアサーションは自動的にＡＣＫＮ
ＯＷＬＥＤＧＥをアサートする。ＣＯＬＬＩＳＩＯＮは
衝突がないということを示す電圧レベルに拘束される。 ＤＡＴＡおよびＪＡＭは浮動した状態のままでおかれる
。水晶発振器のような外部クロックソースは伝送のため
のデータの時間を再び決めるために使用されるクロック
信号を与える。リセット回線は抵抗を介して「１」電圧
レベルに結合されかつ容量を介して接地に結合される。
【００４２】ＩＭＲ５０は８つのペアＭＡＵおよびＡＵ
Ｉポートを伴って中継器ユニットとして機能する。中継
器およびポート機能はＩＭＲ５０において分布される。
Ｉポートを伴って中継器ユニットとして機能する。中継
器およびポート機能はＩＭＲ５０において分布される。
【００４３】図５は５つの拡張信号の識別された組合わ
せに応答する図３の特定ＩＭＲ５０の状態を要約する表
である。信号は以下のように対応し、それらはＲＥＱ＝
ＲＥＱＵＥＳＴ、ＡＣＫ＝ＡＣＫＮＯＷＬＥＤＧＥ、Ｃ
ＯＬ＝ＣＯＬＬＩＳＩＯＮ、ＤＡＴ＝ＤＡＴＡ、および
ＪＡＭ＝ＪＡＭである。
せに応答する図３の特定ＩＭＲ５０の状態を要約する表
である。信号は以下のように対応し、それらはＲＥＱ＝
ＲＥＱＵＥＳＴ、ＡＣＫ＝ＡＣＫＮＯＷＬＥＤＧＥ、Ｃ
ＯＬ＝ＣＯＬＬＩＳＩＯＮ、ＤＡＴ＝ＤＡＴＡ、および
ＪＡＭ＝ＪＡＭである。
【００４４】図６は中継器ユニット５２におけるソース
ＩＭＲのための好ましい状態機械処理を図で示す省略さ
れたフロー図である。特定ＩＭＲ５０がアービタ機能１
１２（図３）によってバスマスターシップと認められた
後の情報の交換に対して、特定ＩＭＲ５０はソースＩＭ
Ｒであるが、一方でその他のものは目標、または宛先、
ＩＭＲである。ソースＩＭＲの状態機械はフロー図にお
いて概説されるように応答する。
ＩＭＲのための好ましい状態機械処理を図で示す省略さ
れたフロー図である。特定ＩＭＲ５０がアービタ機能１
１２（図３）によってバスマスターシップと認められた
後の情報の交換に対して、特定ＩＭＲ５０はソースＩＭ
Ｒであるが、一方でその他のものは目標、または宛先、
ＩＭＲである。ソースＩＭＲの状態機械はフロー図にお
いて概説されるように応答する。
【００４５】処理はステップ２００、ＩＤＬＥで始まる
。定期的に、状態機械は１組のテストを介して循環し、
それは伝送衝突（ＸＭＴ ＣＯＬ）２０２の検出、受
信衝突（ＲＸ ＣＯＬ）２０４の検出、繰り返される
べき拡張ポートデータ（ＥＸＰＰＴ ＤＡＴＡ）２０
６の検出、および特定ＩＭＲ５０に対する拡張バスでの
それ以外のいずれかの受信活動（ＡＮＹ ＲＡ）２０
８の検出を含む。中継器ユニット５２によって受信され
たデータなしで、状態機械はＩＤＬＥ２００を介してＸ
ＭＴ ＣＯＬ２０２（偽）へ、ＲＸ ＣＯＬ２０４
（偽）へ、ＥＸＰＰＴＤＡＴＡ２０６（偽）へ、かつＡ
ＮＹ ＲＡ２０８（偽）へと循環し、ＩＤＬＥ２００
に戻る。
。定期的に、状態機械は１組のテストを介して循環し、
それは伝送衝突（ＸＭＴ ＣＯＬ）２０２の検出、受
信衝突（ＲＸ ＣＯＬ）２０４の検出、繰り返される
べき拡張ポートデータ（ＥＸＰＰＴ ＤＡＴＡ）２０
６の検出、および特定ＩＭＲ５０に対する拡張バスでの
それ以外のいずれかの受信活動（ＡＮＹ ＲＡ）２０
８の検出を含む。中継器ユニット５２によって受信され
たデータなしで、状態機械はＩＤＬＥ２００を介してＸ
ＭＴ ＣＯＬ２０２（偽）へ、ＲＸ ＣＯＬ２０４
（偽）へ、ＥＸＰＰＴＤＡＴＡ２０６（偽）へ、かつＡ
ＮＹ ＲＡ２０８（偽）へと循環し、ＩＤＬＥ２００
に戻る。
【００４６】拡張ポートでのそれは以外の特定ＩＭＲ５
０でのいずれかの受信活動の検出ＡＮＹ ＲＡ２０８
（真）、ＩＥＥＥ ８０２．３標準ごとのデータパケ
ットを処理するように中継器ユニット５２の流れを指示
する。ステップ２１０はポートで受信されたデータパケ
ットの処理を図示する。ステップ２１０の部分は図３の
アービタ機能１１２からのＡＣＫＮＯＷＬＥＤＧＥ信号
に応答して拡張バスの制御を得ることおよびＤＡＴＡを
適切に駆動することを含む。ステップ２１０でデータパ
ケットを処理した後、流れはＩＤＬＥ２００ステップへ
戻る。ステップ２１０の処理の部分は伝送衝突（ＸＭＴ
ＣＯＬ）２２０（真）および受信衝突（ＲＸ Ｃ
ＯＬ）２２２（真）のための定期的なチェックを含む。 ステップ２２０およびステップ２２２はステップ２１０
の後で起こるものとして図示されるが、ステップ２１０
の全体を通して定期的に散在させられる。ステップ２１
０は図６において簡略されて示される中継器ユニット５
２の複数個の状態を含む。ＸＭＴＣＯＬ２２０真または
ＲＸ ＣＯＬ２２２真を検出しないことによって、デ
ータパケット処理の完成およびＩＤＬＥ２００への復帰
がその結果としてもたらされる。
０でのいずれかの受信活動の検出ＡＮＹ ＲＡ２０８
（真）、ＩＥＥＥ ８０２．３標準ごとのデータパケ
ットを処理するように中継器ユニット５２の流れを指示
する。ステップ２１０はポートで受信されたデータパケ
ットの処理を図示する。ステップ２１０の部分は図３の
アービタ機能１１２からのＡＣＫＮＯＷＬＥＤＧＥ信号
に応答して拡張バスの制御を得ることおよびＤＡＴＡを
適切に駆動することを含む。ステップ２１０でデータパ
ケットを処理した後、流れはＩＤＬＥ２００ステップへ
戻る。ステップ２１０の処理の部分は伝送衝突（ＸＭＴ
ＣＯＬ）２２０（真）および受信衝突（ＲＸ Ｃ
ＯＬ）２２２（真）のための定期的なチェックを含む。 ステップ２２０およびステップ２２２はステップ２１０
の後で起こるものとして図示されるが、ステップ２１０
の全体を通して定期的に散在させられる。ステップ２１
０は図６において簡略されて示される中継器ユニット５
２の複数個の状態を含む。ＸＭＴＣＯＬ２２０真または
ＲＸ ＣＯＬ２２２真を検出しないことによって、デ
ータパケット処理の完成およびＩＤＬＥ２００への復帰
がその結果としてもたらされる。
【００４７】ＩＭＲ５０はテストＥＸＰ ＰＴ Ｄ
ＡＴＡ２０６でＡＣＫＮＯＷＬＥＤＧＥを検出するとす
ぐに、２３４を介してステップ２３０へ分岐する。ステ
ップ２３０、拡張ポートデータ（ＥＸＰ ＤＡＴＡ）
２３０はそれをそのポートの中で繰返すことによって拡
張ポート上でのデータを処理する。ステップ２３２は、
ＸＭＴ ＣＯＬについてテストしかつステップ２３４
はＲＸ ＣＯＬについてテストする。衝突型のどちら
をも検出しないことによってＩＤＬＥ２００への復帰を
その結果として生じる。ステップ２０２、ステップ２２
０、またはステップ２３２のいずれか１つでの伝送衝突
の検出は伝送衝突の処理をステップ２５２を介してステ
ップ２３８へと指示する。伝送衝突は少なくとも４つの
例において真であり得る。第１に、ＩＭＲのそれ自身の
ポートの中でのマルチポート衝突が現われ得る。第２に
、データパケットのＩＭＲの受信は第２のＩＭＲのデー
タパケットと一致し得る。第３に、２つの他のＩＭＲは
衝突を検出し得る。第４に、１つの他のＩＭＲはそれ自
身のポートの中でのマルチポート衝突を検出し得る。第
１の例を除くすべての例において、衝突の検出は拡張バ
ス全体にわたって起こる。２および３の例に対して、拡
張バスはすべてのＩＭＲに衝突の中継器ユニットを通知
するようにＣＯＬＬＩＳＩＯＮのアサーションを含む。 第４の場合において、単一ＩＭＲは拡張バスへのアクセ
スを得て、かつＪＡＭをアサートしかつＤＡＴを否定す
る。
ＡＴＡ２０６でＡＣＫＮＯＷＬＥＤＧＥを検出するとす
ぐに、２３４を介してステップ２３０へ分岐する。ステ
ップ２３０、拡張ポートデータ（ＥＸＰ ＤＡＴＡ）
２３０はそれをそのポートの中で繰返すことによって拡
張ポート上でのデータを処理する。ステップ２３２は、
ＸＭＴ ＣＯＬについてテストしかつステップ２３４
はＲＸ ＣＯＬについてテストする。衝突型のどちら
をも検出しないことによってＩＤＬＥ２００への復帰を
その結果として生じる。ステップ２０２、ステップ２２
０、またはステップ２３２のいずれか１つでの伝送衝突
の検出は伝送衝突の処理をステップ２５２を介してステ
ップ２３８へと指示する。伝送衝突は少なくとも４つの
例において真であり得る。第１に、ＩＭＲのそれ自身の
ポートの中でのマルチポート衝突が現われ得る。第２に
、データパケットのＩＭＲの受信は第２のＩＭＲのデー
タパケットと一致し得る。第３に、２つの他のＩＭＲは
衝突を検出し得る。第４に、１つの他のＩＭＲはそれ自
身のポートの中でのマルチポート衝突を検出し得る。第
１の例を除くすべての例において、衝突の検出は拡張バ
ス全体にわたって起こる。２および３の例に対して、拡
張バスはすべてのＩＭＲに衝突の中継器ユニットを通知
するようにＣＯＬＬＩＳＩＯＮのアサーションを含む。 第４の場合において、単一ＩＭＲは拡張バスへのアクセ
スを得て、かつＪＡＭをアサートしかつＤＡＴを否定す
る。
【００４８】ＸＭＴ ＣＯＬ真時に、カウンタはステ
ップ２３６でクリアされ（ＣＬＲ ＣＮＴ）、かつス
テップ２４０はそのＩＭＲ５０がそのポートの中でいず
れかの受信活動（ＡＮＹ ＲＡ）を検出するかどうか
をテストする。カウンタはクリアされかつジャムビット
の最小限の数が伝送されてしまったことを確実にするの
に使用される。もしＡＮＹ ＲＡが真であるなら、シ
ステムは拡張バスに対して仲裁し、それはバス制御と認
められるとすぐに、それ自身のＤＡＴおよびＪＡＭを選
択し戻し、それによってステップ２４２での入力信号と
してのその出力信号を無視する。もしＡＮＹ ＲＡ２
４０が偽であるなら、その処理は適切なジャムシーケン
スの発生のためにステップ２４４へ直接に進む。ステッ
プ２４２で、ＤＡＴおよびＪＡＭ入力を仲裁しかつ選択
し戻し始めた後、流れはまたステップ２４４へと進む。 ジャムシーケンスの発生後、システムはステップ２４６
で伝送衝突状態を入力する。
ップ２３６でクリアされ（ＣＬＲ ＣＮＴ）、かつス
テップ２４０はそのＩＭＲ５０がそのポートの中でいず
れかの受信活動（ＡＮＹ ＲＡ）を検出するかどうか
をテストする。カウンタはクリアされかつジャムビット
の最小限の数が伝送されてしまったことを確実にするの
に使用される。もしＡＮＹ ＲＡが真であるなら、シ
ステムは拡張バスに対して仲裁し、それはバス制御と認
められるとすぐに、それ自身のＤＡＴおよびＪＡＭを選
択し戻し、それによってステップ２４２での入力信号と
してのその出力信号を無視する。もしＡＮＹ ＲＡ２
４０が偽であるなら、その処理は適切なジャムシーケン
スの発生のためにステップ２４４へ直接に進む。ステッ
プ２４２で、ＤＡＴおよびＪＡＭ入力を仲裁しかつ選択
し戻し始めた後、流れはまたステップ２４４へと進む。 ジャムシーケンスの発生後、システムはステップ２４６
で伝送衝突状態を入力する。
【００４９】ステップ２４６の後、システムはステップ
２４８でカウンタを使用することによって９６ビットの
最小値が伝送されてしまったかどうか（ＲＵＮＴ）を決
定するようにテストする。ＲＵＮＴ真は流れをステップ
２４０へと指示する。ＲＵＮＴ偽はステップ２５０でＸ
ＭＴ ＣＯＬをテストするように流れを指示する。Ｘ
ＭＴ ＣＯＬ２５０真は流れをステップ２４０へと指
示する。ステップ２５２はステップ２５０ＸＭＴ Ｃ
ＯＬ偽の後で受信衝突（ＲＸ ＣＯＬ）をテストする
。
２４８でカウンタを使用することによって９６ビットの
最小値が伝送されてしまったかどうか（ＲＵＮＴ）を決
定するようにテストする。ＲＵＮＴ真は流れをステップ
２４０へと指示する。ＲＵＮＴ偽はステップ２５０でＸ
ＭＴ ＣＯＬをテストするように流れを指示する。Ｘ
ＭＴ ＣＯＬ２５０真は流れをステップ２４０へと指
示する。ステップ２５２はステップ２５０ＸＭＴ Ｃ
ＯＬ偽の後で受信衝突（ＲＸ ＣＯＬ）をテストする
。
【００５０】真をテストするＲＸ ＣＯＬ２５２は受
信衝突ブロック、ステップ２６０ないし２７２の適切な
ステップを行なう。ステップ２５２ＲＸ ＣＯＬ偽の
後で、システムはＩＤＬＥ２００へと戻る。
信衝突ブロック、ステップ２６０ないし２７２の適切な
ステップを行なう。ステップ２５２ＲＸ ＣＯＬ偽の
後で、システムはＩＤＬＥ２００へと戻る。
【００５１】受信衝突ブロック、ステップ２６０ないし
２７２は、ステップ２６０でのテスト、ＡＮＹ ＲＡ
テストを含む。ステップ２６０ＡＮＹ ＲＡ真は拡張
ポートからの入力信号ＤＡＴおよびＪＡＭの受取りを不
能化する。拡張ポートからの受信衝突はＤＡＴＡおよび
ＪＡＭの双方のアサーションを介して中継器グループの
他のＩＭＲへと通過するのみである。ステップ２６２で
の拡張ポートの不能化またはＡＮＹ ＲＡ偽のいずれ
かの後、状態機械はステップ２６４でのジャムシーケン
スの発生（ＧＥＮ ＪＡＭ）を開始する。ステップ２
６５はＲＸ ＣＯＬＴ真を設定することによって受信
衝突状態を設定する。ＲＸ ＣＯＬＴは状態機械にお
いて受信衝突と伝送衝突とを区別する。ステップ２６５
に続くステップ２６６は受信衝突状態を入力するときシ
ステムを識別する。
２７２は、ステップ２６０でのテスト、ＡＮＹ ＲＡ
テストを含む。ステップ２６０ＡＮＹ ＲＡ真は拡張
ポートからの入力信号ＤＡＴおよびＪＡＭの受取りを不
能化する。拡張ポートからの受信衝突はＤＡＴＡおよび
ＪＡＭの双方のアサーションを介して中継器グループの
他のＩＭＲへと通過するのみである。ステップ２６２で
の拡張ポートの不能化またはＡＮＹ ＲＡ偽のいずれ
かの後、状態機械はステップ２６４でのジャムシーケン
スの発生（ＧＥＮ ＪＡＭ）を開始する。ステップ２
６５はＲＸ ＣＯＬＴ真を設定することによって受信
衝突状態を設定する。ＲＸ ＣＯＬＴは状態機械にお
いて受信衝突と伝送衝突とを区別する。ステップ２６５
に続くステップ２６６は受信衝突状態を入力するときシ
ステムを識別する。
【００５２】ステップ２６８でのＸＭＴ ＣＯＬテス
トおよびステップ２７０でのＲＸ ＣＯＬテストは受
信衝突状態２６６の後に続く。ＸＭＴ ＣＯＬ真は流
れをステップ２３８へ指示し、ステップ２４０で受信活
動をテストするよりも前にカウンタをクリアする。ＲＸ
ＣＯＬ真は流れをステップ２６０に戻す。ＲＵＮＴ
２７２はステップ２６８ＸＭＴ ＣＯＬ偽およびステ
ップ２７０ＲＸ ＣＯＬ偽での決定の後に続く。ステ
ップ２７２でのＲＵＮＴ真は状態機械の流れをステップ
２６０に戻すが、一方でＲＵＮＴ偽はステップ２００で
流れをＩＤＬＥへと指示する。
トおよびステップ２７０でのＲＸ ＣＯＬテストは受
信衝突状態２６６の後に続く。ＸＭＴ ＣＯＬ真は流
れをステップ２３８へ指示し、ステップ２４０で受信活
動をテストするよりも前にカウンタをクリアする。ＲＸ
ＣＯＬ真は流れをステップ２６０に戻す。ＲＵＮＴ
２７２はステップ２６８ＸＭＴ ＣＯＬ偽およびステ
ップ２７０ＲＸ ＣＯＬ偽での決定の後に続く。ステ
ップ２７２でのＲＵＮＴ真は状態機械の流れをステップ
２６０に戻すが、一方でＲＵＮＴ偽はステップ２００で
流れをＩＤＬＥへと指示する。
【００５３】上記で説明されたように、この発明の好ま
しい実施例は中継器の様々な衝突モードに関して同期さ
れかつ情報を与えられる分布された中継器状態機械機能
を含む。状態機械の同期は中継器グループ５２がＩＭＲ
の全体の組合わせのためにそれらの中継器機能を行なう
ことを許可するように個別ＩＭＲ機能の動作を相互に関
係させる。図６の状態機械フロー図はＩＥＥＥ ８０
２．３標準において概説された状態機械の流れに対する
いくつかの修正を識別する。一般に、分布された中継器
機能を許可するような特定中継器状態機械に対する変更
の正確な型は特定の実現化例および設計選択に依存して
変化し、それは、ＩＥＥＥ ８０２．３標準の状態機
械を実現するために使用される方法である。
しい実施例は中継器の様々な衝突モードに関して同期さ
れかつ情報を与えられる分布された中継器状態機械機能
を含む。状態機械の同期は中継器グループ５２がＩＭＲ
の全体の組合わせのためにそれらの中継器機能を行なう
ことを許可するように個別ＩＭＲ機能の動作を相互に関
係させる。図６の状態機械フロー図はＩＥＥＥ ８０
２．３標準において概説された状態機械の流れに対する
いくつかの修正を識別する。一般に、分布された中継器
機能を許可するような特定中継器状態機械に対する変更
の正確な型は特定の実現化例および設計選択に依存して
変化し、それは、ＩＥＥＥ ８０２．３標準の状態機
械を実現するために使用される方法である。
【００５４】図８、図９および図１０ないし図３３、図
３４、図３５および図３６ならびに図２８ないし図４５
はこの発明の好ましい実施例に従うＩＭＲ５０のＩＭＲ
状態機械３００に対する制御を実現する機能および回路
図の概略ブロック図である。
３４、図３５および図３６ならびに図２８ないし図４５
はこの発明の好ましい実施例に従うＩＭＲ５０のＩＭＲ
状態機械３００に対する制御を実現する機能および回路
図の概略ブロック図である。
【００５５】図８、図９および図１０はＩＭＲ５０にお
ける機能ブロックの概略図である。ＩＭＲ５０は主とし
て拡張ポート（ＥＸＰＰＯＲＴ）３０２、および状態（
ＳＴＡＴＵＳ）３０４ブロックについて信号を受信しか
つ送信するＩＭＲ状態機械３００を含む。ＥＸＰＰＯＲ
Ｔ３０２はＩＭＲ５０を上記で説明された拡張バスに接
続しかつ５つの拡張バス信号に対する接続を含む。ＭＡ
ＵＢＡＮＫ３０６およびＡＵＩＰＯＲＴ３０８はポート
をＩＭＲ５０に提供する。クロック３１０機能は水晶発
振器１１４から外部クロック信号を受信しかついかなる
リセット信号をも受信する。
ける機能ブロックの概略図である。ＩＭＲ５０は主とし
て拡張ポート（ＥＸＰＰＯＲＴ）３０２、および状態（
ＳＴＡＴＵＳ）３０４ブロックについて信号を受信しか
つ送信するＩＭＲ状態機械３００を含む。ＥＸＰＰＯＲ
Ｔ３０２はＩＭＲ５０を上記で説明された拡張バスに接
続しかつ５つの拡張バス信号に対する接続を含む。ＭＡ
ＵＢＡＮＫ３０６およびＡＵＩＰＯＲＴ３０８はポート
をＩＭＲ５０に提供する。クロック３１０機能は水晶発
振器１１４から外部クロック信号を受信しかついかなる
リセット信号をも受信する。
【００５６】データバッファ（ＤＡＴＡＢＵＦ）３２０
はいくつかの信号をＳＴＡＴＵＳ３０４およびＥＸＰＰ
ＯＲＴ３０２と同様にＩＭＲ状態機械３００に供給する
。ＩＭＲ５０および３２４レシーバ後端（ＲＸＢＣＫＥ
Ｄ）３２２は衝突持続期間ならびにジャバー（ｊａｂｂ
ｅｒ）機能を監視する運転カウンタ（ＢＥＨＡＶＣＮＴ
）３２４を含む。テストポート（ＴＥＳＴＰＯＲＴ）３
２６およびリンクテスト機能（ＬＩＮＫＴＥＳＴ）３２
８はＩＭＲ５０の機能ブロックを完成する。
はいくつかの信号をＳＴＡＴＵＳ３０４およびＥＸＰＰ
ＯＲＴ３０２と同様にＩＭＲ状態機械３００に供給する
。ＩＭＲ５０および３２４レシーバ後端（ＲＸＢＣＫＥ
Ｄ）３２２は衝突持続期間ならびにジャバー（ｊａｂｂ
ｅｒ）機能を監視する運転カウンタ（ＢＥＨＡＶＣＮＴ
）３２４を含む。テストポート（ＴＥＳＴＰＯＲＴ）３
２６およびリンクテスト機能（ＬＩＮＫＴＥＳＴ）３２
８はＩＭＲ５０の機能ブロックを完成する。
【００５７】図３８ないし図４５はＩＭＲＳＭ３００の
概略およびブロック図でありかつ図８、図９および図１
０の他の機能ブロックとの相互作用である。
概略およびブロック図でありかつ図８、図９および図１
０の他の機能ブロックとの相互作用である。
【００５８】特定的に、図３８はＩＭＲＳＭ３００が他
の機能ユニットから受信する信号および接続を示す機能
ブロック図である。ＩＭＲＳＭ３００はプリアンブル、
ＦＩＦＯデータ、およびジャムパターン伝送（転送状態
機械）を制御する状態機械を含む。さらに、物理的転送
タイマはプリアンブルタイマ、小さなパケットタイマお
よびジャム長さタイマの機能性を結びつける。グルー（
Ｇｌｕｅ）論理は転送状態機械および物理的転送タイマ
を指示する。
の機能ユニットから受信する信号および接続を示す機能
ブロック図である。ＩＭＲＳＭ３００はプリアンブル、
ＦＩＦＯデータ、およびジャムパターン伝送（転送状態
機械）を制御する状態機械を含む。さらに、物理的転送
タイマはプリアンブルタイマ、小さなパケットタイマお
よびジャム長さタイマの機能性を結びつける。グルー（
Ｇｌｕｅ）論理は転送状態機械および物理的転送タイマ
を指示する。
【００５９】転送状態機械は実質的にＩＥＥＥ ８０
２．３標準中継器状態図に均等である。ＩＥＥＥ ８
０２．３標準に均等の状態機械は特定の伝送に伴うＡＵ
ＩまたはペアＭＡＵの特定のポート型に気がつかないで
いる。状態ブロック３０４は時間におけるいかなる点で
の受信ポートおよび伝送ポートをも識別する。ＩＭＲＳ
Ｍ３００は拡張ポートデータ受信状態がすべての他のポ
ートに対する拡張ポートに対して別個の伝送可能信号を
制御することを可能にするようなＩＥＥＥ ８０２．
３標準状態図に対する付加的状態を含む。
２．３標準中継器状態図に均等である。ＩＥＥＥ ８
０２．３標準に均等の状態機械は特定の伝送に伴うＡＵ
ＩまたはペアＭＡＵの特定のポート型に気がつかないで
いる。状態ブロック３０４は時間におけるいかなる点で
の受信ポートおよび伝送ポートをも識別する。ＩＭＲＳ
Ｍ３００は拡張ポートデータ受信状態がすべての他のポ
ートに対する拡張ポートに対して別個の伝送可能信号を
制御することを可能にするようなＩＥＥＥ ８０２．
３標準状態図に対する付加的状態を含む。
【００６０】ランダム論理は状態機械を実現する。状態
機械の評価位相はＤＡＴＡＢＵＦ３２０による使用がポ
ート送信機のＴＣＬＫ立上り端縁ビット境界線に対して
データを与えることを許可する。ＣＬＯＣＫ３１０は外
部水晶、単一ＩＭＲ５０動作からの２０ＭＨｚ信号、も
しくは単一または多重ＩＭＲ５０動作に対する２０ＭＨ
ｚ水晶発振器のいずれかを受信する。ＣＬＯＣＫ３１０
は２０ＭＨｚ信号に対して同期される非同期リセット信
号を受信する。ＣＬＯＣＫ３１０はシングルエンディッ
ド（ｓｉｎｇｌｅ−ｅｎｄｅｄ）１０ＭＨｚクロックを
ポート伝送回路における使用に与えるように２による除
算（ｄｉｖｉｄｅ−ｂｙ−ｔｗｏ ）回路を使用する。 ２位相重複しないクロック発生器はシングルエンディッ
ド１０ＭＨｚクロック波形（ＴＣＬＫ）から２つの１０
ＭＨｚクロック波形（ＴＰＨ１およびＴＰＨ２）を発生
する。ＴＰＨ１およびＴＰＨ２はポート伝送回路におい
てディジタル論理を時間決めする。
機械の評価位相はＤＡＴＡＢＵＦ３２０による使用がポ
ート送信機のＴＣＬＫ立上り端縁ビット境界線に対して
データを与えることを許可する。ＣＬＯＣＫ３１０は外
部水晶、単一ＩＭＲ５０動作からの２０ＭＨｚ信号、も
しくは単一または多重ＩＭＲ５０動作に対する２０ＭＨ
ｚ水晶発振器のいずれかを受信する。ＣＬＯＣＫ３１０
は２０ＭＨｚ信号に対して同期される非同期リセット信
号を受信する。ＣＬＯＣＫ３１０はシングルエンディッ
ド（ｓｉｎｇｌｅ−ｅｎｄｅｄ）１０ＭＨｚクロックを
ポート伝送回路における使用に与えるように２による除
算（ｄｉｖｉｄｅ−ｂｙ−ｔｗｏ ）回路を使用する。 ２位相重複しないクロック発生器はシングルエンディッ
ド１０ＭＨｚクロック波形（ＴＣＬＫ）から２つの１０
ＭＨｚクロック波形（ＴＰＨ１およびＴＰＨ２）を発生
する。ＴＰＨ１およびＴＰＨ２はポート伝送回路におい
てディジタル論理を時間決めする。
【００６１】ＴＣＬＫ２０、２０ＭＨｚクロック信号、
立上がり端縁は伝送データをポートから駆動する。１つ
のＴＣＬＫ２０端縁おきにＴＣＬＫ立上がり端縁にほぼ
対応するということに注目されたい。状態機械への入力
はＴＰＨ２の立上がり端縁上に到達する。新しい出力の
評価およびアサーションはＴＰＨ１の立上がり端縁上で
起こる。クロック端縁に関するこの敏速な動作は処理性
能および状態機械の小さなサイズに対する遅いクロック
速度に起因して許される。
立上がり端縁は伝送データをポートから駆動する。１つ
のＴＣＬＫ２０端縁おきにＴＣＬＫ立上がり端縁にほぼ
対応するということに注目されたい。状態機械への入力
はＴＰＨ２の立上がり端縁上に到達する。新しい出力の
評価およびアサーションはＴＰＨ１の立上がり端縁上で
起こる。クロック端縁に関するこの敏速な動作は処理性
能および状態機械の小さなサイズに対する遅いクロック
速度に起因して許される。
【００６２】特定的に、ＩＭＲＳＭ３００はＣＬＯＣＫ
３１０からＲＥＳＥＴＴ、ＴＰＨ１およびＴＰＨ２を受
信する。ＥＸＰＰＯＲＴ３０２は拡張ポートでの受信デ
ータの指示（ＥＸＰＲＸＥＮＸ）、受信衝突に対応する
宛先ＩＭＲ５０に対する拡張ポートＪＡＭパッド（ＰＡ
ＤＪＡＭ）およびＤＡＴパッド（ＰＡＤＤＡＴ）回線（
ＥＸＲＸＣＯＬＸ）のサンプリングされた状態、ならな
びに宛先ＩＭＲ５０に対する拡張ポートＰＡＤＪＡＭお
よびＰＡＤＤＡＴ回線（ＥＸＴＸＣＯＬＸ）のサンプリ
ングされた状態を受信し、それは伝送衝突に対応し、か
つ中継器グループ５２の多重ＩＭＲ５０の間の衝突を組
込む。ＩＭＲＳＭ３００は拡張ポート伝送可能（ＥＸＰ
ＴＸＥＮＴ）およびＩＭＲＳＭ３００が受信衝突（ＲＸ
ＣＯＬ）状態（ＲＸＣＯＬＴ）にあるということの指示
を与える。ＥＸＰＰＯＲＴ３０２はデータ（プリアンブ
ル、データ、またはジャム）のそれと一致するタイミン
グを与えるための使用の前にＥＸＰＴＸＥＮＴ１／２Ｔ
ＣＬＫを遅らせる（ＥＸＰＤＯＵＴＸ）。ＥＸＰＰＯＲ
Ｔ３０２はソースＩＭＲ５０によってＲＸＣＯＬＴをＰ
ＡＤＤＡＴから伝送し、かつ中継器グループ５２のすべ
てのＩＭＲ５０が最小のジャムシーケンスを独立して計
算することを可能にする。
３１０からＲＥＳＥＴＴ、ＴＰＨ１およびＴＰＨ２を受
信する。ＥＸＰＰＯＲＴ３０２は拡張ポートでの受信デ
ータの指示（ＥＸＰＲＸＥＮＸ）、受信衝突に対応する
宛先ＩＭＲ５０に対する拡張ポートＪＡＭパッド（ＰＡ
ＤＪＡＭ）およびＤＡＴパッド（ＰＡＤＤＡＴ）回線（
ＥＸＲＸＣＯＬＸ）のサンプリングされた状態、ならな
びに宛先ＩＭＲ５０に対する拡張ポートＰＡＤＪＡＭお
よびＰＡＤＤＡＴ回線（ＥＸＴＸＣＯＬＸ）のサンプリ
ングされた状態を受信し、それは伝送衝突に対応し、か
つ中継器グループ５２の多重ＩＭＲ５０の間の衝突を組
込む。ＩＭＲＳＭ３００は拡張ポート伝送可能（ＥＸＰ
ＴＸＥＮＴ）およびＩＭＲＳＭ３００が受信衝突（ＲＸ
ＣＯＬ）状態（ＲＸＣＯＬＴ）にあるということの指示
を与える。ＥＸＰＰＯＲＴ３０２はデータ（プリアンブ
ル、データ、またはジャム）のそれと一致するタイミン
グを与えるための使用の前にＥＸＰＴＸＥＮＴ１／２Ｔ
ＣＬＫを遅らせる（ＥＸＰＤＯＵＴＸ）。ＥＸＰＰＯＲ
Ｔ３０２はソースＩＭＲ５０によってＲＸＣＯＬＴをＰ
ＡＤＤＡＴから伝送し、かつ中継器グループ５２のすべ
てのＩＭＲ５０が最小のジャムシーケンスを独立して計
算することを可能にする。
【００６３】ＢＥＨＡＶＣＮＴ３２４はジャバータイマ
が満期になとき、ＩＭＲＳＭ３００に対して指示を与え
る（ＴＷ３ＤＯＮＥＸ）。ＴＷ３ＤＯＮＥＸは伝送が再
び可能化されるという事象において小さなパケットを止
める小さなパケットカウンタを初期設定する。ＴＷ３は
ＩＥＥＥ ８０２．３標準ごとのジャバ長さである。 １６ビットカウンタはＩＭＲＳＭ３００のスキャンテス
ト経路内に含まれるジャバータイマを実現する。ジャバ
ータイマはカウント要求よりも前に次のカウントを求め
るが、計算することを要求されるまでそのマスタ状態ラ
ッチにおいて新しいカウントをストアしない。こうして
、ＴＰＨ２カウント要求は次に続くＴＰＨ２上に発生さ
れた関連するフラグを伴って、マスタラッチにおける続
いて起こるＴＰＨ１の間に新しいカウントをストアする
という結果に終るであろう。このタイミング機構はほぼ
１つのいっぱいの１０ＭＨｚクロックサイクルにカウン
タ評価を見込む。ジャバータイマは連続する伝送の２＾
１６＋１ＴＣＬＫＳ（≒６．５５ｍｓ）の後ＴＰＨ２上
にフラグＴＷ２ＤＯＮＥＣを発生する。このフラグは９
６ＴＣＬＫのジャバー待ち時間の間活性状態におかれる
。 好ましい実施例において、前の９６ＴＣＬＫジャバ待ち
時間（２＾１６＋１−９６ＴＣＬＫｓ）は実現を簡素化
するために連続するジャバーシーケンスにおけるジャバ
ー待ち時間の次のジャバー長さタイミングを減少させる
。ＢＥＨＡＶＣＮＴ３２４に対してジャムパターンを発
生する（ＧＥＮＪＡＭＴ）ために拡張ポートおよび情報
フラグを除外するすべてのポートに対してＩＭＲＳＭ３
００は伝送可能化を与える。データの伝送の間、ＳＴＡ
ＴＵＳ３０４は受信ポートおよびリンクテストに失敗し
たポートを不能化するようにＴＸＥＮＴ信号を修正する
。ＧＥＮＪＡＭＴはＥＸＰＰＯＲＴ３０２およびＳＴＡ
ＴＵＳ３０４から送られた受信および伝送衝突信号の機
能であり、それはあるＦＩＦＯおよび転送長さ状態を含
む。
が満期になとき、ＩＭＲＳＭ３００に対して指示を与え
る（ＴＷ３ＤＯＮＥＸ）。ＴＷ３ＤＯＮＥＸは伝送が再
び可能化されるという事象において小さなパケットを止
める小さなパケットカウンタを初期設定する。ＴＷ３は
ＩＥＥＥ ８０２．３標準ごとのジャバ長さである。 １６ビットカウンタはＩＭＲＳＭ３００のスキャンテス
ト経路内に含まれるジャバータイマを実現する。ジャバ
ータイマはカウント要求よりも前に次のカウントを求め
るが、計算することを要求されるまでそのマスタ状態ラ
ッチにおいて新しいカウントをストアしない。こうして
、ＴＰＨ２カウント要求は次に続くＴＰＨ２上に発生さ
れた関連するフラグを伴って、マスタラッチにおける続
いて起こるＴＰＨ１の間に新しいカウントをストアする
という結果に終るであろう。このタイミング機構はほぼ
１つのいっぱいの１０ＭＨｚクロックサイクルにカウン
タ評価を見込む。ジャバータイマは連続する伝送の２＾
１６＋１ＴＣＬＫＳ（≒６．５５ｍｓ）の後ＴＰＨ２上
にフラグＴＷ２ＤＯＮＥＣを発生する。このフラグは９
６ＴＣＬＫのジャバー待ち時間の間活性状態におかれる
。 好ましい実施例において、前の９６ＴＣＬＫジャバ待ち
時間（２＾１６＋１−９６ＴＣＬＫｓ）は実現を簡素化
するために連続するジャバーシーケンスにおけるジャバ
ー待ち時間の次のジャバー長さタイミングを減少させる
。ＢＥＨＡＶＣＮＴ３２４に対してジャムパターンを発
生する（ＧＥＮＪＡＭＴ）ために拡張ポートおよび情報
フラグを除外するすべてのポートに対してＩＭＲＳＭ３
００は伝送可能化を与える。データの伝送の間、ＳＴＡ
ＴＵＳ３０４は受信ポートおよびリンクテストに失敗し
たポートを不能化するようにＴＸＥＮＴ信号を修正する
。ＧＥＮＪＡＭＴはＥＸＰＰＯＲＴ３０２およびＳＴＡ
ＴＵＳ３０４から送られた受信および伝送衝突信号の機
能であり、それはあるＦＩＦＯおよび転送長さ状態を含
む。
【００６４】ＳＴＡＴＵＳ３０４はＩＭＲＳＭ３００か
らのＧＥＮＪＡＭＴ、ＴＸＥＮＴ、およびＲＸＣＯＬＴ
に応答する。ＳＴＡＴＵＳ３０４は、それがキャリアセ
ンス（ＣＳＸ）を受信したということと同様に、それが
多重衝突（ＭＬＴＩＣＯＬＸ）を検出した、またはそれ
が衝突における１つのＡＵＩポートまたはペアＭＡＵポ
ート（ＯＮＥＣＯＬＸ）を検出したということを示す信
号を与える。ＭＬＴＩＣＯＬＸのアサーションは多重ポ
ートが単一ＩＭＲ５０上で活性状態にあり（拡張ポート
は含まず）かつ伝送衝突に対応するということを暗示す
る。ＣＳＸのアサーションはプリアンブル発生が始まる
べきであるということを示す。ＯＮＥＣＯＬＸのアサー
ションはそれが伝送がないときのＡＵＩポートにおいて
のみ衝突が起き、またはジャムシーケンスの間単一ＡＵ
ＩまたはＭＡＵポートが活性状態のままで置かれるとい
うことを暗示するように受信衝突に対応する。
らのＧＥＮＪＡＭＴ、ＴＸＥＮＴ、およびＲＸＣＯＬＴ
に応答する。ＳＴＡＴＵＳ３０４は、それがキャリアセ
ンス（ＣＳＸ）を受信したということと同様に、それが
多重衝突（ＭＬＴＩＣＯＬＸ）を検出した、またはそれ
が衝突における１つのＡＵＩポートまたはペアＭＡＵポ
ート（ＯＮＥＣＯＬＸ）を検出したということを示す信
号を与える。ＭＬＴＩＣＯＬＸのアサーションは多重ポ
ートが単一ＩＭＲ５０上で活性状態にあり（拡張ポート
は含まず）かつ伝送衝突に対応するということを暗示す
る。ＣＳＸのアサーションはプリアンブル発生が始まる
べきであるということを示す。ＯＮＥＣＯＬＸのアサー
ションはそれが伝送がないときのＡＵＩポートにおいて
のみ衝突が起き、またはジャムシーケンスの間単一ＡＵ
ＩまたはＭＡＵポートが活性状態のままで置かれるとい
うことを暗示するように受信衝突に対応する。
【００６５】ＤＡＴＡＢＵＦ３２０はＴＸＥＮＴ、ＧＥ
ＮＪＡＭＴ、プリアンブル発生（ＧＥＮＰＲＥＴ）の開
始を指示するフラグ、およびＩＭＲＳＭ３００からのデ
ータ（ＧＥＮＤＡＴＡＴ）の伝送を指示するフラグを受
取る。ＧＥＮＤＡＴＡＴはフレーム区切り信号の開始、
ＦＩＦＯハイウォーターマーク（ｈｉｇｈ−ｗａｔｅｒ
ｍａｒｋ ）フラグおよびプリアンブル長さカウント
の機能である。ＩＭＲＳＭ３００は開始データアウト要
求（ＳＴＤＯＵＴＸ）、ＦＩＦＯが通常空の状態に到達
した（ＤＡＴＤＯＮＥＸ）という指示、プリアンブル発
生を打切るという要求（ＡＢＲＴＰＲＥＸ）、およびＤ
ＡＴＡＢＵＦ３２０からの電流データパケットを打切る
という要求（ＡＢＲＴＤＡＴＸ）を受取る。ＦＩＦＯに
おいてハイウォーターマークに到達するデータはＡＢＲ
ＴＰＲＥＸをアサートする。ＦＩＦＯアンダーフローま
たはオーバーフローはＡＢＲＴＤＡＴＡＸをアサートす
る。ＤＡＴＡＢＵＦ３２０は出力ＴＸＤＯＵＴＸで適切
なＩＭＲ拡張、ＡＵＩ、またはペアポートによって伝送
されるべきプリアンブル、データ、またはジャムパター
ンを与える。ＩＭＲＳＭ３００はＤＡＴＡＢＵＦ３２０
がいずれかの特定の時間で偶数または奇数のプリアンブ
ルビットを発生したかどうかということを識別するため
にＴＸＤＯＵＴＸを使用する。
ＮＪＡＭＴ、プリアンブル発生（ＧＥＮＰＲＥＴ）の開
始を指示するフラグ、およびＩＭＲＳＭ３００からのデ
ータ（ＧＥＮＤＡＴＡＴ）の伝送を指示するフラグを受
取る。ＧＥＮＤＡＴＡＴはフレーム区切り信号の開始、
ＦＩＦＯハイウォーターマーク（ｈｉｇｈ−ｗａｔｅｒ
ｍａｒｋ ）フラグおよびプリアンブル長さカウント
の機能である。ＩＭＲＳＭ３００は開始データアウト要
求（ＳＴＤＯＵＴＸ）、ＦＩＦＯが通常空の状態に到達
した（ＤＡＴＤＯＮＥＸ）という指示、プリアンブル発
生を打切るという要求（ＡＢＲＴＰＲＥＸ）、およびＤ
ＡＴＡＢＵＦ３２０からの電流データパケットを打切る
という要求（ＡＢＲＴＤＡＴＸ）を受取る。ＦＩＦＯに
おいてハイウォーターマークに到達するデータはＡＢＲ
ＴＰＲＥＸをアサートする。ＦＩＦＯアンダーフローま
たはオーバーフローはＡＢＲＴＤＡＴＡＸをアサートす
る。ＤＡＴＡＢＵＦ３２０は出力ＴＸＤＯＵＴＸで適切
なＩＭＲ拡張、ＡＵＩ、またはペアポートによって伝送
されるべきプリアンブル、データ、またはジャムパター
ンを与える。ＩＭＲＳＭ３００はＤＡＴＡＢＵＦ３２０
がいずれかの特定の時間で偶数または奇数のプリアンブ
ルビットを発生したかどうかということを識別するため
にＴＸＤＯＵＴＸを使用する。
【００６６】ＲＸＢＣＫＥＮＤ３２２は衝突の間に活動
上で位相ロックされたループロックを打切るようにＩＭ
ＲＳＭ３００からＧＥＮＪＡＭＴを受信する。ＡＵＩＰ
ＯＲＴ３０８はジャム要求のＩＥＥＥ ８０２．３標
準の中止の条件を満足させるために９６ビットよりも大
きなジャムシーケンスを早めに終らせる（１／２ビット
時間）ために使用される信号を受信する。
上で位相ロックされたループロックを打切るようにＩＭ
ＲＳＭ３００からＧＥＮＪＡＭＴを受信する。ＡＵＩＰ
ＯＲＴ３０８はジャム要求のＩＥＥＥ ８０２．３標
準の中止の条件を満足させるために９６ビットよりも大
きなジャムシーケンスを早めに終らせる（１／２ビット
時間）ために使用される信号を受信する。
【００６７】図３９は転送状態機械（ＸＦＲＳＭ）９５
０、転送制御（ＸＦＲＣＴＬ）９５２、および転送カウ
ンタ（ＸＦＲＣＮＴ）９５４を含むＩＭＲＳＭ３００の
ブロック図である。ＸＦＲＳＭ９５０は上記で説明され
たようにＩＥＥＥ８０２．３標準状態図にほぼ対応し、
かつＸＦＲＣＴＬ９５２およびＸＦＲＣＮＴ９５４は単
一物理転送タイマとして動作する。転送カウンタは最小
ＪＡＭパターン伝送を確立するように９６ビットを計算
する。また、６２ビットでの伝送の後、プリアンブル発
生の時間切れを起こす。ＸＦＲＳＭ９５０はＣＳＸ、Ｓ
ＴＤＯＵＴＸ、転送カウンタＤＡＴＤＯＮＥＸ、ＴＰＨ
１、ＴＰＨ２、ＲＥＳＥＴおよびＥＸＰＲＸＰＮＸを受
信し、かつＢＬＫＪＡＭＴ、ＧＥＮＪＡＭＴ、ＧＥＮＰ
ＲＥＴ、ＧＥＮＤＡＴＡＴ、ＲＸＣＯＬＴ、ＥＸＰＴＸ
ＥＮＴおよびＴＸＥＮＴを駆動する。ＸＦＲＣＴＬ９５
２は、ＸＦＲＳＭ９５０からＴＸＥＮＴを受信するのと
同様に、上記で示された図３８におけるブロックからＡ
ＢＲＴＰＲＥＸ、ＯＮＥＣＯＬＸ、ＥＸＲＸＣＯＬＸ、
ＥＸＴＸＣＯＬＸ、ＭＬＴＩＣＯＬＸ、ＡＢＲＴＤＡＴ
Ｘ、ＴＷ３ＤＯＮＥＸおよびＴＸＤＯＵＴＸを受信する
。ＸＦＲＳＭ９５０およびＸＦＲＣＴＬ９５２は複数個
の信号を交換する。これらの信号のうちの１つはＩＥＥ
Ｅ ８０２．３標準（ＲＵＮＴＤＤ）の条件を満足さ
せるためにＡＵＩＰＯＲＴが他のポートよりも前に１／
２ビット時間のジャミングを終えるべきときを確立する
。ＲＵＮＴＤＤは１つのクロックサイクルによってＲＵ
ＮＴを遅らせるようなＴＰＨ１およびＴＰＨ２から発生
されたクロッキング遅延を使用するＲＵＮＴの遅延機能
である。他の信号は、クリア転送カウンタ（ＣＬＲＸＣ
ＮＴＴ）、中継器ユニット５２を横切るすべての受信衝
突のＯＲ処理、受信衝突イン（ＲＸＣＯＬＩＮ）、伝送
された６２ビットを示すプリアンブル終了（ＰＲＩＤＯ
ＮＥ）、中継器ユニット５２を横切るすべての伝送衝突
のＯＲ処理、伝送衝突イン（ＴＸＣＯＬＩＮ）、ＦＩＦ
Ｏハイウォーターマーク（ＡＢＲＴＰＲＥＸ）から発生
された放棄プリアンブル、およびＲＵＮＴパケット指示
（ＲＵＮＴ）であり同様にＴＰＨ１およびＴＰＨ２を備
える。ＸＦＲＣＴＬ９５２およびＸＦＲＣＮＴ９５４は
３つの制御信号、すなわちマスタレジスタを所望の初期
カウントに初期設定する信号（ＩＮＩＴＭＳＴＲ）、１
ずつマスタレジスタを増分させる信号（ＣＮＴＭＳＴＲ
）、およびそれらは局部中間（スレーブ）レジスタ（Ｌ
ＤＳＬＡＶＥ）の信号ならびに３つのデータ信号ＤＩ１
、ＤＩ５、およびＤＩ６を交換する。状態機械の各々の
クロックサイクルは１つの移行のみを行なう。
０、転送制御（ＸＦＲＣＴＬ）９５２、および転送カウ
ンタ（ＸＦＲＣＮＴ）９５４を含むＩＭＲＳＭ３００の
ブロック図である。ＸＦＲＳＭ９５０は上記で説明され
たようにＩＥＥＥ８０２．３標準状態図にほぼ対応し、
かつＸＦＲＣＴＬ９５２およびＸＦＲＣＮＴ９５４は単
一物理転送タイマとして動作する。転送カウンタは最小
ＪＡＭパターン伝送を確立するように９６ビットを計算
する。また、６２ビットでの伝送の後、プリアンブル発
生の時間切れを起こす。ＸＦＲＳＭ９５０はＣＳＸ、Ｓ
ＴＤＯＵＴＸ、転送カウンタＤＡＴＤＯＮＥＸ、ＴＰＨ
１、ＴＰＨ２、ＲＥＳＥＴおよびＥＸＰＲＸＰＮＸを受
信し、かつＢＬＫＪＡＭＴ、ＧＥＮＪＡＭＴ、ＧＥＮＰ
ＲＥＴ、ＧＥＮＤＡＴＡＴ、ＲＸＣＯＬＴ、ＥＸＰＴＸ
ＥＮＴおよびＴＸＥＮＴを駆動する。ＸＦＲＣＴＬ９５
２は、ＸＦＲＳＭ９５０からＴＸＥＮＴを受信するのと
同様に、上記で示された図３８におけるブロックからＡ
ＢＲＴＰＲＥＸ、ＯＮＥＣＯＬＸ、ＥＸＲＸＣＯＬＸ、
ＥＸＴＸＣＯＬＸ、ＭＬＴＩＣＯＬＸ、ＡＢＲＴＤＡＴ
Ｘ、ＴＷ３ＤＯＮＥＸおよびＴＸＤＯＵＴＸを受信する
。ＸＦＲＳＭ９５０およびＸＦＲＣＴＬ９５２は複数個
の信号を交換する。これらの信号のうちの１つはＩＥＥ
Ｅ ８０２．３標準（ＲＵＮＴＤＤ）の条件を満足さ
せるためにＡＵＩＰＯＲＴが他のポートよりも前に１／
２ビット時間のジャミングを終えるべきときを確立する
。ＲＵＮＴＤＤは１つのクロックサイクルによってＲＵ
ＮＴを遅らせるようなＴＰＨ１およびＴＰＨ２から発生
されたクロッキング遅延を使用するＲＵＮＴの遅延機能
である。他の信号は、クリア転送カウンタ（ＣＬＲＸＣ
ＮＴＴ）、中継器ユニット５２を横切るすべての受信衝
突のＯＲ処理、受信衝突イン（ＲＸＣＯＬＩＮ）、伝送
された６２ビットを示すプリアンブル終了（ＰＲＩＤＯ
ＮＥ）、中継器ユニット５２を横切るすべての伝送衝突
のＯＲ処理、伝送衝突イン（ＴＸＣＯＬＩＮ）、ＦＩＦ
Ｏハイウォーターマーク（ＡＢＲＴＰＲＥＸ）から発生
された放棄プリアンブル、およびＲＵＮＴパケット指示
（ＲＵＮＴ）であり同様にＴＰＨ１およびＴＰＨ２を備
える。ＸＦＲＣＴＬ９５２およびＸＦＲＣＮＴ９５４は
３つの制御信号、すなわちマスタレジスタを所望の初期
カウントに初期設定する信号（ＩＮＩＴＭＳＴＲ）、１
ずつマスタレジスタを増分させる信号（ＣＮＴＭＳＴＲ
）、およびそれらは局部中間（スレーブ）レジスタ（Ｌ
ＤＳＬＡＶＥ）の信号ならびに３つのデータ信号ＤＩ１
、ＤＩ５、およびＤＩ６を交換する。状態機械の各々の
クロックサイクルは１つの移行のみを行なう。
【００６８】図４０および図４２ならびに図４３は図３
８のＸＦＲＳＭ９５０の概略図である。図４０および図
４２ならびに図４３のすべてはＮｘｘおよびＰＳｘの符
号が付されたノードによって示されるように接続された
２つのＦＩＧからの信号を伴うＸＦＲＳＭ９５０を含む
。機能的に、ＸＦＲＳＭ９５０は図３３、図３４、図３
５および図３６の状態機械フロー図の機能、移行および
テストを達成する。
８のＸＦＲＳＭ９５０の概略図である。図４０および図
４２ならびに図４３のすべてはＮｘｘおよびＰＳｘの符
号が付されたノードによって示されるように接続された
２つのＦＩＧからの信号を伴うＸＦＲＳＭ９５０を含む
。機能的に、ＸＦＲＳＭ９５０は図３３、図３４、図３
５および図３６の状態機械フロー図の機能、移行および
テストを達成する。
【００６９】図４４はＸＦＲＣＴＬ９５２の概略図であ
る。ＭＬＴＩＣＯＬＸ、ＥＸＴＸＣＯＬＸ、またはＡＢ
ＲＴＤＡＴＸのいずれかのアサーションはＴＸＣＯＬＩ
Ｎをアサートする。ＯＮＥＣＯＬＸまたはＥＸＲＸＣＯ
ＬＸのうちのいずれかのアサーションはＲＸＣＯＬＩＮ
をアサートする。ＡＢＲＴＰＲＥＸのアサーションおよ
びＴＸＤＯＵＴＸの否定はＸＦＲＳＭ９５０に対してＡ
ＢＲＴＰＲＥＸであるマスタプリアンブル放棄（ＭＡＢ
ＲＴＰＲＥ）をアサートする。９６ビットがクリア信号
なしに伝送されてしまうまで、伝送はＣＮＴＭＳＴＲを
アサートする。ＣＬＲＸＣＮＴＴのアサーションはＩＮ
ＩＴＭＳＴＲをアサートする。９６ビットが伝送されて
しまうまで、伝送はＬＤＳＬＡＶＥをアサートする。９
６ビットが伝送されてしまうまで、伝送はＲＵＮＴをア
サートする。６２ビットが伝送されてしまったという指
示においてそれを超過する転送カウンタはＰＲＥＤＯＮ
Ｅをアサートする。
る。ＭＬＴＩＣＯＬＸ、ＥＸＴＸＣＯＬＸ、またはＡＢ
ＲＴＤＡＴＸのいずれかのアサーションはＴＸＣＯＬＩ
Ｎをアサートする。ＯＮＥＣＯＬＸまたはＥＸＲＸＣＯ
ＬＸのうちのいずれかのアサーションはＲＸＣＯＬＩＮ
をアサートする。ＡＢＲＴＰＲＥＸのアサーションおよ
びＴＸＤＯＵＴＸの否定はＸＦＲＳＭ９５０に対してＡ
ＢＲＴＰＲＥＸであるマスタプリアンブル放棄（ＭＡＢ
ＲＴＰＲＥ）をアサートする。９６ビットがクリア信号
なしに伝送されてしまうまで、伝送はＣＮＴＭＳＴＲを
アサートする。ＣＬＲＸＣＮＴＴのアサーションはＩＮ
ＩＴＭＳＴＲをアサートする。９６ビットが伝送されて
しまうまで、伝送はＬＤＳＬＡＶＥをアサートする。９
６ビットが伝送されてしまうまで、伝送はＲＵＮＴをア
サートする。６２ビットが伝送されてしまったという指
示においてそれを超過する転送カウンタはＰＲＥＤＯＮ
Ｅをアサートする。
【００７０】図４５はＸＦＲＣＮＴ９５４の動作を図示
するブロック図である。ＸＦＲＣＮＴ９０４はクロック
サイクルごとに一度増分することができる初期設定可能
な同期カウンタである。
するブロック図である。ＸＦＲＣＮＴ９０４はクロック
サイクルごとに一度増分することができる初期設定可能
な同期カウンタである。
【００７１】図１１はこの発明の好ましい実施例に従う
ＥＸＰＰＯＲＴ３０２の概略ブロック図である。ＤＡＴ
Ａパッドバッファ（ＤＡＴＰＡＤＢＦ）３３０、ＪＡＭ
パッドバッファ（ＪＡＭＰＡＤＢＦ）３３２、ＣＯＬＬ
ＩＳＩＯＮパッドバッファ（ＣＯＬＰＡＤＦ）３３４、
ＡＣＫＮＯＷＬＥＤＧＥパッドバッファ（ＡＣＫＰＡＤ
ＢＦ）３３６およびＲＥＱＵＥＳＴパッドバッファ（Ｒ
ＥＱＰＡＤＢＦ）３３８はＥＸＰＰＯＲＴ３０２を組立
てる。それぞれの機能はパッドを駆動しまたはそれぞれ
のパッドからの信号を受取るように動作する。バッファ
３３０ないし３３８は以下に識別されるように特定され
た信号に応答する。これらの信号は、パッド信号に加え
て、クロック信号ＴＣＬＫ、ＴＰＨ１およびＴＰＨ２を
含む。
ＥＸＰＰＯＲＴ３０２の概略ブロック図である。ＤＡＴ
Ａパッドバッファ（ＤＡＴＰＡＤＢＦ）３３０、ＪＡＭ
パッドバッファ（ＪＡＭＰＡＤＢＦ）３３２、ＣＯＬＬ
ＩＳＩＯＮパッドバッファ（ＣＯＬＰＡＤＦ）３３４、
ＡＣＫＮＯＷＬＥＤＧＥパッドバッファ（ＡＣＫＰＡＤ
ＢＦ）３３６およびＲＥＱＵＥＳＴパッドバッファ（Ｒ
ＥＱＰＡＤＢＦ）３３８はＥＸＰＰＯＲＴ３０２を組立
てる。それぞれの機能はパッドを駆動しまたはそれぞれ
のパッドからの信号を受取るように動作する。バッファ
３３０ないし３３８は以下に識別されるように特定され
た信号に応答する。これらの信号は、パッド信号に加え
て、クロック信号ＴＣＬＫ、ＴＰＨ１およびＴＰＨ２を
含む。
【００７２】図４６はＴＣＬＫ、ＴＰＨ１およびＴＰＨ
２の間の関係を図示する。ＴＰＨ２はＴＣＬＫプラス第
１の遅延の否定に対応する。ＴＰＨ１はＴＣＬＫプラス
第２の遅延のアサーションに対応する。第１および代２
の遅延は拡張バスを横切る宛先であるＩＭＲにデータホ
ールドを与えるように選択される。他の入力信号はＧＥ
ＮＪＡＭＴ、ＲＸＣＯＬＴ、ＥＸＰＤＯＵＴＸ、受信デ
ータ（ＲＤＡＴＡＲ）、伝送バイパス（ＴＸＢＰＡＳＳ
Ｘ）、位相ロックループからのデコードされた受信クロ
ック（ＲＣＬＫ）、交互のキャリアセンス可能化（テス
ト機能）（ＡＬＴＣＳＥＮＴ）、ＥＸＰＴＸＥＮＴ、お
よびＣＳＸを含む。ＥＸＰＰＯＲＴ３０２は出力信号を
与え、それらはＮＲＺフォーマットにおける拡張ポート
受信されたデータ（ＥＸＰＤＩＮＴ）、ＥＸＲＸＣＯＬ
Ｘ、ＥＸＴＸＣＯＬＸ、ＰＡＤＣＯＬから受信されたテ
ストモードデータ（ＣＯＬＤＡＴＡＴ）およびＥＸＰＲ
ＸＥＮＸを含む。ＥＸＰＰＯＲＴ３０２の機能ブロック
は互いに信号を交換し、それはＴＣＬＫ、ＴＰＨ１およ
びＴＰＨ２信号に加えて、ＤＡＴのサンプリングされた
状態（ＤＡＴＸ）、ＣＯＬのサンプリングされた状態（
ＣＯＬＸ）、ＪＡＭのサンプル状態（ＪＡＭＸ）、ＡＣ
Ｋのサンプリングされた状態（ＡＣＫＸ）、伝送応答（
ＴＸＡＣＫＸ）、および受信応答を含む（拡張バス上の
ＩＭＲ伝送を実現し、そうして受信手順ＲＸＡＣＫＸを
起動する）。ＥＸＰＴＸＥＮＴはＩＭＲ５０によってど
のデータが発生されるかということを制御する。データ
を発生する（ＧＥＮＤＡＴＡＴ）ためのＩＭＲ状態機械
要求を有するＥＸＰＴＸＥＮＴの同時アサーションはＦ
ＩＦＯデータの発生という結果に終る。アサートされた
ＧＥＮＤＡＴＡＴを有するＥＸＰＴＸＥＮＴの否定は拡
張ポートデータを発生する。読出し装置はソーシングＩ
ＭＲからのデータが拡張ポートおよびその他のＡＵＩな
らびにペアＭＡＵポートに同時に伝送されるということ
に気づくであろう。その結果として、データパケットは
ソーシングＩＭＲから拡張ポート宛先ＩＭＲに対してよ
りも早く２つのＴＣＬＫを発生するであろう。この待ち
時間もまたジャムパターン発生の信号を送るＰＡＤＪＡ
Ｍに対して真である。
２の間の関係を図示する。ＴＰＨ２はＴＣＬＫプラス第
１の遅延の否定に対応する。ＴＰＨ１はＴＣＬＫプラス
第２の遅延のアサーションに対応する。第１および代２
の遅延は拡張バスを横切る宛先であるＩＭＲにデータホ
ールドを与えるように選択される。他の入力信号はＧＥ
ＮＪＡＭＴ、ＲＸＣＯＬＴ、ＥＸＰＤＯＵＴＸ、受信デ
ータ（ＲＤＡＴＡＲ）、伝送バイパス（ＴＸＢＰＡＳＳ
Ｘ）、位相ロックループからのデコードされた受信クロ
ック（ＲＣＬＫ）、交互のキャリアセンス可能化（テス
ト機能）（ＡＬＴＣＳＥＮＴ）、ＥＸＰＴＸＥＮＴ、お
よびＣＳＸを含む。ＥＸＰＰＯＲＴ３０２は出力信号を
与え、それらはＮＲＺフォーマットにおける拡張ポート
受信されたデータ（ＥＸＰＤＩＮＴ）、ＥＸＲＸＣＯＬ
Ｘ、ＥＸＴＸＣＯＬＸ、ＰＡＤＣＯＬから受信されたテ
ストモードデータ（ＣＯＬＤＡＴＡＴ）およびＥＸＰＲ
ＸＥＮＸを含む。ＥＸＰＰＯＲＴ３０２の機能ブロック
は互いに信号を交換し、それはＴＣＬＫ、ＴＰＨ１およ
びＴＰＨ２信号に加えて、ＤＡＴのサンプリングされた
状態（ＤＡＴＸ）、ＣＯＬのサンプリングされた状態（
ＣＯＬＸ）、ＪＡＭのサンプル状態（ＪＡＭＸ）、ＡＣ
Ｋのサンプリングされた状態（ＡＣＫＸ）、伝送応答（
ＴＸＡＣＫＸ）、および受信応答を含む（拡張バス上の
ＩＭＲ伝送を実現し、そうして受信手順ＲＸＡＣＫＸを
起動する）。ＥＸＰＴＸＥＮＴはＩＭＲ５０によってど
のデータが発生されるかということを制御する。データ
を発生する（ＧＥＮＤＡＴＡＴ）ためのＩＭＲ状態機械
要求を有するＥＸＰＴＸＥＮＴの同時アサーションはＦ
ＩＦＯデータの発生という結果に終る。アサートされた
ＧＥＮＤＡＴＡＴを有するＥＸＰＴＸＥＮＴの否定は拡
張ポートデータを発生する。読出し装置はソーシングＩ
ＭＲからのデータが拡張ポートおよびその他のＡＵＩな
らびにペアＭＡＵポートに同時に伝送されるということ
に気づくであろう。その結果として、データパケットは
ソーシングＩＭＲから拡張ポート宛先ＩＭＲに対してよ
りも早く２つのＴＣＬＫを発生するであろう。この待ち
時間もまたジャムパターン発生の信号を送るＰＡＤＪＡ
Ｍに対して真である。
【００７３】図１２はＤＡＴＰＡＤＢＦ３３０の回路図
である。反転出力バッファ４００はＤＡＴに対して出力
パッドを駆動する（ＰＡＤＤＡＴ）。入力バッファ（Ｎ
ＢＵＦ）４０２は入力信号をＰＡＤＤＡＴからバッファ
に入れる。ＭＮＬＡＴ４０４は反転されたＴＸＡＣＫＸ
信号、またはＴＸＢＰＡＳＳＸのアサーションに応答し
てバッファ４００を可能化または不能化する。ＭＮＬＡ
Ｔ４０４の出力はバッファ４００を可能化するＭＮＬＡ
Ｔ４０４の出力のアサーションを伴って、バッファ４０
０の動作を可能化または不能化する。
である。反転出力バッファ４００はＤＡＴに対して出力
パッドを駆動する（ＰＡＤＤＡＴ）。入力バッファ（Ｎ
ＢＵＦ）４０２は入力信号をＰＡＤＤＡＴからバッファ
に入れる。ＭＮＬＡＴ４０４は反転されたＴＸＡＣＫＸ
信号、またはＴＸＢＰＡＳＳＸのアサーションに応答し
てバッファ４００を可能化または不能化する。ＭＮＬＡ
Ｔ４０４の出力はバッファ４００を可能化するＭＮＬＡ
Ｔ４０４の出力のアサーションを伴って、バッファ４０
０の動作を可能化または不能化する。
【００７４】ＭＮＬＡＴ４０４は多重化されたＮＬＡＴ
であり、これゆえにその名前が「ＭＮＬＡＴ」である。 ＮＬＡＴは透過ラッチであり、そこにおいてクロック信
号のアサーションは入力信号がデータ出力へと通過する
ことを可能にする。ＮＬＡＴはその出力として反転され
た入力信号を与えるように入力信号を反転する。ＮＬＡ
Ｔは透過ラッチであり、そこにおいてクロックのアサー
ションはＮＬＡＴの出力がクロック信号の連続するアサ
ーションなしに変更する入力信号を伴って変更すること
を許可する。ＭＮＬＡＴは２つのデータ入力および２つ
のクロック入力を有する。各々のデータ入力は第１のク
ロック入力のアサーションが第１の入力で信号を「ラッ
チ」するために動作するようなクロック入力のうちの１
つと相関する。同様に、第２のクロックのアサーション
は第２の入力信号を「ラッチ」する。
であり、これゆえにその名前が「ＭＮＬＡＴ」である。 ＮＬＡＴは透過ラッチであり、そこにおいてクロック信
号のアサーションは入力信号がデータ出力へと通過する
ことを可能にする。ＮＬＡＴはその出力として反転され
た入力信号を与えるように入力信号を反転する。ＮＬＡ
Ｔは透過ラッチであり、そこにおいてクロックのアサー
ションはＮＬＡＴの出力がクロック信号の連続するアサ
ーションなしに変更する入力信号を伴って変更すること
を許可する。ＭＮＬＡＴは２つのデータ入力および２つ
のクロック入力を有する。各々のデータ入力は第１のク
ロック入力のアサーションが第１の入力で信号を「ラッ
チ」するために動作するようなクロック入力のうちの１
つと相関する。同様に、第２のクロックのアサーション
は第２の入力信号を「ラッチ」する。
【００７５】ＩＭＲ変形に対するいくつかのＩＭＲがク
ロック信号ＴＣＬＫ、ＴＰＨ１およびＴＰＨ２において
起こる。ある動作に対して、ＴＮＬＡＴは拡張バスを介
してＩＭＲの間で交信された様々な信号を再び時間決め
することに役立つ。ＴＮＬＡＴは単一データ入力および
二重クロック入力を有する。両方のクロックをアサート
することによってＴＮＬＡＴの動作が結果として生じる
。
ロック信号ＴＣＬＫ、ＴＰＨ１およびＴＰＨ２において
起こる。ある動作に対して、ＴＮＬＡＴは拡張バスを介
してＩＭＲの間で交信された様々な信号を再び時間決め
することに役立つ。ＴＮＬＡＴは単一データ入力および
二重クロック入力を有する。両方のクロックをアサート
することによってＴＮＬＡＴの動作が結果として生じる
。
【００７６】ＭＮＬＡＴ４０６は出力バッファ４００の
データを制御する。ＴＰＨ１の論理積および反転された
ＴＸＢＰＡＳＳＸならびにＴＸＢＰＡＳＳＸはクロック
する信号をＭＮＬＡＴ４０４に与える。ＴＰＨ１のアサ
ーションおよびＴＸＢＰＡＳＳＸの否定はＭＮＬＡＴ４
０４およびＭＮＬＡＴ４０６の両方のクロック１をアサ
ートする。ＩＭＲをテストすることはＴＸＢＰＡＳＳＸ
を与えることによって簡素化されるが、この発明の好ま
しい実施例において重要な部分ではない。ＲＤＡＴＡＲ
はテストモードにおけるＴＸＢＰＡＳＳＸのアサーショ
ン時のＰＡＤＤＡＴで現われる。ＭＮＬＡＴ４０４によ
る反転に起因して、アサーションＴＰＨ１およびＴＸＢ
ＰＡＳＳＸの否定はＴＸＡＣＫＸ可能化バッファ４００
のアサーションを伴う。
データを制御する。ＴＰＨ１の論理積および反転された
ＴＸＢＰＡＳＳＸならびにＴＸＢＰＡＳＳＸはクロック
する信号をＭＮＬＡＴ４０４に与える。ＴＰＨ１のアサ
ーションおよびＴＸＢＰＡＳＳＸの否定はＭＮＬＡＴ４
０４およびＭＮＬＡＴ４０６の両方のクロック１をアサ
ートする。ＩＭＲをテストすることはＴＸＢＰＡＳＳＸ
を与えることによって簡素化されるが、この発明の好ま
しい実施例において重要な部分ではない。ＲＤＡＴＡＲ
はテストモードにおけるＴＸＢＰＡＳＳＸのアサーショ
ン時のＰＡＤＤＡＴで現われる。ＭＮＬＡＴ４０４によ
る反転に起因して、アサーションＴＰＨ１およびＴＸＢ
ＰＡＳＳＸの否定はＴＸＡＣＫＸ可能化バッファ４００
のアサーションを伴う。
【００７７】ＲＸＣＯＬＴ、ＧＥＮＪＡＭＴおよびＥＸ
ＰＤＯＵＴＸの組合わせ論理関数は上記で説明されたよ
うにＴＸＢＰＡＳＳＸのアサーションを除いて、ＰＡＤ
ＤＡＴに対してデータを発生する。論理関数はＴＸＡＣ
ＫＸのアサーションおよびａ）ＴＸＤＯＵＴＸのアサー
ションならびにＧＥＮＪＡＭＸの否定、またはｂ）ＧＥ
ＮＪＡＭＸおよびＲＸＣＯＬＸの両方のアサーションの
いずれかの時にＰＡＤＤＡＴをアサートするように結合
する。ＥＸＰＰＯＲＴ３０２を入力するＴＸＤＯＵＴＸ
はＥＸＰＤＯＵＴＸになる。ＧＥＮＪＡＭＸおよびＲＸ
ＣＯＬＸは以下のようにＧＥＮＪＡＭＴおよびＲＸＣＯ
ＬＴに対応し、各々の信号はそれぞれの信号の１／２ク
ロック遅延されたバージョンである。
ＰＤＯＵＴＸの組合わせ論理関数は上記で説明されたよ
うにＴＸＢＰＡＳＳＸのアサーションを除いて、ＰＡＤ
ＤＡＴに対してデータを発生する。論理関数はＴＸＡＣ
ＫＸのアサーションおよびａ）ＴＸＤＯＵＴＸのアサー
ションならびにＧＥＮＪＡＭＸの否定、またはｂ）ＧＥ
ＮＪＡＭＸおよびＲＸＣＯＬＸの両方のアサーションの
いずれかの時にＰＡＤＤＡＴをアサートするように結合
する。ＥＸＰＰＯＲＴ３０２を入力するＴＸＤＯＵＴＸ
はＥＸＰＤＯＵＴＸになる。ＧＥＮＪＡＭＸおよびＲＸ
ＣＯＬＸは以下のようにＧＥＮＪＡＭＴおよびＲＸＣＯ
ＬＴに対応し、各々の信号はそれぞれの信号の１／２ク
ロック遅延されたバージョンである。
【００７８】ＴＰＨ２および反転されたＴＣＬＫの両方
の同時アサーションは信号をＴＮＬＡＴ４１０を介して
ＰＡＤＤＡＴから送る。ＴＰＨ１の次に続くアサーショ
ンはこれらの信号をＮＬＡＴ４１２を介してインバータ
に送る。インバータの出力はＥＸＰＤＩＮＴを与える。 ＴＮＬＡＴ４１０（２回反転されたＰＡＤＤＡＴ）の反
転された出力のサンプリングはＤＡＴＸ、時間を進めら
れたＥＸＰＤＩＮＴを与える。
の同時アサーションは信号をＴＮＬＡＴ４１０を介して
ＰＡＤＤＡＴから送る。ＴＰＨ１の次に続くアサーショ
ンはこれらの信号をＮＬＡＴ４１２を介してインバータ
に送る。インバータの出力はＥＸＰＤＩＮＴを与える。 ＴＮＬＡＴ４１０（２回反転されたＰＡＤＤＡＴ）の反
転された出力のサンプリングはＤＡＴＸ、時間を進めら
れたＥＸＰＤＩＮＴを与える。
【００７９】図１３はＪＡＭＰＡＤＢＦ３３２の回路図
である。ＪＡＭパッド（ＰＡＤＪＡＭ）は入力または出
力信号のうちのいずれかを受信する。反転出力バッファ
４２０は出力モードに対してＰＡＤＪＡＭを駆動しかつ
入力バッファ４２２は入力モードに対してＰＡＤＪＡＭ
から入力信号を受信する。ＭＮＬＡＴ４２４からのアサ
ートされた出力はバッファ４２０を可能化する。ＭＮＬ
ＡＴ４２６からの出力はデータをバッファ４２０に与え
る。バッファ４２０を可能化するために、テストモード
を入力することは、それはＴＸＢＰＡＳＳをアサートし
ているが、バッファ４２０、ローに拘束されたＭＮＬＡ
Ｔ４２４の第２の入力を可能化し、かつＭＮＬＡＴ４２
６の出力に対して反転されたＲＣＬＫを与える。
である。ＪＡＭパッド（ＰＡＤＪＡＭ）は入力または出
力信号のうちのいずれかを受信する。反転出力バッファ
４２０は出力モードに対してＰＡＤＪＡＭを駆動しかつ
入力バッファ４２２は入力モードに対してＰＡＤＪＡＭ
から入力信号を受信する。ＭＮＬＡＴ４２４からのアサ
ートされた出力はバッファ４２０を可能化する。ＭＮＬ
ＡＴ４２６からの出力はデータをバッファ４２０に与え
る。バッファ４２０を可能化するために、テストモード
を入力することは、それはＴＸＢＰＡＳＳをアサートし
ているが、バッファ４２０、ローに拘束されたＭＮＬＡ
Ｔ４２４の第２の入力を可能化し、かつＭＮＬＡＴ４２
６の出力に対して反転されたＲＣＬＫを与える。
【００８０】テストモード以外のために、ＴＰＨ１のア
サーションおよびＴＸＢＰＡＳＳＸの否定はＭＮＬＡＴ
４２６の出力に対してＮＬＡＴ４３０の反転された出力
をラッチしかつＭＮＬＡＴ４２４の出力に対して２回反
転されたＴＸＡＣＫＸをラッチする。ＴＰＨ２のアサー
ションはＮＬＡＴ４３０の出力に対して２回反転された
ＧＥＮＪＡＭＴをラッチする。それゆえ、ＴＸＡＣＫＸ
のアサーションおよびＧＥＮＪＡＭＴのアサーションは
テストモードなしで連続するＴＰＨ２およびＴＰＨ１ク
ロックの後でＰＡＤＪＡＭをアサートする。
サーションおよびＴＸＢＰＡＳＳＸの否定はＭＮＬＡＴ
４２６の出力に対してＮＬＡＴ４３０の反転された出力
をラッチしかつＭＮＬＡＴ４２４の出力に対して２回反
転されたＴＸＡＣＫＸをラッチする。ＴＰＨ２のアサー
ションはＮＬＡＴ４３０の出力に対して２回反転された
ＧＥＮＪＡＭＴをラッチする。それゆえ、ＴＸＡＣＫＸ
のアサーションおよびＧＥＮＪＡＭＴのアサーションは
テストモードなしで連続するＴＰＨ２およびＴＰＨ１ク
ロックの後でＰＡＤＪＡＭをアサートする。
【００８１】反転されたＴＣＬＫおよびＴＰＨ２の同時
アサーションはＴＮＬＡＴ４３２の出力に対する反転さ
れたＰＡＤＪＡＭ入力データをラッチする。ＴＮＬＡＴ
４３２の反転された出力（２回反転されかつクロック遅
延されたＰＡＤＪＡＭ入力）はＪＡＭＸである。連続す
るＴＰＨ１およびＴＰＨ２によってＮＬＡＴ４３４およ
びＮＬＡＴ４３６を介してラッチされた前のサイクルか
らのＡＣＫＸ、ＣＯＬＸ、およびＣＯＬＸのアサーショ
ンはＥＸＴＸＣＯＬＸをアサートする。ＮＬＡＴの対、
ＮＬＡＴ４３４およびＮＬＡＴ４３６は衝突に伴う多重
ＩＭＲから衝突に伴う１つのＩＲＭへの伝送が１つのク
ロックバス捕捉遅延に起因して平滑に起こることを確実
にする。バス捕捉遅延は、たとえば、多重ＩＲＭが前に
衝突に伴って起こっていたときに衝突を有する中継器ユ
ニットのＩＭＲにおける１つのクロック遅延からその結
果として生じる。アービタは多重ＩＭＲ衝突を示す。衝
突を経験する個別ＩＭＲはＤＡＴおよびＪＡＭ信号を介
して他のＩＭＲへ情報を与える。多重衝突から単一ＩＭ
Ｒ衝突へのそのような移行に伴う１つのサイクル遅延が
ある。また、ＪＡＭＸおよびＲＸＡＣＫＸのアサーショ
ン、およびＤＡＴＸの否定はＥＸＴＸＣＯＬＸをアサー
トする。ＪＡＭＸ、ＲＸＡＣＫＸ、およびＤＡＴＸのア
サーションはＥＸＲＸＣＯＬＸをアサートする。
アサーションはＴＮＬＡＴ４３２の出力に対する反転さ
れたＰＡＤＪＡＭ入力データをラッチする。ＴＮＬＡＴ
４３２の反転された出力（２回反転されかつクロック遅
延されたＰＡＤＪＡＭ入力）はＪＡＭＸである。連続す
るＴＰＨ１およびＴＰＨ２によってＮＬＡＴ４３４およ
びＮＬＡＴ４３６を介してラッチされた前のサイクルか
らのＡＣＫＸ、ＣＯＬＸ、およびＣＯＬＸのアサーショ
ンはＥＸＴＸＣＯＬＸをアサートする。ＮＬＡＴの対、
ＮＬＡＴ４３４およびＮＬＡＴ４３６は衝突に伴う多重
ＩＭＲから衝突に伴う１つのＩＲＭへの伝送が１つのク
ロックバス捕捉遅延に起因して平滑に起こることを確実
にする。バス捕捉遅延は、たとえば、多重ＩＲＭが前に
衝突に伴って起こっていたときに衝突を有する中継器ユ
ニットのＩＭＲにおける１つのクロック遅延からその結
果として生じる。アービタは多重ＩＭＲ衝突を示す。衝
突を経験する個別ＩＭＲはＤＡＴおよびＪＡＭ信号を介
して他のＩＭＲへ情報を与える。多重衝突から単一ＩＭ
Ｒ衝突へのそのような移行に伴う１つのサイクル遅延が
ある。また、ＪＡＭＸおよびＲＸＡＣＫＸのアサーショ
ン、およびＤＡＴＸの否定はＥＸＴＸＣＯＬＸをアサー
トする。ＪＡＭＸ、ＲＸＡＣＫＸ、およびＤＡＴＸのア
サーションはＥＸＲＸＣＯＬＸをアサートする。
【００８２】図１４はＣＯＬＰＡＤＢＦ３３４の概略回
路図である。ＣＯＬＰＡＤＢＦ３３４はＣＯＬＬＩＳＩ
ＯＮピン（好ましい実施例においてアクティブ ロー
）から入力信号（ＰＡＤＣＯＬ）を受信しかつＣＯＬＸ
およびＣＯＬＤＡＴＡＴを発生する。ＴＮＬＡＴ４４０
に対するＴＣＬＫおよびＴＰＨ２の同時アサーションは
ＰＡＤＣＯＬ（ロー）のアサーションまたはＡＬＴＣＳ
ＥＮＴの否定時にＣＯＬＸをアサートする。ＴＮＬＡＴ
４４２に対するＴＣＬＫおよびＴＰＨ１の同時アサーシ
ョンはＰＡＤＣＯＬ（ロー）のアサーション時にＣＯＬ
ＤＡＴＡＴをアサートする。静電気放電保護装置、ＥＳ
ＤＤＩＡ４４４および入力バッファ４４６はＰＡＤＣＯ
Ｌをバッファに入れる。
路図である。ＣＯＬＰＡＤＢＦ３３４はＣＯＬＬＩＳＩ
ＯＮピン（好ましい実施例においてアクティブ ロー
）から入力信号（ＰＡＤＣＯＬ）を受信しかつＣＯＬＸ
およびＣＯＬＤＡＴＡＴを発生する。ＴＮＬＡＴ４４０
に対するＴＣＬＫおよびＴＰＨ２の同時アサーションは
ＰＡＤＣＯＬ（ロー）のアサーションまたはＡＬＴＣＳ
ＥＮＴの否定時にＣＯＬＸをアサートする。ＴＮＬＡＴ
４４２に対するＴＣＬＫおよびＴＰＨ１の同時アサーシ
ョンはＰＡＤＣＯＬ（ロー）のアサーション時にＣＯＬ
ＤＡＴＡＴをアサートする。静電気放電保護装置、ＥＳ
ＤＤＩＡ４４４および入力バッファ４４６はＰＡＤＣＯ
Ｌをバッファに入れる。
【００８３】図１５はＡＣＫＰＡＤＢＦ３３６の概略回
路図である。ＡＣＫＰＡＤＢＦ３３６はＩＭＲ５０のＡ
ＣＫＮＯＷＬＥＤＧＥピン（アクティブ ロー）から
入力信号（ＰＡＤＡＣＫ）を受信しかつＰＡＤＡＣＫ、
ＥＸＰＴＸＥＮＴ、およびＪＡＭＸからＡＣＫＸ、ＲＸ
ＡＣＫＸ、ＥＸＰＲＸＥＮＸを発生する。ＥＳＤＤＩＡ
４５０および入力バッファ４５２はＡＣＫＩＮを与える
ようにＰＡＤＡＣＫをバッファに入れる。ＴＮＬＡＴ４
５４およびＴＮＬＡＴ４５６に対して反転されたＴＣＬ
ＫおよびＴＰＨ２のアサーションはＴＮＬＡＴ４５４お
よびＴＮＬＡＴ４５６の出力に対して反転されたＡＣＫ
ＩＮをラッチする。ＮＬＡＴ４６０に対するＴＰＨ２の
アサーションはその出力に対して反転されたＥＸＰＴＸ
ＥＮＴをラッチする。ＴＮＬＡＴ４５４の出力およびＮ
ＬＡＴ４６０の出力の同時アサーションはＡＣＫＸをア
サートする。ＮＬＡＴ４６２に対するＴＰＨ１のアサー
ションはその出力に対して反転されたＡＣＫＸをラッチ
する。ＮＬＡＴ４６４に対するＴＰＨ２のアサーション
は出力に対して反転されたＡＣＫＸ６２、先行のサイク
ルＡＣＫＸ（バス捕捉遅延に対して）、および電流ＥＸ
ＰＴＸＥＴの反転された論理和をラッチする。ＮＬＡＴ
４６４の反転された出力およびＴＮＬＡＴ４５４の出力
、ならびにＴＮＬＡＴ４５４からの反転された電流ＡＣ
ＫＩＮの同時アサーションはＲＸＡＣＫＸをアサートす
る。ＪＡＭＸの同時否定と同様にＮＬＡＴ４６４の反転
された出力およびＴＮＬＡＴ４５６の出力の同時アサー
ションはＥＸＰＲＸＥＮＸをアサートする。ＴＮＬＡＴ
４５６の出力のアサーションおよびＮＬＡＴ４６０の出
力の否定はＴＸＡＣＫＸをアサートする。
路図である。ＡＣＫＰＡＤＢＦ３３６はＩＭＲ５０のＡ
ＣＫＮＯＷＬＥＤＧＥピン（アクティブ ロー）から
入力信号（ＰＡＤＡＣＫ）を受信しかつＰＡＤＡＣＫ、
ＥＸＰＴＸＥＮＴ、およびＪＡＭＸからＡＣＫＸ、ＲＸ
ＡＣＫＸ、ＥＸＰＲＸＥＮＸを発生する。ＥＳＤＤＩＡ
４５０および入力バッファ４５２はＡＣＫＩＮを与える
ようにＰＡＤＡＣＫをバッファに入れる。ＴＮＬＡＴ４
５４およびＴＮＬＡＴ４５６に対して反転されたＴＣＬ
ＫおよびＴＰＨ２のアサーションはＴＮＬＡＴ４５４お
よびＴＮＬＡＴ４５６の出力に対して反転されたＡＣＫ
ＩＮをラッチする。ＮＬＡＴ４６０に対するＴＰＨ２の
アサーションはその出力に対して反転されたＥＸＰＴＸ
ＥＮＴをラッチする。ＴＮＬＡＴ４５４の出力およびＮ
ＬＡＴ４６０の出力の同時アサーションはＡＣＫＸをア
サートする。ＮＬＡＴ４６２に対するＴＰＨ１のアサー
ションはその出力に対して反転されたＡＣＫＸをラッチ
する。ＮＬＡＴ４６４に対するＴＰＨ２のアサーション
は出力に対して反転されたＡＣＫＸ６２、先行のサイク
ルＡＣＫＸ（バス捕捉遅延に対して）、および電流ＥＸ
ＰＴＸＥＴの反転された論理和をラッチする。ＮＬＡＴ
４６４の反転された出力およびＴＮＬＡＴ４５４の出力
、ならびにＴＮＬＡＴ４５４からの反転された電流ＡＣ
ＫＩＮの同時アサーションはＲＸＡＣＫＸをアサートす
る。ＪＡＭＸの同時否定と同様にＮＬＡＴ４６４の反転
された出力およびＴＮＬＡＴ４５６の出力の同時アサー
ションはＥＸＰＲＸＥＮＸをアサートする。ＴＮＬＡＴ
４５６の出力のアサーションおよびＮＬＡＴ４６０の出
力の否定はＴＸＡＣＫＸをアサートする。
【００８４】図１６はＲＥＱＰＡＤＢＦ３３８の概略回
路図である。ＲＥＱＰＡＤＢＦ３３８はＣＳＸおよびＥ
ＸＰＴＸＥＮＴに応答してＩＭＲ５０のＲＥＱＵＥＳＴ
ピンから出力信号（ＰＡＤＲＥＱ）（アクティブ ロ
ー）を駆動する。ＮＬＡＴ４７０に対するＴＰＨ２のア
サーションはその出力に対して２回反転されたＥＸＰＴ
ＸＥＮＴをラッチする。ＮＬＡＴ４７２に対するＴＰＨ
１のアサーションはその出力に対してＣＳＸおよびＮＬ
ＡＴ４７０の出力の論理和をラッチする。反転出力バッ
ファ４７４はＮＬＡＴ４７２の出力を受信しかつＰＡＤ
ＲＥＱを駆動するようにそれを反転させる。
路図である。ＲＥＱＰＡＤＢＦ３３８はＣＳＸおよびＥ
ＸＰＴＸＥＮＴに応答してＩＭＲ５０のＲＥＱＵＥＳＴ
ピンから出力信号（ＰＡＤＲＥＱ）（アクティブ ロ
ー）を駆動する。ＮＬＡＴ４７０に対するＴＰＨ２のア
サーションはその出力に対して２回反転されたＥＸＰＴ
ＸＥＮＴをラッチする。ＮＬＡＴ４７２に対するＴＰＨ
１のアサーションはその出力に対してＣＳＸおよびＮＬ
ＡＴ４７０の出力の論理和をラッチする。反転出力バッ
ファ４７４はＮＬＡＴ４７２の出力を受信しかつＰＡＤ
ＲＥＱを駆動するようにそれを反転させる。
【００８５】図１８、図１９、図２０および図２１は図
８、図９および図１０のＳＴＡＴＵＳ３０４の概略ブロ
ック図である。ＳＴＡＴＵＳ３０４はＩＭＲＳＭ３００
からの信号に関連してポートの数および型に対してＩＭ
Ｒを詳細に述べるように動作する。上記で言及されたよ
うに、ＩＭＲＳＭ３００はそれが制御するポートの特定
の型およびそれらの数を知らない。ＳＴＡＴＵＳ３０４
ブロックは受信している、かつ伝送しているポートを識
別し、かつＪＡＭパターンかデータのどちらかが伝送さ
れているかどうかを識別するように個別ポートの活動を
監視する。ＳＴＡＴＵＳ３０４はまた、たとえばリンク
テストに失敗したポートのような特定ポートを非選択し
、また受信ポートに対する伝送可能化を不能化するよう
にポートに対して指示された可能化信号を修正する。 ＳＴＡＴＵＳ３０４はＩＭＲ５０のＭＡＵポートの各々
に対するＭＡＵ状態回路（ＭＡＵＳＴＡＴ）５００およ
びＡＵＩポートの各々に対するＡＵＩ状態回路（ＡＵＩ
ＳＴＡＴ５０２）を含む。状態制御（ＳＴＡＴＣＴＬ）
５０４はＭＡＵＳＴＡＴ５００回路およびＡＵＩＳＴＡ
Ｔ５０２回路の動作を支持する。ＳＴＡＴＵＳ３０４は
他の信号の中からＴＸＥＮＴ、ＧＥＮＪＡＭＴ、ＡＬＴ
ＣＳＥＮＴ、ＴＷ３ＤＯＮＥＸ、ＲＸＣＯＬＴ、ＲＥＳ
ＥＴＴ、ＴＰＨ１、およびＴＰＨ２を受信する。ＳＴＡ
ＴＵＳ３０４はＣＳＸ、ＯＮＥＣＯＬＸおよびＭＬＴＩ
ＣＯＬＸを含む複数個の信号を発生する。
８、図９および図１０のＳＴＡＴＵＳ３０４の概略ブロ
ック図である。ＳＴＡＴＵＳ３０４はＩＭＲＳＭ３００
からの信号に関連してポートの数および型に対してＩＭ
Ｒを詳細に述べるように動作する。上記で言及されたよ
うに、ＩＭＲＳＭ３００はそれが制御するポートの特定
の型およびそれらの数を知らない。ＳＴＡＴＵＳ３０４
ブロックは受信している、かつ伝送しているポートを識
別し、かつＪＡＭパターンかデータのどちらかが伝送さ
れているかどうかを識別するように個別ポートの活動を
監視する。ＳＴＡＴＵＳ３０４はまた、たとえばリンク
テストに失敗したポートのような特定ポートを非選択し
、また受信ポートに対する伝送可能化を不能化するよう
にポートに対して指示された可能化信号を修正する。 ＳＴＡＴＵＳ３０４はＩＭＲ５０のＭＡＵポートの各々
に対するＭＡＵ状態回路（ＭＡＵＳＴＡＴ）５００およ
びＡＵＩポートの各々に対するＡＵＩ状態回路（ＡＵＩ
ＳＴＡＴ５０２）を含む。状態制御（ＳＴＡＴＣＴＬ）
５０４はＭＡＵＳＴＡＴ５００回路およびＡＵＩＳＴＡ
Ｔ５０２回路の動作を支持する。ＳＴＡＴＵＳ３０４は
他の信号の中からＴＸＥＮＴ、ＧＥＮＪＡＭＴ、ＡＬＴ
ＣＳＥＮＴ、ＴＷ３ＤＯＮＥＸ、ＲＸＣＯＬＴ、ＲＥＳ
ＥＴＴ、ＴＰＨ１、およびＴＰＨ２を受信する。ＳＴＡ
ＴＵＳ３０４はＣＳＸ、ＯＮＥＣＯＬＸおよびＭＬＴＩ
ＣＯＬＸを含む複数個の信号を発生する。
【００８６】図２３および図２４はＡＵＩＳＴＡＴ５０
２の概略ブロック図である。ＡＵＩＳＴＡＴ５０２はＡ
ＵＩキャリアセンス検出器（ＡＵＩＣＳＤＥＴ）５１０
、パーティション状態機械（ＰＡＲＴＳＭ）５１２、伝
送回復カウンタ制御（ＴＸＲＥＣＣＴＬ）５１４、伝送
回復カウンタ（ＴＸＲＥＣＣＮＴ）５１６、衝突カウン
ト制限カウンタ制御（ＣＣＬＩＭＣＴＬ）５１８および
衝突カウント制限カウンタ（ＣＣＬＩＭＣＮＴ）５２０
を含む。ＡＵＩＣＳＤＥＴ５１０はＩＭＲＳＭ３００に
おいて使用される３つの信号を供給する。これらの信号
はＯＮＥＣＯＬＸ、ＭＵＬＴＩＣＯＬＸおよびＣＳＸを
含む。ＰＡＲＴＳＭ５１２はＩＥＥＥ８０２．３標準パ
ーティション状態機械と均等に働く。
２の概略ブロック図である。ＡＵＩＳＴＡＴ５０２はＡ
ＵＩキャリアセンス検出器（ＡＵＩＣＳＤＥＴ）５１０
、パーティション状態機械（ＰＡＲＴＳＭ）５１２、伝
送回復カウンタ制御（ＴＸＲＥＣＣＴＬ）５１４、伝送
回復カウンタ（ＴＸＲＥＣＣＮＴ）５１６、衝突カウン
ト制限カウンタ制御（ＣＣＬＩＭＣＴＬ）５１８および
衝突カウント制限カウンタ（ＣＣＬＩＭＣＮＴ）５２０
を含む。ＡＵＩＣＳＤＥＴ５１０はＩＭＲＳＭ３００に
おいて使用される３つの信号を供給する。これらの信号
はＯＮＥＣＯＬＸ、ＭＵＬＴＩＣＯＬＸおよびＣＳＸを
含む。ＰＡＲＴＳＭ５１２はＩＥＥＥ８０２．３標準パ
ーティション状態機械と均等に働く。
【００８７】図２６および図２７は図１８、図１９、図
２０および図２１のＭＡＵＳＴＡＴ５００の概略ブロッ
ク図である。ＭＡＵＳＴＡＴ５００はＭＡＵキャリアセ
ンス検出器（ＭＡＵＣＳＤＥＴ）５５０、パーティショ
ン状態機械（ＰＡＲＴＳＭ）５５２、受信リンク状態機
械（ＲＸＬＮＫＳＭ）５５４、受信リンク検出器（ＲＸ
ＬＮＫＤＥＴ）５５６、ＣＣＬＩＭＣＴＬ５５８および
ＣＣＬＩＭＣＮＴ５６０を含む。ＭＡＵＳＴＡＴはＯＮ
ＥＣＯＬＸ、ＭＬＴＩＣＯＬＸ、およびＣＳＸを発生す
ることにおいて使用されるＡＵＩＳＴＡＴ５０２に対し
てＭＡＵキャリアセンスおよび衝突情報を与えることに
役立つ。
２０および図２１のＭＡＵＳＴＡＴ５００の概略ブロッ
ク図である。ＭＡＵＳＴＡＴ５００はＭＡＵキャリアセ
ンス検出器（ＭＡＵＣＳＤＥＴ）５５０、パーティショ
ン状態機械（ＰＡＲＴＳＭ）５５２、受信リンク状態機
械（ＲＸＬＮＫＳＭ）５５４、受信リンク検出器（ＲＸ
ＬＮＫＤＥＴ）５５６、ＣＣＬＩＭＣＴＬ５５８および
ＣＣＬＩＭＣＮＴ５６０を含む。ＭＡＵＳＴＡＴはＯＮ
ＥＣＯＬＸ、ＭＬＴＩＣＯＬＸ、およびＣＳＸを発生す
ることにおいて使用されるＡＵＩＳＴＡＴ５０２に対し
てＭＡＵキャリアセンスおよび衝突情報を与えることに
役立つ。
【００８８】図２９、図３０および図３１は図２３およ
び図２４のＡＵＩＣＳＤＥＴ５１０の回路図である。衝
突に伴う１つ以上のポートがＭＬＴＩＣＯＬＸをアサー
トする。他のいかなる受信活動またはマルチポート衝突
において残存する１つのポートをも伴わないＡＵＩＰＯ
ＲＴからの受信衝突はＯＮＥＣＯＬＸをアサートする。 いかなる可能化されたポート上の受信活動もＣＳＸをア
サートする。
び図２４のＡＵＩＣＳＤＥＴ５１０の回路図である。衝
突に伴う１つ以上のポートがＭＬＴＩＣＯＬＸをアサー
トする。他のいかなる受信活動またはマルチポート衝突
において残存する１つのポートをも伴わないＡＵＩＰＯ
ＲＴからの受信衝突はＯＮＥＣＯＬＸをアサートする。 いかなる可能化されたポート上の受信活動もＣＳＸをア
サートする。
【００８９】図３３、図３４、図３５および図３６は、
図８、図９および図１０ないし図３３、図３４、図３５
、および図３６ならびに図３８ないし図４５の信号表示
を使用する状態機械の機能を概説する詳細なＩＭＲＳＭ
５００フロー図である。図３３、図３４、図３５および
図３６のフロー図において、長方形はソーシングＩＭＲ
ＩＭＲＳＭ３００に対する８つの状態のうちの１つ
を表現する。状態の１つの例はステップ６００でのＩＤ
ＬＥである。楕円形は特定値をアサートする出力を表現
する。出力の１つの例はたとえば、ステップ６２６での
ＥＸＰＴＸＥＮＴのアサーションである。菱形は識別さ
れた値の状態を検査するための決定、またはテストを表
現する。そのようなテストステップの例はＴＸＣＯＬＩ
Ｎの値をテストするステップ６０４である。もしＴＸＣ
ＯＬＩＮが偽であるなら、処理の流れはステップ６０６
へと続く。ＴＸＣＯＬＩＮ真はステップ８５０ｈの実行
という結果に終る。ステップ８５０ｈはステップ８５０
への分岐である。丸はこれらの分岐ステップを表現する
。
図８、図９および図１０ないし図３３、図３４、図３５
、および図３６ならびに図３８ないし図４５の信号表示
を使用する状態機械の機能を概説する詳細なＩＭＲＳＭ
５００フロー図である。図３３、図３４、図３５および
図３６のフロー図において、長方形はソーシングＩＭＲ
ＩＭＲＳＭ３００に対する８つの状態のうちの１つ
を表現する。状態の１つの例はステップ６００でのＩＤ
ＬＥである。楕円形は特定値をアサートする出力を表現
する。出力の１つの例はたとえば、ステップ６２６での
ＥＸＰＴＸＥＮＴのアサーションである。菱形は識別さ
れた値の状態を検査するための決定、またはテストを表
現する。そのようなテストステップの例はＴＸＣＯＬＩ
Ｎの値をテストするステップ６０４である。もしＴＸＣ
ＯＬＩＮが偽であるなら、処理の流れはステップ６０６
へと続く。ＴＸＣＯＬＩＮ真はステップ８５０ｈの実行
という結果に終る。ステップ８５０ｈはステップ８５０
への分岐である。丸はこれらの分岐ステップを表現する
。
【００９０】ステップ６２０ないしステップ７４４は図
６のステップ２１０、２２０および２２２に対応する。 菱形決定ステップのあるところにおいてテストされた値
は図の下に概説される。値に対する表記法の解釈は、「
＋」は「ＯＲ」または論理和を意味し、「★」は「ＡＮ
Ｄ」または論理積を意味し、かつ「！」は「ＮＥＧＡＴ
ＩＯＮ」または反転を意味する。たとえば、ＰＡＤＤＡ
Ｔ（ＰＡＤＤＡＴ真）のアサーションはＧＥＮＪＡＭＸ
の否定およびＴＸＤＯＵＴＸのアサーションかＧＥＮＪ
ＡＭＸおよびＲＸＣＯＬＸの両方のアサーションのいず
れかを伴ってＰＡＤＡＣＫおよびＥＸＰＴＸＥＮＴの両
方のアサーション時に起こる。
６のステップ２１０、２２０および２２２に対応する。 菱形決定ステップのあるところにおいてテストされた値
は図の下に概説される。値に対する表記法の解釈は、「
＋」は「ＯＲ」または論理和を意味し、「★」は「ＡＮ
Ｄ」または論理積を意味し、かつ「！」は「ＮＥＧＡＴ
ＩＯＮ」または反転を意味する。たとえば、ＰＡＤＤＡ
Ｔ（ＰＡＤＤＡＴ真）のアサーションはＧＥＮＪＡＭＸ
の否定およびＴＸＤＯＵＴＸのアサーションかＧＥＮＪ
ＡＭＸおよびＲＸＣＯＬＸの両方のアサーションのいず
れかを伴ってＰＡＤＡＣＫおよびＥＸＰＴＸＥＮＴの両
方のアサーション時に起こる。
【００９１】上記で説明されたように図３３、図３４、
図３５および図３６のフロー図からのＩＭＲＳＭ３００
の実現は１つまたはそれ以上のＩＭＲ５０の中での分布
された中継器機能という結果に終る。中継器機能の分布
は単一中継器として協力して作用し、単一遅延の総計の
みに寄与するこれらのＩＭＲ５０からの中継器ユニット
５２の作成を許可する。ペア媒体ネットワークは直列す
る中継器ユニット５２の４つまでを組入れることができ
、かつさらに、１０ベース−Ｔ標準およびＩＥＥＥ
８０２．３標準に従うことができる。中継器ユニット５
２の各々は特定された数のポートを有することができ、
単一集積回路装置上に設けられた特定の数のポートによ
って制限されはしない。付加チップを組合わせることに
よっていかなる所与の中継器ユニット５２に対しても必
要とされるできるだけ多くのポートの付加を許可する。
図３５および図３６のフロー図からのＩＭＲＳＭ３００
の実現は１つまたはそれ以上のＩＭＲ５０の中での分布
された中継器機能という結果に終る。中継器機能の分布
は単一中継器として協力して作用し、単一遅延の総計の
みに寄与するこれらのＩＭＲ５０からの中継器ユニット
５２の作成を許可する。ペア媒体ネットワークは直列す
る中継器ユニット５２の４つまでを組入れることができ
、かつさらに、１０ベース−Ｔ標準およびＩＥＥＥ
８０２．３標準に従うことができる。中継器ユニット５
２の各々は特定された数のポートを有することができ、
単一集積回路装置上に設けられた特定の数のポートによ
って制限されはしない。付加チップを組合わせることに
よっていかなる所与の中継器ユニット５２に対しても必
要とされるできるだけ多くのポートの付加を許可する。
【００９２】図３７はこの発明の代替の好ましい実施例
の概略回路図である。この代替の好ましい実施例は中継
器ユニット９０２において利用可能であるポートの数を
増加させるために複数個のＩＭＲ９００を「デイジーチ
ェイン（ｄａｉｓｙ ｃｈａｉｎｓ）」する。この構成
はＩＥＥＥ ８０２．３標準の必要とされる中継器機
能に従う。システムは好ましい実施例において与えられ
るように外部アービタ機能を与えるというよりはアービ
タ機能を各々のチップと合体させる。そのようなデイジ
ーチェインアービトレーションシステムがその上外部ア
ービタに応答することができるようにすることは可能で
ある。ＩＭＲ９００の各々はこの拡張機能の使用を許可
する４つの信号を含む。これらの４つの信号は、リンク
イン（ＬＩ）、リンクアウト（ＬＯ）、データ（ＤＡＴ
）および衝突（ＣＯＬ）を含む。図示されるようにＩＭ
Ｒ９００を接続するカスケードは制限された拡張を準備
する。ＤＡＴおよび−ＣＯＬは、「−」がＣＯＬのロー
レベルアサーション（アクティブ ロー）を示すが、
それは双方向性信号である。特定ＩＭＲ９００はそのＤ
ＡＴ回線上のプリアンブル再生および断片拡張に続くデ
ータパケットにおいて含まれるデータを出力する。衝突
を調べるＩＭＲ９００はＣＯＬをアサートし、それは衝
突を信号で知らせかつ衝突ジャムシーケンスを開始する
。リンクイン（ＬＩ）およびリンクアウト（ＬＯ）は二
重の機能を有する。リセットの間、ＬＩおよびＬＯはマ
スタＩＭＲを確立する。動作の間、ＬＩおよびＬＯは多
重ＩＭＲ９００を横切る衝突を検出するような機構を確
立する。連鎖において「最もハイ」または第１の（ＬＩ
はアサートされている）特定ＩＭＲ９００１ をリセッ
トすることはそのＬＯが否定されることを引起こす。Ｉ
ＭＲ９００はＬＯ＝ＬＩを設定し、そのＬＩがハイに拘
束されるので第１のＩＭＲ９００１ をマスタＩＭＲ９
００にする。ＩＭＲ９００１ はＩＭＲ９００２ およ
びＩＭＲ９００３ を同期するようにクロックアウト（
ＣＫＯ）を発生する。
の概略回路図である。この代替の好ましい実施例は中継
器ユニット９０２において利用可能であるポートの数を
増加させるために複数個のＩＭＲ９００を「デイジーチ
ェイン（ｄａｉｓｙ ｃｈａｉｎｓ）」する。この構成
はＩＥＥＥ ８０２．３標準の必要とされる中継器機
能に従う。システムは好ましい実施例において与えられ
るように外部アービタ機能を与えるというよりはアービ
タ機能を各々のチップと合体させる。そのようなデイジ
ーチェインアービトレーションシステムがその上外部ア
ービタに応答することができるようにすることは可能で
ある。ＩＭＲ９００の各々はこの拡張機能の使用を許可
する４つの信号を含む。これらの４つの信号は、リンク
イン（ＬＩ）、リンクアウト（ＬＯ）、データ（ＤＡＴ
）および衝突（ＣＯＬ）を含む。図示されるようにＩＭ
Ｒ９００を接続するカスケードは制限された拡張を準備
する。ＤＡＴおよび−ＣＯＬは、「−」がＣＯＬのロー
レベルアサーション（アクティブ ロー）を示すが、
それは双方向性信号である。特定ＩＭＲ９００はそのＤ
ＡＴ回線上のプリアンブル再生および断片拡張に続くデ
ータパケットにおいて含まれるデータを出力する。衝突
を調べるＩＭＲ９００はＣＯＬをアサートし、それは衝
突を信号で知らせかつ衝突ジャムシーケンスを開始する
。リンクイン（ＬＩ）およびリンクアウト（ＬＯ）は二
重の機能を有する。リセットの間、ＬＩおよびＬＯはマ
スタＩＭＲを確立する。動作の間、ＬＩおよびＬＯは多
重ＩＭＲ９００を横切る衝突を検出するような機構を確
立する。連鎖において「最もハイ」または第１の（ＬＩ
はアサートされている）特定ＩＭＲ９００１ をリセッ
トすることはそのＬＯが否定されることを引起こす。Ｉ
ＭＲ９００はＬＯ＝ＬＩを設定し、そのＬＩがハイに拘
束されるので第１のＩＭＲ９００１ をマスタＩＭＲ９
００にする。ＩＭＲ９００１ はＩＭＲ９００２ およ
びＩＭＲ９００３ を同期するようにクロックアウト（
ＣＫＯ）を発生する。
【００９３】動作の間、もしＬＩがアサートされかつす
べての入力ポートが使用されないでいるとＬＯはアサー
トされる（信号の品質エラー（ＳＱＥ）はない）。もし
特定ＩＭＲ９００の入力ポートのいずれかが何らかのＳ
ＱＥを有し（それは使用されないでいるのではない）ま
たはＬＩが否定されると、ＬＯは否定されるであろう。 ＬＩを否定された状態にしかつ信号を何らかの入力ポー
ト上に存在させるＩＭＲ９００はそれからＣＯＬをアサ
ートするであろう。特定ＩＭＲ９００に対する内部衝突
もまたＣＯＬをアサートする。この機構は、同時データ
が別個のＩＭＲ９００の入力ポート上に現われるとき中
継器ユニット９０２の正しい動作を許可する。特定ＩＭ
Ｒ９００のＬＩのアサーションおよびＬＯの否定はＤＡ
Ｔを駆動するようなバスマスターシップを有するそのＩ
ＭＲという結果に終る。
べての入力ポートが使用されないでいるとＬＯはアサー
トされる（信号の品質エラー（ＳＱＥ）はない）。もし
特定ＩＭＲ９００の入力ポートのいずれかが何らかのＳ
ＱＥを有し（それは使用されないでいるのではない）ま
たはＬＩが否定されると、ＬＯは否定されるであろう。 ＬＩを否定された状態にしかつ信号を何らかの入力ポー
ト上に存在させるＩＭＲ９００はそれからＣＯＬをアサ
ートするであろう。特定ＩＭＲ９００に対する内部衝突
もまたＣＯＬをアサートする。この機構は、同時データ
が別個のＩＭＲ９００の入力ポート上に現われるとき中
継器ユニット９０２の正しい動作を許可する。特定ＩＭ
Ｒ９００のＬＩのアサーションおよびＬＯの否定はＤＡ
Ｔを駆動するようなバスマスターシップを有するそのＩ
ＭＲという結果に終る。
【００９４】ＩＭＲ９００によって実現された代替の好
ましい実施例は中継器ユニット９００に対するポートの
数における増加を許可する。デイジーチェイン実現は中
継器ユニット９０２へ付加され得るポートの数に対する
制限を有し、それはおよそ３つのＩＭＲ９００であると
信じられている。それゆえ、ＩＭＲ５０の使用によって
提供されたものほどの拡張能力の大きさを必要としない
ネットワークに対して、ＩＭＲ９００は所望の目的に適
うであろう。リップル（Ｒｉｐｐｌｅ）遅延はＩＭＲ９
００性能を制限する。
ましい実施例は中継器ユニット９００に対するポートの
数における増加を許可する。デイジーチェイン実現は中
継器ユニット９０２へ付加され得るポートの数に対する
制限を有し、それはおよそ３つのＩＭＲ９００であると
信じられている。それゆえ、ＩＭＲ５０の使用によって
提供されたものほどの拡張能力の大きさを必要としない
ネットワークに対して、ＩＭＲ９００は所望の目的に適
うであろう。リップル（Ｒｉｐｐｌｅ）遅延はＩＭＲ９
００性能を制限する。
【００９５】結論として、この発明は効率的に、単純に
かつ経済的に、ＩＥＥＥ８０２．３標準との適合を持続
する一方で個別回路から態様を決められた中継器のポー
トの数が増加させられることを許可する。上記はこの発
明の好ましい実施例の完全な説明であるが、これらの好
ましい実施例に対する様々な代替、変更および均等物は
可能である。たとえば、リレー（中継器）を実現するモ
ノリシック回路からなる中継器は同じ拡張システムと相
互接続された中継器回路を伴って、ＭＡＵから個々に機
能する。それは、ＭＡＤがリレーおよびＭＡＵを単一チ
ップに統合させることなくリレー機能から分離するであ
ろうということである。また、選択されたポートの中の
他の予め定められた活動は多重ＩＭＲを横切って均等に
実現され得る。それゆえ、上記の説明はこの発明の範囲
を制限しない。付加された請求項はこの発明のこの範囲
を規定しかつ境界を明らかにする。
かつ経済的に、ＩＥＥＥ８０２．３標準との適合を持続
する一方で個別回路から態様を決められた中継器のポー
トの数が増加させられることを許可する。上記はこの発
明の好ましい実施例の完全な説明であるが、これらの好
ましい実施例に対する様々な代替、変更および均等物は
可能である。たとえば、リレー（中継器）を実現するモ
ノリシック回路からなる中継器は同じ拡張システムと相
互接続された中継器回路を伴って、ＭＡＵから個々に機
能する。それは、ＭＡＤがリレーおよびＭＡＵを単一チ
ップに統合させることなくリレー機能から分離するであ
ろうということである。また、選択されたポートの中の
他の予め定められた活動は多重ＩＭＲを横切って均等に
実現され得る。それゆえ、上記の説明はこの発明の範囲
を制限しない。付加された請求項はこの発明のこの範囲
を規定しかつ境界を明らかにする。
【図１】この発明を実施する集積回路（ＩＣ）装置１０
の１つの可能なピン構成を示す。
の１つの可能なピン構成を示す。
【図２】この発明の好ましい実施例に従う統合されたマ
ルチポート中継器（ＩＭＲ）５０のブロック図である。
ルチポート中継器（ＩＭＲ）５０のブロック図である。
【図３】単一ＩＭＲ５０を形成するようにともに結合さ
れた３つのＩＭＲ５０ｉ ユニットのブロック図である
。
れた３つのＩＭＲ５０ｉ ユニットのブロック図である
。
【図４】ＩＣ装置１０が統合されたマルチポート中継器
（ＩＭＲ）として機能することを許可する外部構成要素
の構成を示す概略ブロック図である。
（ＩＭＲ）として機能することを許可する外部構成要素
の構成を示す概略ブロック図である。
【図５】５つの拡張信号の識別された組合わせに応答し
て図３の特定ＩＭＲ５０の状態を要約する表である。
て図３の特定ＩＭＲ５０の状態を要約する表である。
【図６】中継器ユニット５２に対する好ましい状態機械
処理を図で示す省略されたフロー図である。
処理を図で示す省略されたフロー図である。
【図７】図８、図９および図１０が一体であることを示
す図である。
す図である。
【図８】ＩＭＲ５０における機能ブロックの概略図であ
る。
る。
【図９】ＩＭＲ５０における機能ブロックの概略図であ
る。
る。
【図１０】ＩＭＲ５０における機能ブロックの概略図で
ある。
ある。
【図１１】この発明の好ましい実施例に従うＥＸＰＰＯ
ＲＴ３０２の概略ブロック図である。
ＲＴ３０２の概略ブロック図である。
【図１２】ＤＡＴＰＡＤＢＦ３３０の回路図である。
【図１３】ＪＡＭＰＡＤＢＦ３３２の回路図である。
【図１４】ＣＯＬＰＡＤＢＦ３３４の概略回路図である
。
。
【図１５】ＡＣＫＰＡＤＢＦ３３６の概略回路図である
。
。
【図１６】ＲＥＱＰＡＤＢＦ３３８の概略回路図である
。
。
【図１７】図１８、図１９、図２０、および図２１が一
体であることを示す図である。
体であることを示す図である。
【図１８】図８、図９および図１０のＳＴＡＴＵＳ３０
４の概略ブロック図である。
４の概略ブロック図である。
【図１９】図８、図９および図１０のＳＴＡＴＵＳ３０
４の概略ブロック図である。
４の概略ブロック図である。
【図２０】図８、図９および図１０のＳＴＡＴＵＳ３０
４の概略ブロック図である。
４の概略ブロック図である。
【図２１】図８、図９および図１０のＳＴＡＴＵＳ３０
４の概略ブロック図である。
４の概略ブロック図である。
【図２２】図２３および図２４が一体であることを示す
図である。
図である。
【図２３】ＡＵＩＳＴＡＴ５０２の概略ブロック図であ
る。
る。
【図２４】ＡＵＩＳＴＡＴ５０２の概略ブロック図であ
る。
る。
【図２５】図２６および図２７が一体であることを示す
図である。
図である。
【図２６】図１８、図１９、図２０および図２１のＭＡ
ＵＳＴＡＴ５００の概略ブロック図である。
ＵＳＴＡＴ５００の概略ブロック図である。
【図２７】図１８、図１９、図２０および図２１のＭＡ
ＵＳＴＡＴ５００の概略ブロック図である。
ＵＳＴＡＴ５００の概略ブロック図である。
【図２８】図２９、図３０および図３１が一体であるこ
とを示す図である。
とを示す図である。
【図２９】図２３および図２４のＡＵＩＣＳＤＥＴ５１
０の回路図である。
０の回路図である。
【図３０】図２３および図２４のＡＵＩＣＳＤＥＴ５１
０の回路図である。
０の回路図である。
【図３１】図２３および図２４のＡＵＩＣＳＤＥＴ５１
０の回路図である。
０の回路図である。
【図３２】図３３、図３４、図３５および図３６が一体
であることを示す図である。
であることを示す図である。
【図３３】図８、図９および図１０ないし図３３、図３
４、図３５および図３６の信号表示を使用する状態機械
の機能を概説する詳細なＩＭＲＳＭ５００フロー図であ
る。
４、図３５および図３６の信号表示を使用する状態機械
の機能を概説する詳細なＩＭＲＳＭ５００フロー図であ
る。
【図３４】図８、図９および図１０ないし図３３、図３
４、図３５および図３６の信号表示を使用する状態機械
の機能を概説する詳細なＩＭＲＳＭ５００フロー図であ
る。
４、図３５および図３６の信号表示を使用する状態機械
の機能を概説する詳細なＩＭＲＳＭ５００フロー図であ
る。
【図３５】図８、図９および図１０ないし図３３、図３
４、図３５および図３６の信号表示を使用する状態機械
の機能を概説する詳細なＩＭＲＳＭ５００フロー図であ
る。
４、図３５および図３６の信号表示を使用する状態機械
の機能を概説する詳細なＩＭＲＳＭ５００フロー図であ
る。
【図３６】図８、図９および図１０ないし図３３、図３
４、図３５および図３６の信号表示を使用する状態機械
の機能を概説する詳細なＩＭＲＳＭ５００フロー図であ
る。
４、図３５および図３６の信号表示を使用する状態機械
の機能を概説する詳細なＩＭＲＳＭ５００フロー図であ
る。
【図３７】この発明の代替の好ましい実施例の概略回路
図である。
図である。
【図３８】ＩＭＲＳＭ３００および図８、図９ならびに
図１０の他の機能ブロックとのその相互作用の概略およ
びブロック図であり、特に、ＩＭＲＳＭ３００が他の機
能ユニットから受信する信号および接続を示す機能ブロ
ック図である。
図１０の他の機能ブロックとのその相互作用の概略およ
びブロック図であり、特に、ＩＭＲＳＭ３００が他の機
能ユニットから受信する信号および接続を示す機能ブロ
ック図である。
【図３９】ＩＭＲＳＭ３００および図８、図９ならびに
図１０の他の機能ブロックとのその相互作用の概略およ
びブロック図であり、転送状態機械（ＸＦＲＳＭ）９５
０、転送制御（ＸＦＲＣＴＬ）９５２、および転送カウ
ンタ（ＸＦＲＣＮＴ）９５４を含む。
図１０の他の機能ブロックとのその相互作用の概略およ
びブロック図であり、転送状態機械（ＸＦＲＳＭ）９５
０、転送制御（ＸＦＲＣＴＬ）９５２、および転送カウ
ンタ（ＸＦＲＣＮＴ）９５４を含む。
【図４０】ＩＭＲＳＭ３００および図８、図９ならびに
図１０の他の機能ブロックとのその相互作用の概略およ
びブロック図であり、図３９のＸＦＲＳＭ９５０の概略
図である。
図１０の他の機能ブロックとのその相互作用の概略およ
びブロック図であり、図３９のＸＦＲＳＭ９５０の概略
図である。
【図４１】ＩＭＲＳＭ３００および図８、図９ならびに
図１０の他の機能ブロックとのその相互作用の概略およ
びブロック図であり、図４２および図４３が一体である
ことを示す図である。
図１０の他の機能ブロックとのその相互作用の概略およ
びブロック図であり、図４２および図４３が一体である
ことを示す図である。
【図４２】ＩＭＲＳＭ３００および図８、図９ならびに
図１０の他の機能ブロックとのその相互作用の概略およ
びブロック図であり、図３９のＸＦＲＳＭ９５０の概略
図である。
図１０の他の機能ブロックとのその相互作用の概略およ
びブロック図であり、図３９のＸＦＲＳＭ９５０の概略
図である。
【図４３】ＩＭＲＳＭ３００および図８、図９ならびに
図１０の他の機能ブロックとのその相互作用の概略およ
びブロック図であり、図３９のＸＦＲＳＭ９５０の概略
図である。
図１０の他の機能ブロックとのその相互作用の概略およ
びブロック図であり、図３９のＸＦＲＳＭ９５０の概略
図である。
【図４４】ＩＭＲＳＭ３００および図８、図９ならびに
図１０の他の機能ブロックとのその相互作用の概略およ
びブロック図であり、ＸＦＲＣＴＬ９５２の概略図であ
る。
図１０の他の機能ブロックとのその相互作用の概略およ
びブロック図であり、ＸＦＲＣＴＬ９５２の概略図であ
る。
【図４５】ＩＭＲＳＭ３００および図８、図９ならびに
図１０の他の機能ブロックとのその相互作用の概略およ
びブロック図であり、ＸＦＲＣＮＴ９５４の動作を示す
ブロック図である。
図１０の他の機能ブロックとのその相互作用の概略およ
びブロック図であり、ＸＦＲＣＮＴ９５４の動作を示す
ブロック図である。
【図４６】ＴＣＬＫ、ＴＰＨ１およびＴＰＨ２の間の関
係を示す。
係を示す。
５０ 統合されたマルチポート中継器（ＩＭＲ）５２
中継器ユニット ６０ ＡＵＩポート ６４ デコーダ ７２ クロック発生器 ７４ ＦＩＦＯバッファ ８０ マルチプレクサ ８６ マルチプレクサ ９０ エンコーダ １００ 拡張ポート １０２ 制御回路 １０４ タイマ回路 １０６ 管理ポート １１２ アービタ機能 １１４ 単一水晶発振器 １２０ ドライバ
中継器ユニット ６０ ＡＵＩポート ６４ デコーダ ７２ クロック発生器 ７４ ＦＩＦＯバッファ ８０ マルチプレクサ ８６ マルチプレクサ ９０ エンコーダ １００ 拡張ポート １０２ 制御回路 １０４ タイマ回路 １０６ 管理ポート １１２ アービタ機能 １１４ 単一水晶発振器 １２０ ドライバ
Claims (15)
- 【請求項１】 中継器であって、複数個の中継器回路
を含み、中継器回路の各々は１つのポートでデータを受
信しかつ多数の他のポートから前記データを伝送するた
めの複数個のポートを有し、前記複数個の中継器回路に
結合され、他の中継器回路の前記多数の他のポートから
前記データを伝送するために前記データを１つの中継器
回路から他の中継器回路へリレーするための手段と、複
数個の中継器回路の各々に結合され、前記複数個の中継
器回路の前記複数個のポートの中で予め定められた活動
を識別するための手段と、前記識別する手段に結合され
、前記複数個の中継器回路に対して前記予め定められた
活動の処理を調整するための手段とを含む、中継器。 - 【請求項２】 前記予め定められた活動が衝突を含む
、請求項１に記載の中継器。 - 【請求項３】 中継器回路の各々がその前記複数個の
ポートの中で前記予め定められた活動を処理するための
手段を含む、請求項１に記載の中継器。 - 【請求項４】 識別されるべき前記予め定められた活
動を含む前記複数個のポートが前記複数個ポートのすべ
てを含む、請求項１に記載の中継器。 - 【請求項５】 中継器回路の各々がその前記複数個の
ポートの中で前記衝突を処理するための手段を含む、請
求項２に記載の中継器。 - 【請求項６】 前記各々の処理手段に結合され、中継
器に単一ユニットとして前記予め定められた活動を処理
させるように前記複数個の中継器回路の中で前記予め定
められた活動処理を分布するための手段をさらに含む、
請求項３に記載の中継器。 - 【請求項７】 前記各々の処理手段に結合され、単一
ユニットとして中継器に前記衝突を処理させるように前
記複数個の中継器回路の中で前記衝突処理を分布するた
めの手段をさらに含む、請求項５に記載の中継器。 - 【請求項８】 中継器であって、データの受信および
伝送のための予め定められた数のポートを各々が有する
第１および第２の中継器回路を含み、前記中継器回路の
各々は１つのポートでデータを受信し、多数の他のポー
トから前記データを繰り返すためにステップのシーケン
スを実現し、かつ衝突を処理するための手段を有し、前
記第１および第２の中継器回路に結合され、特定中継器
回路のポートで受信された特定データを別の中継器回路
へリレーするための拡張ポートを含み、前記拡張ポート
は衝突が前記第１および第２の中継器回路の前記予め定
められた数のポートの中で検出されていないとき前記特
定中継器回路が前記特定データを前記別の中継器回路へ
と通過させることを許可するプロトコルを含み、前記プ
ロトコルは単一中継器回路が前記単一中継器回路の衝突
状態に関する情報を他の中継器回路へと通過させること
を許可しかつ前記プロトコルは前記第１および第２の中
継器回路のポートの間の衝突を識別し、前記拡張バスに
結合され、前記第１および第２の中継器回路が単一中継
器として機能することを許可する前記プロトコルを実現
するためのアービタ機能とを含む、中継器。 - 【請求項９】 中継器であって、各々がデータの受信
および伝送のための予め定められた数のポートを有しか
つ１組の予め定められた中継器機能を支持する状態機械
機能を含む複数個の中継器回路と、前記複数個の中継器
回路に結合され、前記予め定められた数の中継器機の組
を実現する単一中継器として前記複数個の中継器回路の
前記組合わせを動作するような前記複数個の中継器回路
の組合わせのための前記予め定められた組の中継器機能
を実現するように予め定められた中継器機能の各々の中
継器の組の実現を調整するための手段とを含む。中継器
。 - 【請求項１０】 前記複数個の中継器回路が３つ以上
の中継器回路を含む、請求項９に記載の中継器。 - 【請求項１１】 前記複数個の中継器回路のすべてが
調整される、請求項９に記載の中継器。 - 【請求項１２】 中継器であって、複数個の中継器回
路を含み、各々はデータの受信および伝送のための予め
定められた数のポートを有しかつそのポートの中での衝
突の処理を含む１組の予め定められた中継器機能を実現
するための状態機械を含み、前記中継器回路の各々は、
そのポートの１つがデータグループを受信したとき出力
信号をアサートするための手段と、もし前記中継器回路
が前記出力信号をアサートしているとすれば、第１の入
力信号のアサーションに応答して第１の双方向性チャネ
ルに対して前記データグループを与え、さもなければ前
記中継器回路は前記第１の入力信号のアサーションに応
答して前記第１の双方向性チャネル上に設けられたその
ポートデータから伝送するための手段と、第１の衝突型
または第２の衝突型を検出しかつ適切な衝突処理シーケ
ンスを開始するための手段とを含み、前記中継器回路は
前記出力信号および前記第１の入力信号の同時アサーシ
ョンに応答して第２の双方向性チャネル上に信号をアサ
ートし、前記中継器回路はもし前記衝突が前記第１の衝
突型であれば信号を前記第１の双方向性回線上にアサー
トしかつもし前記衝突が前記第２の衝突型であれば前記
信号を前記第１の双方向性回線上に規定し、衝突処理を
開始するように前記第２の双方向性チャネル上の前記第
１の入力信号のアサーションおよび前記信号の同時アサ
ーションに応答するための手段を含み、前記衝突処理は
もし前記第１の双方向性チャネル上の前記信号がアサー
トされると前記第１の型に対してのものであり、さもな
ければもし前記第１の双方向性チャネル上の前記信号が
否定されると第２の衝突型処理を開始し、第２の入力信
号のアサーション時の衝突処理を開始するための手段と
を含み、前記複数個の中継器回路に結合され、もし１つ
の出力信号のみがアサートされるとすべての中継器回路
に対して前記第１の入力信号をアサートし、さもなけれ
ば前記アービタ機能が前記第２の入力信号をアサートす
るためのアービタ機能と、中継器回路の各々の前記出力
信号を前記アービタ機能に対して与え、前記アービタ機
能からの前記第１の入力信号を並列に前記中継器回路の
すべてに対して与え、前記アービタ機能からの前記第２
の入力信号を並列に前記中継器回路のすべてに対して与
える拡張バスとを含み、前記拡張バスは前記複数個の中
継器回路の前記第１の双方向性チャネルをお互いに並列
に相互結合しかつ前記複数個の中継器回路の前記第２の
双方向性チャネルをお互いに並列に相互結合する、中継
器。 - 【請求項１３】 拡張能力を伴う制限されたポートの
数を有する中継器回路を製造する方法であって、前に確
立された数のポートを有するディスクリートなチップに
おける中継器回路を設けるステップと、衝突情報を別の
中継器回路と交換するための中継器回路拡張バスを設け
るステップとを含む方法。 - 【請求項１４】 中継器を製造する方法であって、各
々が衝突情報を交換するために予め定められた数のポー
トおよび拡張バスを有する複数個のディスクリートな中
継器チップを与えるステップと、前記複数個の中継器チ
ップが単一中継器として機能することを許可する前記複
数個の中継器チップの中で衝突情報およびデータを交換
するためにプロトコルを実現するように前記複数個の中
継器チップを前記拡張バスとともに結合するステップと
を含む方法。 - 【請求項１５】 前記プロトコルがデイジーチェイン
プロトコルを含む、請求項１４に記載の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/556,046 US5265123A (en) | 1990-02-15 | 1990-07-20 | Expandable repeater |
| US556046 | 1990-07-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04270529A true JPH04270529A (ja) | 1992-09-25 |
| JP2745255B2 JP2745255B2 (ja) | 1998-04-28 |
Family
ID=24219676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3179572A Expired - Lifetime JP2745255B2 (ja) | 1990-07-20 | 1991-07-19 | 中継器およびその製造方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (2) | US5265123A (ja) |
| EP (1) | EP0467583B1 (ja) |
| JP (1) | JP2745255B2 (ja) |
| AT (1) | ATE133018T1 (ja) |
| DE (1) | DE69116249T2 (ja) |
| DK (1) | DK0467583T3 (ja) |
| ES (1) | ES2083527T3 (ja) |
| GR (1) | GR3019273T3 (ja) |
Families Citing this family (55)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5265123A (en) * | 1990-02-15 | 1993-11-23 | Advanced Micro Devices, Inc. | Expandable repeater |
| US5455700A (en) * | 1992-04-30 | 1995-10-03 | Fisher Controls International, Inc. | Regenerative communication channel extender |
| US5517520A (en) * | 1994-07-15 | 1996-05-14 | Winbond Electronics Corp. | Expandable repeater |
| US5615340A (en) * | 1994-07-21 | 1997-03-25 | Allied Telesyn Int'l Corp. | Network interfacing apparatus and method using repeater and cascade interface with scrambling |
| CA2157846A1 (en) * | 1994-09-09 | 1996-03-10 | Ashraf Mansur Dahod | Reconfigurable switch matrix for local area network |
| US5568476A (en) * | 1994-10-26 | 1996-10-22 | 3Com Corporation | Method and apparatus for avoiding packet loss on a CSMA/CD-type local area network using receive-sense-based jam signal |
| US5764895A (en) * | 1995-01-11 | 1998-06-09 | Sony Corporation | Method and apparatus for directing data packets in a local area network device having a plurality of ports interconnected by a high-speed communication bus |
| US6256313B1 (en) | 1995-01-11 | 2001-07-03 | Sony Corporation | Triplet architecture in a multi-port bridge for a local area network |
| US5884040A (en) * | 1995-01-11 | 1999-03-16 | Sony Corporation | Per-packet jamming in a multi-port bridge for a local area network |
| US5857075A (en) * | 1995-01-11 | 1999-01-05 | Sony Corporation | Method and integrated circuit for high-bandwidth network server interfacing to a local area network |
| US5940597A (en) * | 1995-01-11 | 1999-08-17 | Sony Corporation | Method and apparatus for periodically updating entries in a content addressable memory |
| US5717714A (en) * | 1995-01-30 | 1998-02-10 | Level One Communications, Inc. | Inter-repeater backplane with mixed signal state machine interconnect |
| US5777996A (en) * | 1995-01-30 | 1998-07-07 | Level One Communications, Inc. | Inter-repeater backplane for allowing hot-swapping of individual repeater circuits |
| US5629685A (en) * | 1995-02-23 | 1997-05-13 | International Business Machines Corporation | Segmentable addressable modular communication network hubs |
| US5680113A (en) * | 1995-02-24 | 1997-10-21 | International Business Machines Corporation | Dynamic address assignments to serially connected devices |
| US5581559A (en) * | 1995-03-17 | 1996-12-03 | Advanced Micro Devices, Inc. | Inverse packet disrupt for secure networks |
| WO1996029803A1 (en) * | 1995-03-20 | 1996-09-26 | Advanced Micro Devices, Inc. | Asynchronous expansion bus for a communication network |
| US6292161B1 (en) | 1995-05-09 | 2001-09-18 | Level One Communications, Inc. | Multiple display blink scheme for integrated circuit with application sense |
| US5640393A (en) * | 1995-06-02 | 1997-06-17 | Advanced Micro Devices, Inc. | Multiple address security architecture |
| US5754540A (en) * | 1995-07-18 | 1998-05-19 | Macronix International Co., Ltd. | Expandable integrated circuit multiport repeater controller with multiple media independent interfaces and mixed media connections |
| US5764638A (en) * | 1995-09-14 | 1998-06-09 | Level One Communications, Inc. | Method and apparatus for filtering and forwarding messages in a computer network using a last source address |
| US5742603A (en) * | 1995-09-14 | 1998-04-21 | Level One Communications, Inc. | Method and apparatus for integrating repeater management, media access control, and bridging functions |
| US5854909A (en) * | 1995-09-29 | 1998-12-29 | Intel Corporation | Test and control access architecture for an integrated circuit |
| US5960034A (en) * | 1995-12-01 | 1999-09-28 | Advanced Micro Devices, Inc. | Expandable repeater with built-in tree structure arbitration logic |
| US5805596A (en) * | 1995-12-21 | 1998-09-08 | 3 Com Corporation | Method for in-band communication of management information in a backplane architecture of a stackable ethernet repeater |
| US5963719A (en) * | 1996-01-22 | 1999-10-05 | Cabletron Systems, Inc. | Two-pin distributed ethernet bus architecture |
| US6687487B1 (en) * | 1996-02-07 | 2004-02-03 | Lutron Electronics, Co., Inc. | Repeater for transmission system for controlling and determining the status of electrical devices from remote locations |
| US5940399A (en) * | 1996-06-20 | 1999-08-17 | Mrv Communications, Inc. | Methods of collision control in CSMA local area network |
| GB9615421D0 (en) * | 1996-07-23 | 1996-09-04 | 3Com Ireland | Multisegment repeater |
| US6023476A (en) * | 1997-01-31 | 2000-02-08 | Advanced Micro Devices, Inc. | Signal delays in a logical repeater set |
| US6118809A (en) * | 1997-01-31 | 2000-09-12 | Advanced Micro Devices | Repeater delay balancing |
| US6041061A (en) * | 1997-01-31 | 2000-03-21 | Macronix International Co., Ltd. | Internal arbiter for a repeater in a computer network |
| US6295281B1 (en) * | 1997-05-16 | 2001-09-25 | 3Com Corporation | Symmetric flow control for ethernet full duplex buffered repeater |
| US5949818A (en) * | 1997-08-27 | 1999-09-07 | Winbond Electronics Corp. | Expandable ethernet network repeater unit |
| US6134240A (en) * | 1997-09-10 | 2000-10-17 | Voloshin; Moshe | Chip address allocation through a serial data ring on a stackable repeater |
| US6744728B1 (en) | 1997-09-17 | 2004-06-01 | Sony Corporation & Sony Electronics, Inc. | Data pipeline timing optimization technique in a multi-port bridge for a local area network |
| US6157951A (en) * | 1997-09-17 | 2000-12-05 | Sony Corporation | Dual priority chains for data-communication ports in a multi-port bridge for a local area network |
| US6301256B1 (en) | 1997-09-17 | 2001-10-09 | Sony Corporation | Selection technique for preventing a source port from becoming a destination port in a multi-port bridge for a local area network |
| US6617879B1 (en) | 1997-09-17 | 2003-09-09 | Sony Corporation | Transparently partitioned communication bus for multi-port bridge for a local area network |
| US6363067B1 (en) | 1997-09-17 | 2002-03-26 | Sony Corporation | Staged partitioned communication bus for a multi-port bridge for a local area network |
| US6308218B1 (en) | 1997-09-17 | 2001-10-23 | Sony Corporation | Address look-up mechanism in a multi-port bridge for a local area network |
| US6442168B1 (en) | 1997-09-17 | 2002-08-27 | Sony Corporation | High speed bus structure in a multi-port bridge for a local area network |
| US6243411B1 (en) | 1997-10-08 | 2001-06-05 | Winbond Electronics Corp. | Infinitely expandable Ethernet network repeater unit |
| US6055267A (en) * | 1997-10-17 | 2000-04-25 | Winbond Electronics Corp. | Expandable ethernet network repeater unit |
| JP3548434B2 (ja) | 1998-09-14 | 2004-07-28 | 日本板硝子株式会社 | ガラスパネル |
| US6114840A (en) * | 1998-09-17 | 2000-09-05 | Integrated Device Technology, Inc. | Signal transfer devices having self-timed booster circuits therein |
| US6785272B1 (en) | 1999-06-24 | 2004-08-31 | Allied Telesyn, Inc. | Intelligent stacked switching system |
| US6877055B2 (en) | 2001-03-19 | 2005-04-05 | Sun Microsystems, Inc. | Method and apparatus for efficiently broadcasting transactions between a first address repeater and a second address repeater |
| US6889343B2 (en) | 2001-03-19 | 2005-05-03 | Sun Microsystems, Inc. | Method and apparatus for verifying consistency between a first address repeater and a second address repeater |
| US20020133652A1 (en) * | 2001-03-19 | 2002-09-19 | Tai Quan | Apparatus for avoiding starvation in hierarchical computer systems that prioritize transactions |
| US6826643B2 (en) | 2001-03-19 | 2004-11-30 | Sun Microsystems, Inc. | Method of synchronizing arbiters within a hierarchical computer system |
| US6735654B2 (en) * | 2001-03-19 | 2004-05-11 | Sun Microsystems, Inc. | Method and apparatus for efficiently broadcasting transactions between an address repeater and a client |
| US20020188790A1 (en) * | 2001-04-11 | 2002-12-12 | Kyuho Park | Apparatus for converting 8-line/4-line ethernet into 2-line ethernet |
| CN1677959A (zh) * | 2004-03-31 | 2005-10-05 | 松下电器产业株式会社 | 中继装置以及通信系统 |
| US7076388B2 (en) * | 2004-05-05 | 2006-07-11 | Agilent Technologies, Inc. | Methods and apparatus for handling test number collisions |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4161786A (en) * | 1978-02-27 | 1979-07-17 | The Mitre Corporation | Digital bus communications system |
| US4451827A (en) * | 1981-09-22 | 1984-05-29 | The Johns Hopkins University | Local area communication network |
| US4413258A (en) * | 1981-12-14 | 1983-11-01 | Burroughs Corporation | Interconnection for local area contention networks |
| US4712210A (en) * | 1984-09-07 | 1987-12-08 | Lee Data Corporation | Signal conversion circuit for interconnecting coaxial cable and a twisted pair |
| US4701756A (en) * | 1985-09-10 | 1987-10-20 | Burr William E | Fault-tolerant hierarchical network |
| US4825435A (en) * | 1985-11-08 | 1989-04-25 | Digital Equipment Corp. | Multiport repeater |
| CA1322390C (en) * | 1987-09-22 | 1993-09-21 | Nec Corporation | Star topology local area network |
| US5265123A (en) * | 1990-02-15 | 1993-11-23 | Advanced Micro Devices, Inc. | Expandable repeater |
-
1990
- 1990-07-20 US US07/556,046 patent/US5265123A/en not_active Expired - Lifetime
-
1991
- 1991-07-10 EP EP91306261A patent/EP0467583B1/en not_active Expired - Lifetime
- 1991-07-10 DE DE69116249T patent/DE69116249T2/de not_active Expired - Lifetime
- 1991-07-10 AT AT91306261T patent/ATE133018T1/de not_active IP Right Cessation
- 1991-07-10 ES ES91306261T patent/ES2083527T3/es not_active Expired - Lifetime
- 1991-07-10 DK DK91306261.8T patent/DK0467583T3/da active
- 1991-07-19 JP JP3179572A patent/JP2745255B2/ja not_active Expired - Lifetime
-
1993
- 1993-08-05 US US08/102,361 patent/US5430762A/en not_active Expired - Lifetime
-
1996
- 1996-03-12 GR GR960400676T patent/GR3019273T3/el unknown
Also Published As
| Publication number | Publication date |
|---|---|
| DE69116249D1 (de) | 1996-02-22 |
| US5265123A (en) | 1993-11-23 |
| ES2083527T3 (es) | 1996-04-16 |
| JP2745255B2 (ja) | 1998-04-28 |
| GR3019273T3 (en) | 1996-06-30 |
| EP0467583B1 (en) | 1996-01-10 |
| EP0467583A1 (en) | 1992-01-22 |
| ATE133018T1 (de) | 1996-01-15 |
| DK0467583T3 (da) | 1996-04-29 |
| DE69116249T2 (de) | 1996-10-17 |
| US5430762A (en) | 1995-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04270529A (ja) | 中継器およびその製造方法 | |
| US5784648A (en) | Token style arbitration on a serial bus by passing an unrequested bus grand signal and returning the token by a token refusal signal | |
| US5422880A (en) | Broadband switching fabric in a communication controller | |
| US6157972A (en) | Apparatus and method for processing packetized information over a serial bus | |
| EP0046203B1 (en) | Multiprocessor arrangement with a common bus | |
| US5740174A (en) | Method and apparatus for performing collision detection and arbitration within an expansion bus having multiple transmission repeater units | |
| US4785396A (en) | Push-pull serial bus coupled to a plurality of devices each having collision detection circuit and arbitration circuit | |
| JPH055711Y2 (ja) | ||
| US7925803B2 (en) | Method and systems for mesochronous communications in multiple clock domains and corresponding computer program product | |
| US4944038A (en) | Method and apparatus for utilization of dual latency stations for performance improvement of token ring networks | |
| US5265124A (en) | Integrated multi-port repeater having shared resources | |
| US6260092B1 (en) | Point to point or ring connectable bus bridge and an interface with method for enhancing link performance in a point to point connectable bus bridge system using the fiber channel | |
| JPH073981B2 (ja) | Ｓｃｉ，ｓｐｉ及びバツフア−ドｓｐｉ操作モ−ド用のシリアルデ−タバス | |
| EP0616449B1 (en) | Port activity monitor for an integrated multiport repeater | |
| US5502817A (en) | Ultra high speed data collection, processing and distribution ring with parallel data paths between nodes | |
| Skov | Implementation of physical and media access protocols for high-speed networks | |
| US5517520A (en) | Expandable repeater | |
| EP3920037A1 (en) | Source synchronous interface with selectable delay on source and delay on destination control | |
| US20090172216A1 (en) | Method and apparatus for transmitting data in a flexray node | |
| US5557633A (en) | Integrated multi-port repeater having shared resources | |
| US6023476A (en) | Signal delays in a logical repeater set | |
| GB2322265A (en) | Nibble packetiser architecture | |
| US5822325A (en) | Integrated twisted pair filter with a secure RIC function | |
| US5903616A (en) | Synchronous clock multiplexer | |
| US5949818A (en) | Expandable ethernet network repeater unit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980106 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080213 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090213 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090213 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100213 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110213 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110213 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120213 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120213 Year of fee payment: 14 |