JPH0426904Y2 - - Google Patents

Info

Publication number
JPH0426904Y2
JPH0426904Y2 JP1986024917U JP2491786U JPH0426904Y2 JP H0426904 Y2 JPH0426904 Y2 JP H0426904Y2 JP 1986024917 U JP1986024917 U JP 1986024917U JP 2491786 U JP2491786 U JP 2491786U JP H0426904 Y2 JPH0426904 Y2 JP H0426904Y2
Authority
JP
Japan
Prior art keywords
signal
input
circuit
terminal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1986024917U
Other languages
Japanese (ja)
Other versions
JPS62138232U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1986024917U priority Critical patent/JPH0426904Y2/ja
Publication of JPS62138232U publication Critical patent/JPS62138232U/ja
Application granted granted Critical
Publication of JPH0426904Y2 publication Critical patent/JPH0426904Y2/ja
Expired legal-status Critical Current

Links

Description

【考案の詳細な説明】 (イ) 産業上の利用分野 本考案は、デジタル信号を取扱うインターフエ
ース回路の分野で利用される。
[Detailed description of the invention] (a) Industrial application field The present invention is used in the field of interface circuits that handle digital signals.

本考案は、並列かつ双方向伝送可能なインター
フエース回路に関する。
The present invention relates to an interface circuit capable of parallel and bidirectional transmission.

(ロ) 従来技術 直列、双方向伝送方式としてRS−232Cのイン
ターフエース回路が知られている。また、並列、
単方向伝送方式としてセントロニクス規格のもの
が、例えばプリンタ用に使われている。
(b) Prior Art An RS-232C interface circuit is known as a serial, bidirectional transmission system. Also, in parallel,
As a unidirectional transmission method, the Centronics standard is used for printers, for example.

(ハ) 考案が解決しようとする問題点 RS−232Cのものは、直列伝送方式のためデー
タ転送速度が遅く、またボーレートの複雑な設定
が必要である。
(c) Problems to be solved by the invention RS-232C has a slow data transfer rate because it is a serial transmission method, and requires complicated settings for the baud rate.

次に、セントロニクスのものは、単方向である
ため用途が制限されている。また、この規格によ
る並列伝送方式では、信号線数を減少させるため
に双方向バツフアを使用することが多い。その
際、方向切換の時間にずれが生じ、信号衝突によ
るノイズ電圧が生じ易く、厳密なタイミング設計
を行なわない限り、誤動作が生じ易い。さらに、
中継用バツフアや信号終端の設計も難しく、ソフ
トウエア上の負担が大きい。
Second, Centronics's use is limited because it is unidirectional. Furthermore, in parallel transmission systems based on this standard, bidirectional buffers are often used to reduce the number of signal lines. In this case, a time difference occurs in direction switching, noise voltage is likely to occur due to signal collision, and unless strict timing design is performed, malfunctions are likely to occur. moreover,
Designing relay buffers and signal terminations is also difficult, placing a heavy burden on software.

本考案の目的は、転送速度が速く、無調整で接
続容易な並列伝送方式を採用し、また双方向伝送
方式もとり入れ、全てのデータ信号線を入力また
は出力の単方向動作として安定な動作が期待でき
従つて回路設計ないしソフトウエア設計も容易に
なるようにした、インターフエース回路を提供す
ることである。
The purpose of this invention is to adopt a parallel transmission method that has a high transfer rate and is easy to connect without adjustment, and also incorporates a bidirectional transmission method to ensure stable operation with all data signal lines operating in one direction, either input or output. It is an object of the present invention to provide an interface circuit that can be expected and therefore facilitates circuit design and software design.

(ニ) 問題点を解決するための手段 前記した目的は、複数のデータ信号と、転送制
御用の、ストローブ信号、ビジー信号、及び拡張
信号からなる出力回路と、前記と同一構成の信号
からなる入力回路とで構成し、かつ、出力回路の
信号端子と入力回路の信号端子とをコネクタ部端
面の中心をもとにして完全対称に配列することに
より、達成される。
(d) Means for solving the problem The above purpose is to provide an output circuit consisting of a plurality of data signals, a strobe signal, a busy signal, and an extension signal for transfer control, and a signal having the same configuration as above. This is achieved by arranging the signal terminals of the output circuit and the signal terminals of the input circuit completely symmetrically with respect to the center of the end face of the connector portion.

(ホ) 作用 RE−232Cでは、コネクタの信号配列がコンピ
ユータないし端末側とモデム側とで異なるため
に、相手機器の種類によつて信号配列を切換える
スイツチの設定が必要なことがある。また、同じ
信号配列の機器同士を接続する場合は、ケーブル
で信号の並び換えが必要であり、ユーザを困惑さ
せている。そこで、送信側と受信側の各信号を完
全対称配列とし、機器側の信号配列は、コンピユ
ータ、周辺機器の区別なく同一であり、接続ケー
ブルは常に両端のコネクタを逆配列で接続する。
そのため、信号出力端子と信号入力端子との対応
が明解となる。
(e) Effect With the RE-232C, the signal arrangement of the connector differs between the computer or terminal side and the modem side, so it may be necessary to set a switch to change the signal arrangement depending on the type of connected device. Furthermore, when connecting devices with the same signal arrangement, it is necessary to rearrange the signals using cables, which confuses users. Therefore, each signal on the transmitting side and the receiving side is arranged completely symmetrically, the signal arrangement on the equipment side is the same regardless of whether it is a computer or a peripheral device, and the connectors at both ends of the connecting cable are always connected in reverse arrangement.
Therefore, the correspondence between the signal output terminal and the signal input terminal becomes clear.

(ヘ) 実施例 本考案の好適な実施例は、図面に基づいて説明
される。
(F) Embodiments A preferred embodiment of the present invention will be explained based on the drawings.

第1図は、その1実施例を示したコネクタの概
略端面図とその端子配列明細図である。 この図
示例は、36ピンの標準コネクタで、
AMPHENOL・DDK製プラグとジヤツクに適用
したものである。図示の通り、8ビツトのデータ
入出力信号間の端子配列は、コネクタの中心Cを
もとにして対称となつている。
FIG. 1 is a schematic end view of a connector showing one embodiment thereof and a detailed view of its terminal arrangement. This illustrated example is a 36-pin standard connector.
This is applied to AMPHENOL/DDK plugs and jacks. As shown in the figure, the terminal arrangement between the 8-bit data input and output signals is symmetrical with respect to the center C of the connector.

第2図は、第1図の実施例によるケーブル接続
図である。B側の信号名は省略されているが、端
子ナンバを見れば、A側の出力信号に対応してB
側の入力信号が接続されていることが解る。
FIG. 2 is a cable connection diagram according to the embodiment of FIG. The B side signal name is omitted, but if you look at the terminal number, you can see that the B side output signal corresponds to the A side output signal.
You can see that the input signal on the side is connected.

第3図は別の実施例を示した50ピンのコネクタ
(プラグとジヤツク)の端子ナンバ・信号名関係
図であり、第4図はその端子間接続関係図であ
る。
FIG. 3 is a diagram showing the relationship between terminal numbers and signal names of a 50-pin connector (plug and jack) showing another embodiment, and FIG. 4 is a diagram showing the connection relationship between the terminals.

第5図は本考案によるインターフエース回路の
ハンドシエークタイミング例示図である。従来例
のセントロニクス規格のものに比べて、ACK信
号端子がないが、この端子が使われる例が少な
く、本考案によるインターフエース回路はセント
ロニクス規格の機器とも接続可能である。その
際、ケーブルの信号線配列を変更する必要があ
る。
FIG. 5 is a diagram illustrating handshake timing of the interface circuit according to the present invention. Compared to conventional Centronics standard devices, there is no ACK signal terminal, but this terminal is rarely used, and the interface circuit of the present invention can also be connected to Centronics standard devices. In that case, it is necessary to change the signal line arrangement of the cable.

また、その図示例のように、EXO/EXI信号
を有している。これは8ビツトのデータの他に1
ビツトの拡張信号を用意している。これを利用す
ると、データとコマンドとの区別が可能であり、
文字コード以外の任意のバイナリ・データを効率
よく伝送することができる。8ビツトデータのみ
では、特殊なシーケンスを用いたソフトウエアが
必要となるが、このような労作が省かれる。他の
用途に使用することも可能で、その場合、出力信
号DnOと同期させなくてもよい。
Also, as in the illustrated example, it has EXO/EXI signals. This is 1 bit in addition to 8 bit data.
Bit extension signals are available. Using this, it is possible to distinguish between data and commands,
Any binary data other than character codes can be efficiently transmitted. 8-bit data alone would require software using special sequences, but this effort is eliminated. It can also be used for other purposes, in which case it does not need to be synchronized with the output signal DnO.

第6図は本考案によるインターフエース回路の
標準入出力回路例示図である。
FIG. 6 is an exemplary diagram of the standard input/output circuit of the interface circuit according to the present invention.

また、第7図は本考案によるインターフエース
回路の適用例示図であり、周辺回路を介して
CPU・インターフエース回路間のデータ双方向
動作態様が理解される。
Furthermore, FIG. 7 is a diagram illustrating an application example of the interface circuit according to the present invention.
The data bidirectional operation mode between the CPU and the interface circuit will be understood.

(ト) 効 果 転送速度が速く、無調整使用可能で、入出力間
の信号端子が対称に配列されているので接続が容
易で、全てのデータ信号線を入力または出力の単
方向動作として使用可能で、安定な動作が期待で
き、従つて回路設計ないしソフトウエア設計も容
易になるという効果が奏される。
(g) Effects Transfer speed is fast, it can be used without adjustment, the signal terminals between input and output are arranged symmetrically, making connection easy, and all data signal lines can be used for unidirectional input or output operation. This has the effect that stable operation can be expected, and that circuit design and software design are also facilitated.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本考案の1実施例を示したもので、上
部はインターフエース・コネクタ36ピンの端面
図、下部はその端子配列表図、第2図は第1図の
ケーブル接続表図、第3図は50ピンのコネクタ端
子配列表図、第4図は第3図のケーブル接続表
図、第5図は本考案によるハンドシエークタイミ
ング例示図、第6図は本考案による標準入出力回
路例図、第7図は本考案の適用例示図である。 Cはインターフエース・コネクタ端面の中心で
ある。
Figure 1 shows one embodiment of the present invention, the upper part is an end view of the 36-pin interface connector, the lower part is its terminal arrangement table, and Figure 2 is the cable connection table of Figure 1. Figure 3 is a 50-pin connector terminal arrangement table, Figure 4 is the cable connection table of Figure 3, Figure 5 is an example of handshake timing according to the present invention, and Figure 6 is a standard input/output circuit according to the present invention. The example diagram, FIG. 7, is a diagram illustrating an application of the present invention. C is the center of the interface connector end face.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 複数のデータ信号と、転送制御用の、ストロー
ブ信号、ビジー信号、及び拡張信号からなる出力
回路と、前記と同一構成の信号からなる入力回路
とで構成され、かつ、出力回路の信号端子と入力
回路の信号端子がコネクタ部端面の中心をもとに
して完全対称に配列されており、並列かつ双方向
伝送可能であることを特徴とする、インターフエ
ース回路。
It is composed of an output circuit consisting of a plurality of data signals, a strobe signal, a busy signal, and an extension signal for transfer control, and an input circuit consisting of signals of the same configuration as above, and the signal terminal of the output circuit and the input An interface circuit characterized in that the signal terminals of the circuit are arranged completely symmetrically with respect to the center of the end face of the connector part, and parallel and bidirectional transmission is possible.
JP1986024917U 1986-02-21 1986-02-21 Expired JPH0426904Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1986024917U JPH0426904Y2 (en) 1986-02-21 1986-02-21

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1986024917U JPH0426904Y2 (en) 1986-02-21 1986-02-21

Publications (2)

Publication Number Publication Date
JPS62138232U JPS62138232U (en) 1987-08-31
JPH0426904Y2 true JPH0426904Y2 (en) 1992-06-29

Family

ID=30824579

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1986024917U Expired JPH0426904Y2 (en) 1986-02-21 1986-02-21

Country Status (1)

Country Link
JP (1) JPH0426904Y2 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS613686B2 (en) * 1981-08-31 1986-02-04 Koyo Jidoki

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60164239U (en) * 1984-04-04 1985-10-31 株式会社東芝 Composite interface connector
JPS613686U (en) * 1984-06-12 1986-01-10 工業技術院長 Intermediate connector for DTE interface

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS613686B2 (en) * 1981-08-31 1986-02-04 Koyo Jidoki

Also Published As

Publication number Publication date
JPS62138232U (en) 1987-08-31

Similar Documents

Publication Publication Date Title
EP0258716B1 (en) Method of handshaking between two modems
JPH0641414Y2 (en) Data communication rosette
US5353338A (en) Multi-mode modem for automatically switching between data transmit and control command modes
JPH0426904Y2 (en)
US5247540A (en) Reversible data link
Sweet Serial programming guide for POSIX operating systems
JPH01205222A (en) Connector sharing device
JP3201666B2 (en) Interface conversion circuit for half-duplex serial transmission
EP0077657A3 (en) Apparatus and methodology for configuration of an input/output digital circuit among different input/output protocols
US6195702B1 (en) Modem for maintaining connection during loss of controller synchronism
KR100325323B1 (en) Local Digital Subscriber's Line; LDSL
CN112948301A (en) Multifunctional conversion interface device
JP2530611B2 (en) Communication control device
CN212379832U (en) KVM USB link switching system
KR890006188Y1 (en) Connector diverged devices for computer
JPH0247581Y2 (en)
JP2525460Y2 (en) Computer equipment
JPS6278656A (en) Personal computer
KR940004923B1 (en) Multi-function telecommunication method in modem
JPH0426903Y2 (en)
JPH06274255A (en) Data communication cable for personal computer
JPH09321753A (en) Communication terminal equipment
Witten et al. Processor-processor dialogue through existing input-output channels
JPS59187253U (en) Data transfer adapter
JPH0536946U (en) Line termination board for multimedia multiplexer