JPH04260923A - パターン生成方法 - Google Patents

パターン生成方法

Info

Publication number
JPH04260923A
JPH04260923A JP2275934A JP27593490A JPH04260923A JP H04260923 A JPH04260923 A JP H04260923A JP 2275934 A JP2275934 A JP 2275934A JP 27593490 A JP27593490 A JP 27593490A JP H04260923 A JPH04260923 A JP H04260923A
Authority
JP
Japan
Prior art keywords
output
pattern
oscillation
patterns
sum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2275934A
Other languages
English (en)
Inventor
Yukio Hayashi
幸雄 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP2275934A priority Critical patent/JPH04260923A/ja
Publication of JPH04260923A publication Critical patent/JPH04260923A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Image Processing (AREA)
  • Image Generation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は文字(画像)や音声等のパターンを人為的に生
成させるパターン生成方法に関するものである。
(従来の技術) 従来、人為的に変形パターンを生成するには一様なラン
ダムノイズや、ある確率分布(例えばガウス分布)に従
ったノイズを付加する方法が一般的であった。これらの
ノイズはある特定の確率分布を規定しまう為に、必ずし
も各カテゴリのパターン分布をうまくカバーするとは限
らなかった。
一方、自己(相互)想起連想モデルとして、一般逆行列
で設定された直交射影型連想記憶モデルが周知であり、
これは、入出力パターンの相関行列で設定される相関型
連想記憶モデルよりも高い連想能力を持っている。
このような直交射影型連想記憶モデルとして、一般逆行
列に基づくフィードバック連想記憶モデルは、高い連想
能力を持つ事が報告されている(松岡(九工大):“直
交射影型連想記憶回路の種々の構造について”,電子情
報通信学会論文誌,Vol.J73−DII,No.4
,pp.641−647,April’90.)。即ち
、第9図に示すように、相互抑制結合中間層を持つ3層
モデルを用いて、一般逆行列の計算を効率的な局所演算
する方法、および、第10図に示すように、フィードバ
ック回路による自己想起連想記憶モデルにおける計算方
法を上記文献で提案している。
(発明が解決しようとする課題) 本発明は、従来の欠点を解消し、特定の確率分布に従わ
ないように、辞書のサンプルパターンから種々の変形パ
ターンを生成する事を課題とするものである。
松岡氏の連想記憶モデルは、原理的なプロトタイプパタ
ーンの記憶・想起を示すもので、入力パターンを辞書パ
ターンに近づげるものである。このモデルの中間層の非
線形関数を工夫すれば、周期的な発振や無限周期のカオ
スを生じさせ、人為的に変形パターンを生成する事が出
来ることを発見し、本発明を完成したものである。
(課題を解決するための手段) 本発明は、第1図に示すような疎な中間層を実現する相
互抑制結合を持った3層フィードバック連想記憶モデル
を応用して、周期発振や無限周期のカオスを発生させて
、人為的に種々の変形パターンを生成するものである。
即ち、本発明は、フィードバック連想記憶モデルに、所
定の非線形関数を用いて周期的な発振あるいは無限周期
のカオスを生じさせて、種々の変形パターンを生成する
事を特徴としている。
(作用) このフィードバック連想記憶モデルでは、ランダムノイ
ズの付加の様に特定の確率分布に従わないのみならず、
人間の脳内発振でも観測される周期発振や無限周期のカ
オスを用いて、変形パターンを生成させるので、より人
間のパターン認識能力を反映した自然な変形パターンを
生成させる事が可能となる。
(実施例) 第1図は本発明の直交射影型フィードバック連想記憶モ
デルを示し、第2図は本発明のシステム構成の1実施例
を示すものである。第3図は、本発明の処理手順を示す
フローチャートである。
第2図において、このシステムは、入力パターンおよび
フィードバック信号を保持する入力レジスタ21と、こ
の入力レジスタ21の内容を次段に供給するタイミング
を制御するクロック発振器22と、後述する■式のW2
Tx’を演算する第1の積和演算部23と、この第1の
積和演算部23と第2の積和演算部26の出力を基に■
式のdy(t)/dtを演算すると共に変化分により更
新された中間層の出力y(t)を得る微分演算部24と
、この微分演算部24の出力をしきい値処理する非線形
しきい処理部25と、この非線形しきい処理部25の出
力に重み行列W2を乗じて■式の演算をする第3の積和
演算部27と、この第3の積和演算部27の結果を保持
する出力レジスタ28とから構成されている。これらの
演算部は、連続時間を離散化することで汎用の計算機上
のプログラムや専用のアナログ(又はデジタル)演算回
路で実現できる。各層の素子の状態は、それぞれのレジ
スタに記憶され、結合重み値は積和演算部のメモリに記
憶される。
第3図のフローチャートに従って本発明のパターン生成
方法を説明する。まず、サンプル時間Tsまでカテゴリ
mに属する入力パターンx(m)を入力層に与える(S
tep0)。その間■式によって中間層出力y(t)を
計算する(Step1)。ただし、τ、Tgはτ<Ts
の関係にある時定数であり、それぞれネットの構造や大
きさによって定まる。この中間層出力y(t)を各非線
形関数fi(.)で処理し、■式によってフィードバッ
ク信号x’を計算する(Step2)。これを次のサン
プル時間2Tsまで入力層に与えて同様に■式の処理を
行った後、2Ts時間になった時に■式からx’を得る
。この処理をサンプル時間Ts毎に繰り返す。
すると、■式の様に、各サンプル時間(k+1)Tsの
中間層素子の出力は非線形関数f(・)に従うので、こ
のf(・)をうまく選んでやれば中間層素子の出力を“
0”と“1”の付近で発振させる事が出来る。
これによって、各カテゴリの辞書パターンを中間層素子
出力で重み付け加算したフィードバック信号x’で、種
々の変形パターンが生成される。
また、T:転置、+:一般逆行列を表し、kは正の整数
である。
上記非線形関数は、第3図に示すように、fi(0)=
0,fi(1)=1,fi(θi)=θiで、0<x<
θiのときはfi(x)≦xでかつfi(x)が単調に
減少してから増加し、θi<x<1のときはfi(x)
≧xでかつfi(x)単調に増加してから減少するもの
である。例えば、非線形関数として、 とすれば良い。
ここで、θiは0<θi<1のパラメータ、kは発振パ
ラメータを示す。
発振パラメータにを変化させれば、周期2から2のべき
乗の発振を発生できる事は公知であるので、これによっ
て変形パターンのバリエーションが2種類から2のべき
乗個まで変えられる。
すなわち、 0<k≦1:安定点に単調に収束 1<k≦2:安定点に減衰振動をしながら収束2<k<
■6:周期2の発振 ■6≦k<ac−1:周期2n乗の発振ac−1≦k≦
3:カオスの発生 ここでacは公知のロジステイック方程式におけるカオ
ス発生の臨界値で約3.57である。
又、各中間層素子の非線形関数について別々に発振バラ
メータにを変化させれば、さらに変形パターンのバリエ
ーションが増える。
各パラメータの例としては、入力次元数:N=256、
カテゴリ数:M=71、減衰の時定数:τ=0.1、サ
ンプリング時間:Ts=10、不安定パラメータ:θi
=0.5とした。
第5図に入力パターンの例を示し、第6図、第7図は、
それぞれk=2.6、k=2.9でフィードバックを5
0回程度行った結果を示す。また、第8図にカオス波形
の例を示す。
尚、カオス発生に近づく(kが大)につれて、全ての素
子を同等に発振させると、どのカテゴリの文字か判定出
来ないので、入力パターンの文字カテゴリを表現する中
間素子以外の他のカテゴリ素子の出力については数10
%程度を掛けて足し合わせる等の工夫が効果的である。
また、本発明で発生させたパターンを用いて、パターン
認識方式の辞書パターンの学習を行うことができる。
(発明の効果) 本発明は、フィードバック連想記憶モデルを応用して変
形パターンを生成させるので、特定の確率分布に従わな
い、人間のパターン認識能力を反映した自然な変形パタ
ーンを生成させる事が効率的に実行出来る。
【図面の簡単な説明】
第1図は、本発明の直交射影型フィードバック連想記憶
モデルを示す概念図、第2図は本発明のシステム構成の
1実施例を示すブロック図、第3図は本発明のパターン
生成処理の概略を示すフオローチャート、第4図は中間
層出力にしきい値処理を施す為の非線形関数の1実施例
を示す線図、第5図は入力パターンの1例を示サンプル
図、第6図、第7図はそれぞれ出力パターンを示すサン
プル図、第8図はカオス波形の1例を示すグラフ、第9
図、第10図はそれぞれ従来の連想記憶モデルをそれぞ
れ示す概念図である。 21‥‥入力レジスタ、22‥‥クロック発振器、23
‥‥第1の積和演算部、24‥‥微分演算部、25‥‥
非線形しきい処理部、26‥‥第2の積和演算部、27
‥‥第3の積和演算部、28‥‥出力レジスタ。 特許出願人 富士ゼロックス株式会社

Claims (1)

    【特許請求の範囲】
  1. フィードバック連想記憶モデルに、所定の非線形関数を
    用いて周期的な発振あるいは無限周期のカオスを生じさ
    せて、種々の変形パターンを生成する事を特徴とするパ
    ターン生成方法。
JP2275934A 1990-10-15 1990-10-15 パターン生成方法 Pending JPH04260923A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2275934A JPH04260923A (ja) 1990-10-15 1990-10-15 パターン生成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2275934A JPH04260923A (ja) 1990-10-15 1990-10-15 パターン生成方法

Publications (1)

Publication Number Publication Date
JPH04260923A true JPH04260923A (ja) 1992-09-16

Family

ID=17562466

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2275934A Pending JPH04260923A (ja) 1990-10-15 1990-10-15 パターン生成方法

Country Status (1)

Country Link
JP (1) JPH04260923A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06266388A (ja) * 1993-03-17 1994-09-22 Nec Corp 音声認識装置
US5506795A (en) * 1992-02-21 1996-04-09 Yamakawa; Takeshi Apparatus and method for generating chaotic signals and chaos device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5506795A (en) * 1992-02-21 1996-04-09 Yamakawa; Takeshi Apparatus and method for generating chaotic signals and chaos device
JPH06266388A (ja) * 1993-03-17 1994-09-22 Nec Corp 音声認識装置

Similar Documents

Publication Publication Date Title
Farsa et al. A low-cost high-speed neuromorphic hardware based on spiking neural network
Kollias et al. An adaptive least squares algorithm for the efficient training of artificial neural networks
JPH0713950A (ja) 人工ニューロンおよびその使用方法
Haghiri et al. Multiplierless implementation of noisy Izhikevich neuron with low-cost digital design
Roska Computational and computer complexity of analogic cellular wave computers
EP3474134B1 (en) Generating randomness in neural networks
Arora Desing of VLSI Architecture for a flexible testbed of Artificial Neural Network for training and testing on FPGA
Nouri et al. A digital neuromorphic realization of the 2-D Wilson neuron model
US5630023A (en) Signal processor
Krithivasan et al. Dynamic spike bundling for energy-efficient spiking neural networks
US5131073A (en) Neuron unit and neuron unit network
Nambiar et al. Hardware implementation of evolvable block-based neural networks utilizing a cost efficient sigmoid-like activation function
Nedjah et al. Dynamic MAC-based architecture of artificial neural networks suitable for hardware implementation on FPGAs
Gholami et al. Reconfigurable field‐programmable gate array‐based on‐chip learning neuromorphic digital implementation for nonlinear function approximation
Kawashima et al. FPGA implementation of hardware-oriented chaotic Boltzmann machines
Zhao et al. Fully fixed-point integrated digital circuit design of discrete memristive systems
Jia et al. An energy-efficient Bayesian neural network implementation using stochastic computing method
Hikawa Implementation of simplified multilayer neural networks with on-chip learning
CN116134521A (zh) 用于更新模拟交叉型阵列的稀疏可修改比特长度确定性stic脉冲生成
JPH04260923A (ja) パターン生成方法
Bensimon et al. A new sctn digital low power spiking neuron
Choi et al. Implementation of hardware model for spiking neural network
Perez-Garcia et al. Multilayer perceptron network with integrated training algorithm in FPGA
US5481646A (en) Neuron unit and neuron unit network
Gomar et al. Digital hardware implementation of Gaussian Wilson–Cowan neocortex model