JPH04240771A - Stacked solid-state image sensing element - Google Patents
Stacked solid-state image sensing elementInfo
- Publication number
- JPH04240771A JPH04240771A JP3007072A JP707291A JPH04240771A JP H04240771 A JPH04240771 A JP H04240771A JP 3007072 A JP3007072 A JP 3007072A JP 707291 A JP707291 A JP 707291A JP H04240771 A JPH04240771 A JP H04240771A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- photodiode
- pixel electrode
- state image
- electrode layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 239000004065 semiconductor Substances 0.000 claims abstract description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 24
- 235000012239 silicon dioxide Nutrition 0.000 claims description 12
- 239000000377 silicon dioxide Substances 0.000 claims description 12
- 238000003384 imaging method Methods 0.000 claims description 8
- 239000004020 conductor Substances 0.000 claims description 7
- 239000004642 Polyimide Substances 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 229910052681 coesite Inorganic materials 0.000 claims 1
- 229910052906 cristobalite Inorganic materials 0.000 claims 1
- 229910052682 stishovite Inorganic materials 0.000 claims 1
- 229910052905 tridymite Inorganic materials 0.000 claims 1
- 230000035945 sensitivity Effects 0.000 abstract description 7
- 238000000034 method Methods 0.000 abstract description 5
- 229910052782 aluminium Inorganic materials 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 239000005360 phosphosilicate glass Substances 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 239000010408 film Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 238000003860 storage Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 101100115215 Caenorhabditis elegans cul-2 gene Proteins 0.000 description 1
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910007277 Si3 N4 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【０００１】0001
【産業上の利用分野】本発明は、固体撮像素子、より詳
しくは、垂直転送ＣＣＤおよび堆積形成したフォトダイ
オード層を備えた積層型固体撮像素子に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a solid-state imaging device, and more particularly to a stacked solid-state imaging device including a vertical transfer CCD and a deposited photodiode layer.
【０００２】0002
【従来の技術】固体撮像素子はカメラ一体型ＶＴＲにも
用いられるようになっており、解像度を上げながら高感
度を達成することが要求されている（例えば、日経マイ
クロデバイス、１９８６年６月、Ｎｏ． １２、ｐｐ．
５８−８６、日経マイクロデバイス、１９８８年１１
月、Ｎｏ． ４１、ｐｐ．９２−１１１参照）。そのた
めには、暗電流の低減と画素ごとの感度均一性を図るこ
とが重要であり、暗電流が少なくかつ感度ムラが少ない
光電変換部（フォトダイオード）を形成する必要がある
。2. Description of the Related Art Solid-state image sensors have come to be used in camera-integrated VTRs, and it is required to achieve high sensitivity while increasing resolution (for example, Nikkei Micro Devices, June 1986, No. 12, pp.
58-86, Nikkei Microdevices, November 1988
Moon, No. 41, pp. 92-111). To this end, it is important to reduce dark current and achieve uniform sensitivity for each pixel, and it is necessary to form a photoelectric conversion section (photodiode) with little dark current and little unevenness in sensitivity.
【０００３】従来の積層型固体撮像素子は、図４に示す
ように、Ｐ型シリコン半導体基板１を用いて、垂直転送
ＣＣＤ２と、蓄積ダイオードのＮ型領域３と、絶縁層４
と、半導体基板１のＮ型領域３にコンタクトした配線層
５と、コンタクトホール６を有する平坦化層７と、画素
電極層８と、フォトダイオード層９と、透明電極層１０
とからなる。垂直転送ＣＣＤ２は半導体基板１内に形成
したＮ型領域１１と、基板表面の絶縁層１２と、電荷転
送用電極層（例えば、多結晶シリコン層）１３と、該電
極層の間の絶縁層１４とからなる。Ｎ型領域３および１
１を形成し、電荷転送用電極層１３を形成してから、（
例えば、ＳｉＯ２ ）の絶縁層４を全面に形成し、Ｎ型
領域３を表出させるコンタクトホールを開ける。次に、
（アルミニウムなどの導体の）配線層５をＮ型領域３と
コンタクトさせて所定パターンに形成する。それから、
平坦化層７を多層構成で、先ずＳｉＯ２ 層をＣＶＤ法
にて堆積し、次にＳＯＧの塗布で平坦化を行い、さらに
ＰＳＧ層をＣＶＤ法にて堆積して形成する。この平坦化
層７に配線層５を表出するコンタクトホール６を開けて
から、画素電極層８を、例えば、アルミニウムのスパッ
タリングによって形成しているので、コンタクトホール
の段差のある電極層となっている。次に、フォトダイオ
ード層９となるアモルファスシリコン（ａ−Ｓｉ：Ｈ）
を全面にプラズマＣＶＤ法で形成し、その上にＩＴＯな
どの透明電極層１０を形成して、積層型固体撮像素子（
図４）を製造している。As shown in FIG. 4, a conventional stacked solid-state image sensing device uses a P-type silicon semiconductor substrate 1 to form a vertical transfer CCD 2, an N-type region 3 of a storage diode, and an insulating layer 4.
, a wiring layer 5 in contact with the N-type region 3 of the semiconductor substrate 1, a planarization layer 7 having a contact hole 6, a pixel electrode layer 8, a photodiode layer 9, and a transparent electrode layer 10.
It consists of The vertical transfer CCD 2 includes an N-type region 11 formed in a semiconductor substrate 1, an insulating layer 12 on the surface of the substrate, a charge transfer electrode layer (for example, a polycrystalline silicon layer) 13, and an insulating layer 14 between the electrode layers. It consists of N-type regions 3 and 1
1 is formed, a charge transfer electrode layer 13 is formed, and then (
For example, an insulating layer 4 (of SiO2) is formed over the entire surface, and a contact hole is opened to expose the N-type region 3. next,
A wiring layer 5 (of a conductor such as aluminum) is formed in a predetermined pattern in contact with the N-type region 3. after that,
The planarization layer 7 is formed in a multilayer structure by first depositing a SiO2 layer by CVD, then planarizing by applying SOG, and then depositing a PSG layer by CVD. After forming the contact hole 6 exposing the wiring layer 5 in this planarization layer 7, the pixel electrode layer 8 is formed by sputtering aluminum, for example, so that the contact hole becomes an electrode layer with steps. There is. Next, amorphous silicon (a-Si:H) which will become the photodiode layer 9
A layered solid-state image sensor (
Figure 4) is manufactured.
【０００４】0004
【発明が解決しようとする課題】上述したような積層型
固体撮像素子では、フォトダイオード層９の下地である
画素電極層９は配線層５とのコンタクト部のコンタクト
ホール６で大きな段差を有し、この段差（コンタクトホ
ールの凹所）においてフォトダイオード層９の厚さにお
おきなムラ（不均一）が図示するように生じてしまう。
このために、フォトダイオード層９の厚さの薄い部分か
らのリーク電流により暗電流が増え、画素感度のムラも
増えるとの短所を招く。[Problems to be Solved by the Invention] In the above-described stacked solid-state image sensor, the pixel electrode layer 9, which is the base of the photodiode layer 9, has a large step at the contact hole 6 at the contact portion with the wiring layer 5. As shown in the figure, large unevenness (non-uniformity) in the thickness of the photodiode layer 9 occurs at this step (concave portion of the contact hole). For this reason, dark current increases due to leakage current from the thin portion of the photodiode layer 9, resulting in disadvantages such as an increase in the unevenness of pixel sensitivity.
【０００５】本発明の目的は、これらの短所を招かない
ように、フォトダイオード層（光電変換部）を形成して
ある積層型固体撮像素子を提供することである。An object of the present invention is to provide a stacked solid-state image sensor in which a photodiode layer (photoelectric conversion section) is formed so as to avoid these disadvantages.
【０００６】[0006]
【課題を解決するための手段】上述の目的が、半導体基
板にコンタクトした配線層を覆うように設けられた平坦
化層と、該平坦化層のコンタクトホールを介して前記配
線層に接続した画素電極層と、該画素電極層を覆うよう
に設けられたフォトダイオード層と、該フォトダイオー
ド層の上に設けられた透明電極層とを含んでなる積層型
固体撮像素子において、前記フォトダイオード層が、前
記画素電極層を形成した後で、前記コンタクトホール部
分に於ける段差を絶縁層で埋めることで、平坦に形成さ
れてなることを特徴とする積層型固体撮像素子によって
達成される。[Means for Solving the Problems] The above-mentioned object includes a planarization layer provided to cover a wiring layer in contact with a semiconductor substrate, and a pixel connected to the wiring layer through a contact hole in the planarization layer. In a stacked solid-state imaging device comprising an electrode layer, a photodiode layer provided to cover the pixel electrode layer, and a transparent electrode layer provided on the photodiode layer, the photodiode layer is This is achieved by a stacked solid-state image pickup device characterized in that after forming the pixel electrode layer, the step in the contact hole portion is filled with an insulating layer to form a flat layer.
【０００７】[0007]
【作用】画素電極層の段差は平坦化層のコンタクトホー
ルに起因しており、本発明では、画素電極層形成後に、
コンタクトホールを絶縁層で埋めることでフォトダイオ
ード層（光電変換部）の下地を平坦にすれば、その上の
フォトダイオード層を厚さ均一にかつ平坦に形成するこ
とができる。このように均一厚さのフォトダイオード層
が形成できれば、従来の厚さ不均一での暗電流発生を回
避することができ、感度ムラも減らせる。[Function] The step difference in the pixel electrode layer is caused by the contact hole in the flattening layer, and in the present invention, after forming the pixel electrode layer,
By filling the contact hole with an insulating layer to flatten the base of the photodiode layer (photoelectric conversion section), the photodiode layer thereon can be formed to have a uniform thickness and be flat. If a photodiode layer with a uniform thickness can be formed in this way, it is possible to avoid the conventional generation of dark current due to non-uniform thickness, and it is also possible to reduce sensitivity unevenness.
【０００８】画素電極層と半導体基板とを接続する配線
層がアルミニウム（Ａｌ）、モリブデン（Ｍｏ）、タン
グステン（Ｗ）、チタン（Ｔｉ）などの金属であり、Ｔ
ｉＮなどの薄膜で多層化されることもあり、そして、埋
める絶縁層がスピンオングラス（ＳＯＧ）、燐珪酸ガラ
ス（ＰＳＧ）、二酸化珪素（ＳｉＯ２）、窒化シリコン
（Ｓｉ３ Ｎ４ ）、ポリイミドなどであることは好ま
しい。特に、ＳＯＧおよびポリイミドは回転塗布によっ
てコンタクトホール内部に容易に充填形成できるので、
望ましい。The wiring layer connecting the pixel electrode layer and the semiconductor substrate is made of metal such as aluminum (Al), molybdenum (Mo), tungsten (W), titanium (Ti), etc.
It may be multilayered with thin films such as iN, and the insulating layer to be filled may be spin-on glass (SOG), phosphosilicate glass (PSG), silicon dioxide (SiO2), silicon nitride (Si3 N4), polyimide, etc. is preferable. In particular, SOG and polyimide can be easily filled and formed inside contact holes by spin coating.
desirable.
【０００９】また、コンタクトホールを絶縁層で埋めた
後に、該絶縁層および画素電極層の上に導体付加薄層を
形成するは好ましい。この導体付加薄膜はＴｉＮ、Ｍｏ
、Ｗ、金属シリサイド、Ａｌなどであり、絶縁層上のフ
ォトダイオード部分に発生した信号電荷（ホトエレクト
ロン）を早く画素電極に流すことができる効果がある。[0009] Furthermore, after filling the contact hole with an insulating layer, it is preferable to form an additional conductor thin layer on the insulating layer and the pixel electrode layer. This conductor-added thin film is made of TiN, Mo
, W, metal silicide, Al, etc., and has the effect of allowing signal charges (photoelectrons) generated in the photodiode portion on the insulating layer to quickly flow to the pixel electrode.
【００１０】そして、絶縁層をコンタクトホールの内面
を覆う第１絶縁層（例えば、ＳｉＯ２ 層）と充填する
第２絶縁層（例えば、ＳＯＧ層）とで構成することがで
きる。このような場合には、ＳＯＧとアルミニウム配線
層との接触を回避して、ＳＯＧに起因するアルミニウム
の腐食を防止することができ、信頼性の向上に寄与する
。The insulating layer can be composed of a first insulating layer (eg, SiO2 layer) covering the inner surface of the contact hole and a second insulating layer (eg, SOG layer) filling the contact hole. In such a case, contact between the SOG and the aluminum wiring layer can be avoided, and corrosion of aluminum caused by the SOG can be prevented, contributing to improved reliability.
【００１１】さらに、フォトダイオードがアモルファス
シリコン・フォトダイオード（特に、ｉ−ａ−ＳｉＣ／
ｉ−ａ−Ｓｉ／ｐ−ａ−ＳｉＣの３層構造）であるのが
好ましく、従来より公知のものである。Furthermore, the photodiode is an amorphous silicon photodiode (in particular, an ia-SiC/
A three-layer structure of ia-Si/p-a-SiC) is preferable, and is a conventionally known structure.
【００１２】0012
【実施例】以下、添付図面を参照して、本発明の実施態
様例および比較例によって本発明を詳細に説明する。
例１
図１に、本発明の第１実施態様例の積層型固体撮像素子
の部分断面を示す。なお、図中の参照番号で、図４にて
用いた参照番号と同じ番号は従来の積層型固体撮像素子
の部分と同一のものを示す。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will now be described in detail by way of embodiments and comparative examples with reference to the accompanying drawings. Example 1 FIG. 1 shows a partial cross section of a stacked solid-state image sensor according to a first embodiment of the present invention. Note that the reference numbers in the drawings that are the same as the reference numbers used in FIG. 4 indicate the same parts as those of the conventional stacked solid-state image sensor.
【００１３】本発明に係る積層型固体撮像素子を、例え
ば、次のようにして製造する。画素電極層８を平坦化層
７の上に形成するまでの工程は従来どおりであって、先
ず、Ｐ型シリコン（Ｓｉ）基板１を用意する。Ｓｉ基板
１を選択熱酸化してＳｉＯ２ フィールド酸化膜１８を
形成してから、このＳｉ基板１にイオン注入によってＮ
型領域１１および３を形成する。蓄積ダイオードのＮ型
領域３ではその中央コンタクト域において高濃度Ｎ型領
域をイオン注入で形成する。垂直転送ＣＣＤ２のゲート
酸化膜である基板表面絶縁層１２を熱酸化法で形成し、
次に、全面に多結晶シリコンの電荷転送用電極層１３Ａ
をＣＶＤ法によって形成する。その多結晶シリコンを熱
酸化して絶縁層（ＳｉＯ２ 層）１４を形成し、その上
にＣＶＤ法によって多結晶シリコンの電荷転送用電極層
１３Ｂを形成する。そして、全面にレジストを塗布し、
露光・現像のフォトリソグラフィでレジストマスク（図
示せず）を形成し、電荷転送用電極層１３Ｂと１３Ａお
よび絶縁層１４を選択エッチングして、ＣＣＤ２の電極
層を所定パターンに形成する。全面にＳｉＯ２ の絶縁
層４をＣＶＤ法によって形成する（なお、この場合に、
絶縁層４を、ＳｉＯ２ をＣＶＤ法で２００ｎｍ、ＳＯ
Ｇを３００ｎｍ、ＰＳＧをＣＶＤ法で２００ｎｍ成膜し
て形成する）。
この絶縁層４を選択的にエッチングしてＮ型領域３との
コンタクトホール開ける。次に、全面にスパッタリング
によってアルミニウム膜を堆積し、公知のフォトリソグ
ラフィおよびエッチングによって所定パターンの配線層
５を形成する。平坦化層７として、全面に、ＳｉＯ２
をＣＶＤ法で２００ｎｍ堆積し、ＳＯＧを回転塗布し平
坦化を行い、次にＰＳＧをＣＶＤ法で２００ｎｍ堆積す
ることで形成する。この平坦化層７に配線層５を表出す
るコンタクトホール６（例えば、直径約１．５μｍ）を
公知のフォトリソグラフィおよびエッチングによって開
ける。
そして、スパッタリングによって平坦化層７の上および
コンタクトホール６内部の全面にアルミニウム膜を堆積
し、公知のフォトリソグラフィおよびエッチングによっ
て所定パターンの画素電極層８を形成する。上述した工
程は一例であって、公知の材料およびやり方を適宜採用
することができる。The stacked solid-state image sensor according to the present invention is manufactured, for example, as follows. The steps up to forming the pixel electrode layer 8 on the planarization layer 7 are the same as conventional ones, and first, a P-type silicon (Si) substrate 1 is prepared. After selectively thermally oxidizing the Si substrate 1 to form a SiO2 field oxide film 18, N is injected into the Si substrate 1 by ion implantation.
Form regions 11 and 3. In the N-type region 3 of the storage diode, a heavily doped N-type region is formed in the central contact region by ion implantation. A substrate surface insulating layer 12, which is a gate oxide film of the vertical transfer CCD 2, is formed by a thermal oxidation method.
Next, a polycrystalline silicon charge transfer electrode layer 13A is formed on the entire surface.
is formed by CVD method. The polycrystalline silicon is thermally oxidized to form an insulating layer (SiO2 layer) 14, and a charge transfer electrode layer 13B of polycrystalline silicon is formed thereon by CVD. Then, apply resist to the entire surface,
A resist mask (not shown) is formed by exposure and development photolithography, and the charge transfer electrode layers 13B and 13A and the insulating layer 14 are selectively etched to form the electrode layer of the CCD 2 in a predetermined pattern. An insulating layer 4 of SiO2 is formed on the entire surface by the CVD method (in this case,
The insulating layer 4 is made of SiO2 with a thickness of 200 nm using the CVD method.
300 nm of G and 200 nm of PSG are formed by CVD method). This insulating layer 4 is selectively etched to open a contact hole with the N type region 3. Next, an aluminum film is deposited on the entire surface by sputtering, and a wiring layer 5 in a predetermined pattern is formed by known photolithography and etching. As the planarization layer 7, SiO2 is applied to the entire surface.
is deposited to a thickness of 200 nm using the CVD method, SOG is flattened by spin coating, and then PSG is deposited to a thickness of 200 nm using the CVD method. A contact hole 6 (for example, about 1.5 μm in diameter) exposing the wiring layer 5 is opened in the planarization layer 7 by known photolithography and etching. Then, an aluminum film is deposited on the flattening layer 7 and the entire surface inside the contact hole 6 by sputtering, and a pixel electrode layer 8 in a predetermined pattern is formed by known photolithography and etching. The steps described above are merely examples, and known materials and methods can be used as appropriate.
【００１４】次に、本発明にしたがって、ＳＯＧを回転
塗布して、コンタクトホール６の中および画素電極層８
相互の間の空隙の中を充填するように画素電極層８の上
にＳＯＧ層を形成し、４００〜５００℃でアニールし、
リアクティブイオンエッチング（ＲＩＥ）によって画素
電極層８の表出（Ａｌの検出）までエッチバックを行っ
て、図１に示すように、ＳＯＧ絶縁層２１Ａおよび２１
Ｂを形成する。このようにＳＯＧ絶縁層を充填形成する
ことで、画素電極層８の表面レベルは平坦になり、従来
のコンタクトホールでの段差はない。Next, according to the present invention, SOG is spin coated to form inside the contact hole 6 and the pixel electrode layer 8.
An SOG layer is formed on the pixel electrode layer 8 so as to fill the gaps between them, and annealed at 400 to 500°C.
Etching back is performed by reactive ion etching (RIE) until the pixel electrode layer 8 is exposed (detection of Al), and as shown in FIG.
Form B. By filling and forming the SOG insulating layer in this manner, the surface level of the pixel electrode layer 8 becomes flat, and there is no step difference in the conventional contact hole.
【００１５】それから、この平坦な表面の上に連続プラ
ズマＣＶＤ法によって、ｉ型ａ−ＳｉＣ層（厚さ５０ｎ
ｍ）２２Ａ、ｉ型ａ−Ｓｉ層（厚さ１μｍ）２２Ｂおよ
びｐ型ａ−ＳｉＣ層（厚さ１５ｎｍ）２２Ｃからなるフ
ォトダイオード層２２を平坦にかつ均一厚さで形成する
。
最後に、フォトダイオード層２２の上に透明電極層（厚
さ１５０ｎｍ）２３であるＩＴＯをスパッタリング法で
形成して、固体撮像素子を製造することができる。Then, an i-type a-SiC layer (thickness: 50 nm) was deposited on this flat surface by continuous plasma CVD.
m) A photodiode layer 22 consisting of 22A, an i-type a-Si layer (1 μm thick) 22B, and a p-type a-SiC layer (15 nm thick) 22C is formed flat and with a uniform thickness. Finally, ITO, which is a transparent electrode layer (thickness: 150 nm) 23, is formed on the photodiode layer 22 by sputtering, thereby manufacturing a solid-state imaging device.
【００１６】例２
図２に、本発明の第２実施態様例の積層型固体撮像素子
の部分断面を示す。なお、図中の参照番号で、図１にて
用いた参照番号と同じ番号は積層型固体撮像素子の部分
と同一のものを示す。上述の例１の場合には、ＳＯＧ絶
縁層２１Ａおよび２１Ｂの形成後に、該絶縁層と接触す
るようにフォトダイオード層２２（ｉ型ａ−ＳｉＣ層２
２Ａ）を形成しているが、例２の場合にはＳＯＧ絶縁層
２１Ａおよび２１Ｂの形成後で、フォトダイオード層２
２の形成前に、ＴｉＮの導体層（厚さ０．５μｍ）２４
をスパッタリング法で全面に堆積し、公知のフォトリソ
グラフィおよびエッチングによって画素電極層８と同じ
パターンに形成する。この導体層２４形成以外の工程は
例１と同じ工程にして固体撮像素子を製造することがで
きる。Example 2 FIG. 2 shows a partial cross section of a stacked solid-state image sensor according to a second embodiment of the present invention. Note that the reference numbers in the drawings that are the same as those used in FIG. 1 indicate the same parts as the stacked solid-state image sensor. In the case of Example 1 described above, after forming the SOG insulating layers 21A and 21B, the photodiode layer 22 (i-type a-SiC layer 2
2A), but in the case of Example 2, the photodiode layer 2 is formed after the SOG insulating layers 21A and 21B are formed.
2, a TiN conductor layer (thickness 0.5 μm) 24
is deposited over the entire surface by sputtering, and formed into the same pattern as the pixel electrode layer 8 by known photolithography and etching. The solid-state imaging device can be manufactured by performing the same steps as in Example 1 except for forming the conductor layer 24.
【００１７】この場合には、導体層２４によって、絶縁
層２１Ａ上のフォトダイオード部分に発生した信号電荷
（ホトエレクトロン）を早く画素電極層８に流すことが
でき、さらに、アルミニウムの画素電極層とアモルファ
スシリコンとの反応を抑制するができる。例１で製造し
た積層型固体撮像素子の暗電流発生を垂直ＣＣＤの転送
用電極に電圧を印加することで、暗信号として検出する
測定を行って、図３に示す結果が得られた。一方、比較
例としてＳＯＧ絶縁層２１Ａをコンタクトホール内に充
填しないことを除いて例１と同様にして製造した従来の
積層型固体撮像素子の暗電流発生を同様にして測定し、
その結果を図３に示す。図３から判るように、本発明に
係る固体撮像素子では暗電流の発生が大幅に低減されて
いる。In this case, the conductor layer 24 allows signal charges (photoelectrons) generated in the photodiode portion on the insulating layer 21A to quickly flow to the pixel electrode layer 8. Reaction with amorphous silicon can be suppressed. A measurement was performed in which dark current generation in the stacked solid-state imaging device manufactured in Example 1 was detected as a dark signal by applying a voltage to the transfer electrode of a vertical CCD, and the results shown in FIG. 3 were obtained. On the other hand, as a comparative example, the dark current generation of a conventional stacked solid-state image sensor manufactured in the same manner as in Example 1 except that the contact hole was not filled with the SOG insulating layer 21A was measured in the same manner.
The results are shown in FIG. As can be seen from FIG. 3, the generation of dark current is significantly reduced in the solid-state imaging device according to the present invention.
【００１８】これら例１および２の場合も一例であって
、適宜公知の材料およびやり方を採用することができる
。例えば、ＳＯＧ層の形成前にコンタクトホールにおけ
る画素電極層の上にＳｉＯ２ 層を形成して、ＳＯＧと
画素電極のアルミニウムとの接触を防止する。These Examples 1 and 2 are also examples, and known materials and methods can be used as appropriate. For example, before forming the SOG layer, a SiO2 layer is formed on the pixel electrode layer in the contact hole to prevent contact between the SOG and the aluminum of the pixel electrode.
【００１９】[0019]
【発明の効果】以上説明したように、本発明に係る積層
型固体撮像素子はその画素電極層形成後にコンタクトホ
ールを充填して平坦な表面としているので、均一厚さの
フォトダイオード層（光電変換部）を形成することがで
きて暗電流を低減し、画素感度のムラをも小さくするこ
とができる。したがって、積層型固体撮像素子の特性を
向上させ、特に、画素面積が小さくなるほど、本発明の
効果が顕著になる。As explained above, in the stacked solid-state image sensor according to the present invention, the contact hole is filled after the formation of the pixel electrode layer to form a flat surface, so that the photodiode layer (photoelectric conversion ), dark current can be reduced, and unevenness in pixel sensitivity can also be reduced. Therefore, the effects of the present invention become more significant as the characteristics of the stacked solid-state image sensor are improved and the pixel area becomes smaller.
【図１】本発明の第１実施態様例の積層型固体撮像素子
の部分断面図である。FIG. 1 is a partial cross-sectional view of a stacked solid-state image sensor according to a first embodiment of the present invention.
【図２】本発明の第２実施態様例の積層型固体撮像素子
の部分断面図である。FIG. 2 is a partial cross-sectional view of a stacked solid-state image sensor according to a second embodiment of the present invention.
【図３】積層型固体撮像素子での転送ゲート電圧と暗信
号との関係を示すグラフである。FIG. 3 is a graph showing the relationship between transfer gate voltage and dark signal in a stacked solid-state image sensor.
【図４】従来の積層型固体撮像素子の部分断面図である
。FIG. 4 is a partial cross-sectional view of a conventional stacked solid-state image sensor.
１…半導体基板 ２…垂直転送ＣＣＤ ３…蓄積ダイオード ５…配線層 ６…コンタクトホール ７…平坦化層 ８…画素電極層 ９…フォトダイオード層 ２１Ａ、２１Ｂ…ＳＯＧ絶縁層 ２２…フォトダイオード層 ２３…透明電極層 ２４…ＴｉＮ導体層 1...Semiconductor substrate 2...Vertical transfer CCD 3...Storage diode 5...Wiring layer 6...Contact hole 7...Planarization layer 8...Pixel electrode layer 9...Photodiode layer 21A, 21B...SOG insulation layer 22...Photodiode layer 23...Transparent electrode layer 24...TiN conductor layer
Claims (3)
覆うように設けられた平坦化層と、該平坦化層のコンタ
クトホールを介して前記配線層に接続した画素電極層と
、該画素電極層を覆うように設けられたフォトダイオー
ド層と、該フォトダイオード層の上に設けられた透明電
極層とを含んでなる積層型固体撮像素子において、前記
フォトダイオード層（２２）が、前記画素電極層（８）
を形成した後で、前記コンタクトホール（６）部分に於
ける段差を絶縁層（２１Ａ）で埋めることで、平坦に形
成されてなることを特徴とする積層型固体撮像素子。1. A planarization layer provided to cover a wiring layer in contact with a semiconductor substrate, a pixel electrode layer connected to the wiring layer through a contact hole in the planarization layer, and a pixel electrode layer that includes the pixel electrode layer. In a stacked solid-state image sensor comprising a photodiode layer provided to cover the photodiode layer and a transparent electrode layer provided on the photodiode layer, the photodiode layer (22) is arranged to cover the pixel electrode layer (22). 8)
1. A stacked solid-state imaging device characterized in that after forming the contact hole (6), the step in the contact hole (6) portion is filled with an insulating layer (21A) to form a flat surface.
Ｇ、ＳｉＯ２ 、窒化シリコンまたはポリイミドである
ことを特徴とする請求項１記載の積層型固体撮像素子。2. The insulating layer (21A) is made of SOG, PS
2. The stacked solid-state image sensor according to claim 1, wherein the material is G, SiO2, silicon nitride, or polyimide.
縁層（２１Ａ）で埋めた後に、該絶縁層および前記画素
電極層の上に導体付加薄層（２４）を形成することを特
徴とする請求項１記載の積層型固体撮像素子。3. A conductor additional thin layer (24) is formed on the insulating layer and the pixel electrode layer after filling the contact hole (6) with the insulating layer (21A). 2. The stacked solid-state image sensor according to item 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3007072A JPH04240771A (en) | 1991-01-24 | 1991-01-24 | Stacked solid-state image sensing element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3007072A JPH04240771A (en) | 1991-01-24 | 1991-01-24 | Stacked solid-state image sensing element |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04240771A true JPH04240771A (en) | 1992-08-28 |
Family
ID=11655878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3007072A Withdrawn JPH04240771A (en) | 1991-01-24 | 1991-01-24 | Stacked solid-state image sensing element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04240771A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009158930A (en) * | 2007-12-27 | 2009-07-16 | Dongbu Hitek Co Ltd | Image sensor and method of manufacturing the same |
| JP2012134568A (en) * | 1995-11-27 | 2012-07-12 | Semiconductor Energy Lab Co Ltd | Manufacturing method of semiconductor device |
-
1991
- 1991-01-24 JP JP3007072A patent/JPH04240771A/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012134568A (en) * | 1995-11-27 | 2012-07-12 | Semiconductor Energy Lab Co Ltd | Manufacturing method of semiconductor device |
| JP2009158930A (en) * | 2007-12-27 | 2009-07-16 | Dongbu Hitek Co Ltd | Image sensor and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20050274996A1 (en) | Solid-state imaging device and method for manufacturing the same | |
| US6379993B1 (en) | Solid-state imaging device with a film of low hydrogen permeability and a method of manufacturing same | |
| US4608749A (en) | Method of manufacturing a solid-state image pickup device | |
| JPH07221279A (en) | Solid emission imaging device and manufacture of imaging device arrange | |
| KR100194841B1 (en) | Solid state phase detection device manufacturing method | |
| US5130259A (en) | Infrared staring imaging array and method of manufacture | |
| US5171994A (en) | Infrared staring imaging array | |
| JPH04240771A (en) | Stacked solid-state image sensing element | |
| JP3189550B2 (en) | Solid-state imaging device and method of manufacturing the same | |
| JPH0134509B2 (en) | ||
| JPH07106537A (en) | Manufacture of solid-state image sensing device | |
| JP2725636B2 (en) | Solid-state imaging device and manufacturing method thereof | |
| JPH1145989A (en) | Solid state image pickup device and manufacture thereof | |
| JP3255116B2 (en) | Solid-state imaging device and method of manufacturing the same | |
| KR100504198B1 (en) | Method for fabricating MIM capacitor of semiconductor device | |
| US20220181390A1 (en) | Light sensor pixel and method of manufacturing the same | |
| CN215644492U (en) | Pixel circuit and semiconductor device | |
| JP3189354B2 (en) | Solid-state imaging device and method of manufacturing the same | |
| JP2008235516A (en) | Solid-state imaging device and method of manufacturing the same | |
| JP2531435B2 (en) | Solid-state imaging device and manufacturing method thereof | |
| JP2754743B2 (en) | Solid-state imaging device | |
| JP2002141490A (en) | Solid-state image pickup device and manufacturing method thereof | |
| JPS6035830B2 (en) | solid state imaging device | |
| JP2004508727A (en) | Image sensor and manufacturing method thereof | |
| JP3081588B2 (en) | Method for manufacturing solid-state imaging device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |