JPH04233749A - Flexible chip carrier for electric assembly use - Google Patents
Flexible chip carrier for electric assembly useInfo
- Publication number
- JPH04233749A JPH04233749A JP21647591A JP21647591A JPH04233749A JP H04233749 A JPH04233749 A JP H04233749A JP 21647591 A JP21647591 A JP 21647591A JP 21647591 A JP21647591 A JP 21647591A JP H04233749 A JPH04233749 A JP H04233749A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- circuit board
- flexible sheet
- contacts
- pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000012528 membrane Substances 0.000 claims 8
- 239000000758 substrate Substances 0.000 claims 3
- 229910000679 solder Inorganic materials 0.000 abstract description 12
- 230000007613 environmental effect Effects 0.000 abstract description 6
- 238000000034 method Methods 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 201000001880 Sexual dysfunction Diseases 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Wire Bonding (AREA)
Abstract
Description
【0001】0001
【産業上の利用分野】本発明は、一般に、チップ・キャ
リア分野に関し、さらに詳しくは、集積回路チップを主
回路板へ相互接続することを簡単にするたわみチップ・
キャリアに関する。TECHNICAL FIELD This invention relates generally to the chip carrier field, and more particularly to flexible chip carriers that facilitate the interconnection of integrated circuit chips to main circuit boards.
Regarding career.
【0002】0002
【従来の技術】電気アセンブリの小型化への要求から、
主回路板上の有効面積を効率的に利用する方法を考案す
ることが必要になっている。そのような方法の1つには
、集積回路(IC)チップのパッドを主回路板上の対応
するコンタクトに相互接続し、それにより従来のセラミ
ックまたはプラスチック・チップ・キャリア内にICチ
ップを封入する必要を排除している。この構成では、I
Cチップのパッドが主回路板上のコンタクトを介して伝
導ランナに直接接続される。現在、この方法は、ICチ
ップのパッドを主回路板上のコンタクトに直接半田付け
している小型腕時計やその他同様な製品の製造に利用さ
れている。しかし、ICシリコン・チップは脆いので、
パッドとコンタクトとの間に形成された半田接合部がわ
ずかな外力を受けるだけで、シリコン・チップは破壊す
るか、あるいは半田接合部は破損する。従って、電気ア
センブリが振動および/またはその他の厳しい環境外乱
を受ける、双方向無線装置のような用途では、ICチッ
プ・パッドと回路板コンタクトとの間の直接半田接続は
適切ではなく、深刻な信頼性の問題を引き起こすことが
ある。[Prior Art] Due to the demand for miniaturization of electrical assemblies,
There is a need to devise ways to efficiently utilize the effective area on the main circuit board. One such method involves interconnecting the pads of an integrated circuit (IC) chip to corresponding contacts on the main circuit board, thereby encapsulating the IC chip within a conventional ceramic or plastic chip carrier. Eliminating the need. In this configuration, I
The pads of the C-chip are connected directly to conductive runners via contacts on the main circuit board. This method is currently used in the manufacture of small watches and other similar products in which the pads of the IC chip are soldered directly to contacts on the main circuit board. However, since IC silicon chips are fragile,
If the solder joint formed between the pad and the contact is subjected to even a small external force, the silicon chip will break or the solder joint will fail. Therefore, in applications such as two-way radio equipment where the electrical assembly is subject to vibration and/or other severe environmental disturbances, direct solder connections between IC chip pads and circuit board contacts are not appropriate and may pose serious unreliable conditions. May cause sexual problems.
【0003】0003
【発明が解決しようとする課題】さらに、従来の構成で
は、パッドをその他の素子に相互接続させるランナは、
ICチップを取り囲む領域の外側に延在するか、あるい
は扇形に広がっている。一般に、この構成では、レイア
ウト面積の有効利用ができない。Furthermore, in conventional configurations, runners that interconnect pads to other devices are
Extending or fanning out of the area surrounding the IC chip. Generally, with this configuration, the layout area cannot be used effectively.
【0004】従って、本発明の目的は、環境外乱の影響
を実質的に低減し、回路板のレイアウト面積を有効的に
利用する電気アセンブリを提供することである。Accordingly, it is an object of the present invention to provide an electrical assembly that substantially reduces the effects of environmental disturbances and makes efficient use of circuit board layout area.
【0005】[0005]
【課題を解決するための手段】本発明に従って、電気ア
センブリは、複数のパッドを有する集積回路チップと、
集積回路チップのパッドに結合するコンタクトを有する
回路板とによって構成される。パッドとコンタクトとは
、回路板と集積回路チップとの間に配置されたたわみシ
ート上の伝導ランナを介して電気的に相互接続される。
伝導ランナは、チップ・パッドと回路板コンタクトとが
集積回路チップの周辺以内で相互接続されるように延在
している。SUMMARY OF THE INVENTION In accordance with the present invention, an electrical assembly includes an integrated circuit chip having a plurality of pads;
and a circuit board having contacts that couple to pads of the integrated circuit chip. The pads and contacts are electrically interconnected via conductive runners on a flexible sheet disposed between the circuit board and the integrated circuit chip. The conductive runners extend so that the chip pads and circuit board contacts are interconnected within the periphery of the integrated circuit chip.
【0006】[0006]
【実施例】図1において、本発明の電気アセンブリの断
面図を参照番号100で示す。電気アセンブリ100は
、ポータブル双方向無線装置のトランシーバ回路板のよ
うな特定用途の機能回路を含む電気回路アセンブリであ
ってもよい。電気アセンブリ100は、集積回路(IC
)チップ103を含み、このICチップ103は、マイ
クロプロセッサやその他適切な機能ICのような電気ア
センブリ100の機能ブロックを成す周知のICであっ
てもよい。ICチップ103は、既知のIC製造方法を
用いて製造され、外部回路に接続するチップ・パッド1
07を有する。ICチップ103は、チップ・パッド1
07を介して電気的に接触される。このチップ・パッド
107は、本発明の好適な実施例では、半円筒形の半田
ボールとして形成される。回路板101には、ICチッ
プ103が取付けられ、この回路板101はICチップ
103とその他の機能素子および/または集積回路との
相互接続を行なう。回路板101は、メタライズド・コ
ンタクト部105を有し、このコンタクト部105はI
Cパッド107に接続する電気コンタクトである。回路
板コンタクト105は、プリント回路板などの周知の方
法を用いて回路板101上に配置される。DESCRIPTION OF THE PREFERRED EMBODIMENTS Referring to FIG. 1, a cross-sectional view of the electrical assembly of the present invention is shown at 100. Electrical assembly 100 may be an electrical circuit assembly that includes application-specific functional circuitry, such as a transceiver circuit board for a portable two-way radio device. Electrical assembly 100 includes an integrated circuit (IC).
) chip 103, which may be a well-known IC forming a functional block of electrical assembly 100, such as a microprocessor or other suitable functional IC. The IC chip 103 is manufactured using a known IC manufacturing method, and has chip pads 1 connected to an external circuit.
It has 07. IC chip 103 has chip pad 1
It is electrically contacted via 07. Chip pad 107 is formed as a semi-cylindrical solder ball in the preferred embodiment of the invention. An IC chip 103 is mounted on the circuit board 101, and the circuit board 101 interconnects the IC chip 103 with other functional elements and/or integrated circuits. The circuit board 101 has metallized contact portions 105, and the contact portions 105 are connected to I
This is an electrical contact that connects to C pad 107. Circuit board contacts 105 are placed on circuit board 101 using well known methods such as printed circuit boards.
【0007】上面113および下面115を有するたわ
みシート111は、回路板101とICチップ103と
の間に配置される。チップ・パッド107と回路板コン
タクト105とは、たわみシート111の下面115に
配置された伝導ランナ109を介して電気的に相互接続
される。伝導ランナ111は、薄膜法などの周知の方法
を用いて、たわみシート111に配置される。たわみシ
ート109は、回路板101とICチップ103との間
に緩衝メカニズムを得るのに十分な弾力性を有する周知
の有機絶縁材料であってもよい。従って、電気アセンブ
リが振動および/またはその他の環境外乱を受けても、
半田接合部に対する外力の影響は実質的に緩和される。A flexible sheet 111 having an upper surface 113 and a lower surface 115 is positioned between the circuit board 101 and the IC chip 103. Chip pads 107 and circuit board contacts 105 are electrically interconnected via conductive runners 109 located on the bottom surface 115 of flexible sheet 111 . Conductive runners 111 are placed on flexible sheet 111 using well known methods such as thin film methods. Flexible sheet 109 may be any well-known organic insulating material with sufficient resiliency to provide a cushioning mechanism between circuit board 101 and IC chip 103. Therefore, even if the electrical assembly is subjected to vibrations and/or other environmental disturbances,
The influence of external forces on the solder joints is substantially mitigated.
【0008】チップ・パッド107は、切開部117を
介して伝導ランナ109に接続される。切開部117は
、チップ・パッド107を取り囲んでいるたわみシート
111の部分をエッチングすることにより形成される。
チップ・パッド107を直接取り囲んでいる部分は、ラ
ンナ109の伝導部分が露出されるまでエッチングされ
る。本発明の好適な実施例では、切開部117を得るた
めの方法は、たわみシート111の所望の部分を、その
他の周囲の部分に影響を与えずに、正確に除去する周知
のエキシマ・レーザ(excimer laser)
を利用して実現できる。チップ・パッド107が対応す
る切開部117の上部に合わせられると、適切な半田,
熱圧着またはその他の相互接続方法を用いて、その間で
電気接続を行なう。そのため、たわみシート111から
成るたわみチップ・キャリアがICチップ103に設け
られる。
このように配置されたたわみシート111およびICチ
ップ103は、一体化した集積回路素子を形成すること
ができることが理解される。Chip pad 107 is connected to conductive runner 109 through cutout 117 . Cutout 117 is formed by etching the portion of flexible sheet 111 surrounding chip pad 107. The portion directly surrounding chip pad 107 is etched until the conductive portion of runner 109 is exposed. In a preferred embodiment of the present invention, the method for obtaining incision 117 includes a well-known excimer laser ( excimer laser)
This can be achieved using . Once the chip pad 107 is aligned with the top of the corresponding cutout 117, a suitable solder,
Electrical connections are made therebetween using thermocompression bonding or other interconnection methods. To this end, a flexible chip carrier consisting of a flexible sheet 111 is provided on the IC chip 103. It will be appreciated that the flexible sheet 111 and IC chip 103 arranged in this manner can form an integrated integrated circuit element.
【0009】半田ボール119が、対応する伝導ランナ
109に結合するチップ・パッド107の上に形成され
る。回路板コンタクト105と伝導ランナ109とは、
適切な半田,熱圧着または電気接続を行なうために用い
ることのできるその他の相互接続方法を利用して、互い
に結合される。回路板コンタクト105とランナ109
との相互接続が、チップ・パッド107とランナ109
との相互接続に影響を与えずに実現できるように、半田
の融点を選ぶことが当業者に理解される。Solder balls 119 are formed on the chip pads 107 that bond to corresponding conductive runners 109. The circuit board contacts 105 and conductive runners 109 are
They are coupled together using suitable solder, thermocompression bonding, or other interconnection methods that can be used to make electrical connections. Circuit board contacts 105 and runners 109
The interconnection between chip pad 107 and runner 109
It will be understood by those skilled in the art to choose the melting point of the solder such that it can be achieved without affecting the interconnection with the solder.
【0010】図2において、チップ・パッド107と回
路板コンタクト105とを相互接続するように構成され
たたわみシート111の下面図を示す。この構成では、
回路コンタクト105は、ICチップ103の内周内で
コンタクト・アレイ型に形成されている。伝導ランナ1
09は、チップ・パッド107と回路板コンタクト10
5との間の接続がICチップ103の周辺以内で行なわ
れるように、たわみシート111に延在している。IC
チップ103の下の領域をチップ・パッド107とその
他の回路素子(図示せず)との間の所要相互接続を行な
うために利用できるので、回路板101のレイアウト効
率の著しい改善が実現される。In FIG. 2, a bottom view of flexible sheet 111 configured to interconnect chip pads 107 and circuit board contacts 105 is shown. In this configuration,
The circuit contacts 105 are formed in a contact array type within the inner periphery of the IC chip 103. Conduction runner 1
09 is the chip pad 107 and the circuit board contact 10
5 to the flexible sheet 111 so that connections between the IC chip 103 and the IC chip 103 are made within the periphery of the IC chip 103. IC
A significant improvement in the layout efficiency of circuit board 101 is realized because the area beneath chip 103 is available for making the necessary interconnections between chip pads 107 and other circuit elements (not shown).
【0011】図3において、電気アセンブリ100の別
の実施例の断面図を示す。この構成では、たわみシート
111の伝導ランナ109は、上面113に配置されて
いる。そのため、回路板コンタクト105上に形成され
た半田ボール119は、切開部317を介して伝導ラン
ナ109に結合される。切開部317は、図1の切開部
117について説明したものと同じ方法を用いて、たわ
みシート111に形成することができる。Referring to FIG. 3, a cross-sectional view of another embodiment of electrical assembly 100 is shown. In this configuration, the conductive runners 109 of the flexible sheet 111 are located on the top surface 113. As such, solder balls 119 formed on circuit board contacts 105 are coupled to conductive runners 109 through cutouts 317 . Cutout 317 can be formed in flexible sheet 111 using the same method described for cutout 117 in FIG.
【0012】以上の説明から、たわみシート111によ
って与えられる緩衝メカニズムを加えることにより、本
発明の電気アセンブリはより厳しい環境外乱に耐えるこ
とができることが明らかである。さらに、このたわみシ
ートは、回路板101の有効レイアウト面積を効率的に
利用して、チップ・パッド107と回路板コンタクト1
05との相互接続を可能にする。From the above description, it is clear that by adding the dampening mechanism provided by flexible sheet 111, the electrical assembly of the present invention can withstand more severe environmental disturbances. Additionally, this flexible sheet efficiently utilizes the effective layout area of circuit board 101 to connect chip pads 107 and circuit board contacts 1.
Enables interconnection with 05.
【図1】本発明に従った電気アセンブリの1つの実施例
の断面図である。FIG. 1 is a cross-sectional view of one embodiment of an electrical assembly according to the invention.
【図2】図1の電気アセンブリで用いるたわみシートの
下面図である。FIG. 2 is a bottom view of the flexible sheet used in the electrical assembly of FIG. 1;
【図3】本発明に従った電気アセンブリの別の実施例の
断面図である。FIG. 3 is a cross-sectional view of another embodiment of an electrical assembly according to the invention.
100 電気アセンブリ
101 回路板
103 ICチップ
105 回路板コンタクト
107 チップ・パッド
109,111 伝導ランナ(たわみシート)117
,317 切開部100 Electrical assembly 101 Circuit board 103 IC chip 105 Circuit board contact 107 Chip pad 109, 111 Conductive runner (flexible sheet) 117
,317 Incision
Claims (5)
外周から成る表面を有する集積回路チップであって、該
外周上に配置されたチップ・パッドを有する集積回路チ
ップ;前記チップ・パッドに接続する電気コンタクトを
有する基板;および前記基板と前記集積回路チップとの
間に配置された、上面と下面とを有する膜であって、該
膜上に配置された伝導ランナを有する膜によって構成さ
れ、該伝導ランナが前記チップ・パッドと前記電気コン
タクトとを前記集積回路チップの内周以内で相互接続す
るように延在することを特徴とする電気アセンブリ。1. An electrical assembly comprising: an integrated circuit chip having a surface consisting of an inner periphery and an outer periphery, the integrated circuit chip having a chip pad disposed on the outer periphery; a chip pad connected to the chip pad; a substrate having electrical contacts; and a membrane having a top surface and a bottom surface disposed between the substrate and the integrated circuit chip, the membrane having conductive runners disposed thereon; An electrical assembly characterized in that conductive runners extend to interconnect said chip pads and said electrical contacts within an inner periphery of said integrated circuit chip.
に配置され、前記たわみ膜が前記チップ・パッドと前記
伝導ランナとの間の電気接続を可能にする切開部を有す
ることを特徴とする請求項1の電気アセンブリ。2. The conductive runner is disposed on a lower surface of the flexible membrane, and the flexible membrane has an incision that allows electrical connection between the chip pad and the conductive runner. Item 1. Electrical assembly.
に配置され、前記たわみ膜が前記電気コンタクトと前記
伝導ランナとの間の電気接続を可能にする切開部を有す
ることを特徴とする請求項1の電気アセンブリ。3. The conductive runner is disposed on the upper surface of the flexible membrane, and the flexible membrane has an incision that allows electrical connection between the electrical contact and the conductive runner. 1 electrical assembly.
する請求項1の電気アセンブリ。4. The electrical assembly of claim 1, wherein said membrane is a flexible membrane.
する請求項1の電気アセンブリ。5. The electrical assembly of claim 1, wherein said substrate is a circuit board.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US57057090A | 1990-08-06 | 1990-08-06 | |
US570570 | 1990-08-06 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04233749A true JPH04233749A (en) | 1992-08-21 |
Family
ID=24280165
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21647591A Pending JPH04233749A (en) | 1990-08-06 | 1991-08-02 | Flexible chip carrier for electric assembly use |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04233749A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07321157A (en) * | 1994-05-25 | 1995-12-08 | Nec Corp | Felxible film and semiconductor device equipped with it |
JPH08288424A (en) * | 1995-04-18 | 1996-11-01 | Nec Corp | Semiconductor device |
US6175151B1 (en) | 1997-01-23 | 2001-01-16 | Seiko Epson Corporation | Film carrier tape, semiconductor assembly, semiconductor device, and method of manufacturing the same, mounted board, and electronic instrument |
KR100298285B1 (en) * | 1997-10-14 | 2001-09-06 | 가네꼬 히사시 | Semiconductor device having simple protective structure and process of fabrication thereof |
EP0923128A4 (en) * | 1997-06-23 | 2004-07-21 | Citizen Watch Co Ltd | Semiconductor package and method for manufacturing the same |
-
1991
- 1991-08-02 JP JP21647591A patent/JPH04233749A/en active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07321157A (en) * | 1994-05-25 | 1995-12-08 | Nec Corp | Felxible film and semiconductor device equipped with it |
US5905303A (en) * | 1994-05-25 | 1999-05-18 | Nec Corporation | Method for manufacturing bump leaded film carrier type semiconductor device |
JPH08288424A (en) * | 1995-04-18 | 1996-11-01 | Nec Corp | Semiconductor device |
US5892271A (en) * | 1995-04-18 | 1999-04-06 | Nec Corporation | Semiconductor device |
US6175151B1 (en) | 1997-01-23 | 2001-01-16 | Seiko Epson Corporation | Film carrier tape, semiconductor assembly, semiconductor device, and method of manufacturing the same, mounted board, and electronic instrument |
US6414382B1 (en) | 1997-01-23 | 2002-07-02 | Seiko Epson Corporation | Film carrier tape, semiconductor assembly, semiconductor device and method of manufacturing the same, mounted board, and electronic instrument |
US6646338B2 (en) | 1997-01-23 | 2003-11-11 | Seiko Epson Corporation | Film carrier tape, semiconductor assembly, semiconductor device, and method of manufacturing the same, mounted board, and electronic instrument |
EP0923128A4 (en) * | 1997-06-23 | 2004-07-21 | Citizen Watch Co Ltd | Semiconductor package and method for manufacturing the same |
KR100298285B1 (en) * | 1997-10-14 | 2001-09-06 | 가네꼬 히사시 | Semiconductor device having simple protective structure and process of fabrication thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5293067A (en) | Integrated circuit chip carrier | |
US6501157B1 (en) | Substrate for accepting wire bonded or flip-chip components | |
US8124453B2 (en) | Vertically packaged MOSFET and IC power devices as integrated module using 3D interconnected laminates | |
US7514768B2 (en) | Package structure for a semiconductor device incorporating enhanced solder bump structure | |
US8330264B2 (en) | Packaging configurations for vertical electronic devices using conductive traces disposed on laminated board layers | |
KR100269528B1 (en) | High performance, low cost multi-chip module package | |
US6329708B1 (en) | Micro ball grid array semiconductor device and semiconductor module | |
EP1122786A2 (en) | High performance multi-chip IC package | |
KR970067801A (en) | Semiconductor device and manufacturing method thereof | |
US6368894B1 (en) | Multi-chip semiconductor module and manufacturing process thereof | |
JPS62584B2 (en) | ||
JP2001168131A (en) | Thin interconnection structure | |
US20030042591A1 (en) | Electronic component with at least two stacked semiconductor chips, and fabrication method | |
EP1041618A4 (en) | Semiconductor device and manufacturing method thereof, circuit board and electronic equipment | |
JPH04233749A (en) | Flexible chip carrier for electric assembly use | |
US7847414B2 (en) | Chip package structure | |
US20060103032A1 (en) | Die attach material for TBGA or flexible circuitry | |
US6674163B1 (en) | Package structure for a semiconductor device | |
JP3348562B2 (en) | Semiconductor package mounting structure | |
JP2003133510A (en) | Stacked semiconductor device | |
JP2734684B2 (en) | Semiconductor device package | |
CN113363229A (en) | Semiconductor package and method of manufacturing the same | |
JP4328978B2 (en) | Manufacturing method of semiconductor device | |
KR200296287Y1 (en) | Semiconductor device | |
KR20020005823A (en) | Ball grid array package using tape trace substrate |