JPH04217146A - Data communication equipment - Google Patents

Data communication equipment

Info

Publication number
JPH04217146A
JPH04217146A JP2403778A JP40377890A JPH04217146A JP H04217146 A JPH04217146 A JP H04217146A JP 2403778 A JP2403778 A JP 2403778A JP 40377890 A JP40377890 A JP 40377890A JP H04217146 A JPH04217146 A JP H04217146A
Authority
JP
Japan
Prior art keywords
message
buffer
reception
transmission
data communication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2403778A
Other languages
Japanese (ja)
Inventor
Etsuya Yokoyama
横山 悦也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2403778A priority Critical patent/JPH04217146A/en
Publication of JPH04217146A publication Critical patent/JPH04217146A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To continuously receive the data without using plural reception buffers by dividing only a reception buffer into the semi-duplex areas. CONSTITUTION:A reception buffer 26 is divided into an area including the buffer addresses 1-n and a semi-duplex area including the buffer addresses (n+1)-2n. Then the buffer 26 stores a received message 1a in the area of the addresses 1-n and then transfers the message 1a to a control microcomputer 3 via a bus 29. If the reception of a message 2a is started while the message 1a is transferred to the microcomputer 3, the message 2a is stored in the area of the addresses (n+1)-2n of the buffer 26. Thus it is possible to prevent the destruction of the data to be transferred to the microcomputer 3 and also to prevent the non-reception of the message 2a.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】この発明は連続的な受信処理を可
能にした車載電子機器間のデータ通信装置に関するもの
である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data communication device between in-vehicle electronic devices that enables continuous reception processing.

【0002】0002

【従来の技術】自動車内通信ネットワークの伝送制御に
システムの拡張性,伝送制御の容易性などより、CSM
A/CDが広く用いられる(例えばBoschCAH,
 マツダPALMNETなど)。また、伝送制御装置は
各種の電子機器への塔載性のため、1チップIC(以下
伝送制御ICと称す)化するのが一般的である。
[Prior Art] CSM is used for transmission control of in-vehicle communication networks due to system expandability and ease of transmission control.
A/CD is widely used (e.g. Bosch CAH,
Mazda PALMNET, etc.). Further, the transmission control device is generally implemented as a one-chip IC (hereinafter referred to as a transmission control IC) in order to be easily mounted on various electronic devices.

【0003】このICの構成は図1に示す。この図1は
後述するこの発明のデータ通信装置と同一構成をなすも
のであり、従来例の説明に際し、この図1を援用して説
明する。図1の1はメッセージ1a,2aなどを伝送す
る伝送路、3は制御マイクロコンピュータ(以下制御マ
イコンという)である。制御マイコン3はバス29を介
して、受信バッファ26、送信バッファ27に接続され
ており、これらの受信バッファ26、送信バッファ27
はフレーム化部25を介して、符号化器23、復号化器
24に接続されている。符号器23はトランシーバ20
を介して伝送路1に接続され、この符号器23とトラン
シーバ20は送信手段を構成している。伝送路1はレシ
ーバ21を介して復号器24に接続されている。レシー
バ21と復号器24とにより、受信手段を構成している
。符号器23と復号器24の間には、衝突検出回路22
が接続されている。また、制御部28は送信バッファ2
7、フレーム化部25、衝突検出回路25を制御するも
のである。
The configuration of this IC is shown in FIG. This FIG. 1 has the same configuration as a data communication device of the present invention which will be described later, and when explaining the conventional example, this FIG. 1 will be referred to and explained. 1 in FIG. 1 is a transmission line for transmitting messages 1a, 2a, etc., and 3 is a control microcomputer (hereinafter referred to as control microcomputer). The control microcomputer 3 is connected to a reception buffer 26 and a transmission buffer 27 via a bus 29.
is connected to an encoder 23 and a decoder 24 via a framing section 25. Encoder 23 is transceiver 20
The encoder 23 and transceiver 20 constitute a transmitting means. The transmission line 1 is connected to a decoder 24 via a receiver 21. The receiver 21 and the decoder 24 constitute a receiving means. A collision detection circuit 22 is provided between the encoder 23 and the decoder 24.
is connected. The control unit 28 also controls the transmission buffer 2
7. Controls the framing unit 25 and collision detection circuit 25.

【0004】このようなデータ通信装置において、伝送
路上へのメッセージの送受信は図1の送信バッファ27
、受信バッファ26を介して行なうのであるが、従来の
データ通信システムでは、この送信バッファ27、受信
バッファ26の構成が図3や図4に示すように1メッセ
ージ分もしくは複数メッセージ分設けられていた。バッ
ファアドレス「1」から「n」(nは正の整数)までの
領域と、バッファアドレス「n+1」から「2n」まで
の半2重化領域に分割した半2重化構成の受信バッファ
を設けたものである。
In such a data communication device, messages are sent and received on the transmission path using the transmission buffer 27 shown in FIG.
, via the reception buffer 26, but in conventional data communication systems, the configuration of the transmission buffer 27 and reception buffer 26 was provided for one message or multiple messages as shown in FIGS. 3 and 4. . A receive buffer with a half-duplex configuration is provided, which is divided into an area from buffer addresses "1" to "n" (n is a positive integer) and a half-duplex area from buffer addresses "n+1" to "2n". It is something that

【0005】次に動作について説明する。図1に示す伝
送制御ICブロック図では送信時は送信データが制御マ
イコン3よりバス29を通して一旦送受信バッファ27
に格納され、1メッセージ分のデータを格納し終えると
、フレーム化部25でメッセージフレームを生成し、符
号器23、トランシーバ20を介して伝送路1に送出さ
れる。
Next, the operation will be explained. In the transmission control IC block diagram shown in FIG.
When the data for one message has been stored, a message frame is generated in the framer 25 and sent to the transmission line 1 via the encoder 23 and the transceiver 20.

【0006】また、受信時については、伝送路1からの
メッセージはレシーバ21、復号器24を介して受信し
、フレーム化部25によってメッセージフレームを1バ
イト単位に分解し、受信バッファ26に格納する。これ
を制御マイコン3がバス29を介して読み取ることによ
り、伝送路1からの受信操作を行なう。
[0006] Also, at the time of reception, the message from the transmission path 1 is received via the receiver 21 and the decoder 24, and the message frame is decomposed into 1-byte units by the framer 25 and stored in the reception buffer 26. . The control microcomputer 3 reads this via the bus 29 to perform a reception operation from the transmission line 1.

【0007】伝送制御IC2の受信バッファ26は図3
および図4(a) 〜図4(c) の送信バッファ27
1〜27n、受信バッファ261〜26nに示すように
、送信,受信用を分離し1メッセージ分または複数メッ
セージ分のデータがバイト単位で格納できるような構成
となっている。
The reception buffer 26 of the transmission control IC 2 is shown in FIG.
and the transmission buffer 27 in FIGS. 4(a) to 4(c).
As shown in the buffers 1 to 27n and the reception buffers 261 to 26n, the configuration is such that transmission and reception are separated and data for one message or multiple messages can be stored in byte units.

【0008】[0008]

【発明が解決しようとする課題】従来の伝送制御ICで
は、バッファの構成が送受信それぞれ1メッセージ分し
か無いため、連続的な受信処理が出来なかった。また、
同じ考え方で連続的な受信処理を行なうには、図4(a
) 〜図4(c) に示すように、複数メッセージ分だ
け、バッファを用意しなければならず、伝送制御IC2
の回路規模、コストの増大につながっていた。
Problems to be Solved by the Invention In conventional transmission control ICs, continuous reception processing was not possible because the buffer configuration was only for one message each for transmission and reception. Also,
To perform continuous reception processing using the same concept, Figure 4 (a)
) ~ As shown in Figure 4(c), buffers must be prepared for multiple messages, and the transmission control IC2
This led to an increase in circuit scale and cost.

【0009】この発明は上記の課題を解消するためにな
されたもので、複数の受信バッファを利用することなし
で連続的な受信処理を実現することができるデータ通信
装置を得ることを目的とする。
[0009] This invention was made to solve the above-mentioned problems, and an object thereof is to obtain a data communication device that can realize continuous reception processing without using multiple reception buffers. .

【0010】0010

【課題を解決するための手段】この発明に係るデータ通
信装置は、バッファアドレス「1」から「n」(nは正
の整数)までの領域と、バッファアドレス「n+1」か
ら「2n」までの半2重化領域に分割した半2重化構成
の受信バッファを設けたものである。
[Means for Solving the Problems] A data communication device according to the present invention has an area from buffer addresses "1" to "n" (n is a positive integer) and an area from buffer addresses "n+1" to "2n". A receiving buffer with a half-duplex configuration divided into half-duplex areas is provided.

【0011】[0011]

【作用】この発明における受信バッファは、バッファア
ドレス「1」から「n」までの領域と、バッファアドレ
ス「n+1」から「2n」までの半2重化領域に分割し
ているので、連続的な受信を行なう場合の2番目のメッ
セージを「n+1」から「2n」の領域にバッファリン
グすることによって、受信の抜け防止を複数メッセージ
分のバッファを設けずに実現している。
[Operation] The reception buffer in this invention is divided into an area from buffer address "1" to "n" and a half-duplex area from buffer address "n+1" to "2n", so it is continuous. By buffering the second message in the case of reception in the area from "n+1" to "2n", the prevention of reception omissions is achieved without providing a buffer for multiple messages.

【0012】0012

【実施例】以下、この発明のデータ通信装置の実施例に
ついて図面に基づき説明する。この発明のデータ通信装
置の基本的構成は、図1に示す伝送制御IC2と全く同
じであるが、このうち、受信バッファ26、送信バッフ
ァ27の構成が図2に示すように、受信バッファ26が
バッファアドレス「1」から「n」までの領域と、バッ
ファアドレス「n+1」から「2n」までの半2重化領
域の2つに分割して構成するものである。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of a data communication device of the present invention will be described with reference to the drawings. The basic configuration of the data communication device of the present invention is exactly the same as the transmission control IC 2 shown in FIG. It is divided into two areas: an area from buffer addresses "1" to "n" and a half-duplex area from buffer addresses "n+1" to "2n".

【0013】次に動作について説明する。この動作の説
明に際し、図1に示すように、メッセージ1aとメッセ
ージ2aが伝送路1上を連続しているときの受信につい
て説明する。まず、伝送制御IC2はメッセージ1aを
レシーバ21、復号器24を介して受信し、フレーム化
部25によってメッセージをバイト単位に分割して受信
バッファ26に格納する。
Next, the operation will be explained. In explaining this operation, reception when message 1a and message 2a are continuous on transmission path 1 as shown in FIG. 1 will be explained. First, the transmission control IC 2 receives the message 1a via the receiver 21 and the decoder 24, and the framer 25 divides the message into bytes and stores them in the reception buffer 26.

【0014】受信バッファ26の構成は図2のようにな
っており、メッセージ1aの受信では、バッファアドレ
ス「1」から「n」の領域に格納完了してからバス29
を介して制御用マイコン3への転送を行なう。この制御
マイコン3への転送処理中にメッセージ2aの受信が開
始した場合に、図1の受信バッファ26のバッファアド
レス「n+1」から「2n」の領域へメッセージ2の格
納を行なうことによって、制御マイコン3への転送デー
タの破壊およびメッセージ2aの受信不履行を防止する
ものである。
The configuration of the reception buffer 26 is as shown in FIG.
The data is transferred to the control microcomputer 3 via. When the reception of the message 2a starts during the transfer process to the control microcomputer 3, the control microcomputer stores the message 2 in the area from buffer address "n+1" to "2n" of the reception buffer 26 in FIG. This prevents destruction of data transferred to Message 2a and failure to receive message 2a.

【0015】メッセージ2aがメッセージ1aの内容を
制御マイコン3に転送完了後に受信開始した場合には、
メッセージ1aの受信処理と同様に受信バッファ26の
バッファアドレス「1」から「n」までの領域に格納後
に制御マイコン3へ転送する。
If message 2a starts receiving after the contents of message 1a have been transferred to control microcomputer 3,
Similar to the reception process of the message 1a, the message is stored in the area from buffer addresses "1" to "n" of the reception buffer 26 and then transferred to the control microcomputer 3.

【0016】なお、図2の受信バッファのバッファアド
レス「n+1」から「2n」の領域は必ずしも1メッセ
ージ分のバイト長が無くともよい。例えば、メッセージ
の先頭3バイトがネットワーク上のアドレスや制御コマ
ンドを示すメッセージフォーマットを利用している場合
には、バッファアドレス「n+1」から「n+3」まで
の2重化領域を設ければ、連続したメッセージの全てを
受信はできないが、受信しきれなかったメッセージのア
ドレス,コマンドの種類などを受信側で確認できるので
、再送要求を出すことは可能である。しかも、この方法
を用いる場合は、図3に示す従来のデータ通信システム
に適用したバッファ数より3バイトしか、バッファ容量
を増やさずに実現できる。
Note that the area from buffer addresses "n+1" to "2n" of the reception buffer in FIG. 2 does not necessarily have a byte length for one message. For example, if a message format is used in which the first 3 bytes of the message indicate an address on the network or a control command, if a duplex area is provided from buffer addresses "n+1" to "n+3", continuous Although it is not possible to receive all messages, it is possible to request retransmission because the receiving side can check the addresses, command types, etc. of messages that could not be received. Moreover, when this method is used, the number of buffers can be reduced to only 3 bytes compared to the number of buffers applied to the conventional data communication system shown in FIG. 3 without increasing the buffer capacity.

【0017】[0017]

【発明の効果】以上のように、この発明によれば、伝送
制御用ICの受信バッファのみを半2重化するように構
成したので、連続的なメッセージ受信処理を容易に実現
することができる。
[Effects of the Invention] As described above, according to the present invention, since only the reception buffer of the transmission control IC is configured to be half-duplexed, continuous message reception processing can be easily realized. .

【0018】また、受信バッファの半2重化部分を数バ
イト以内に抑えれば、さらに簡単なハードウエア構成で
連続受信時のメッセージの抜けを防止できる。
Furthermore, if the half-duplex portion of the receive buffer is kept within a few bytes, it is possible to prevent messages from being dropped during continuous reception with a simpler hardware configuration.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】この発明の一実施例によるデータ通信装置のブ
ロック図である。
FIG. 1 is a block diagram of a data communication device according to an embodiment of the present invention.

【図2】図1のデータ通信装置における受信バッファの
構成説明図である。
FIG. 2 is an explanatory diagram of a configuration of a reception buffer in the data communication device of FIG. 1;

【図3】従来のデータ通信装置における受信バッファお
よび送信バッファの構成説明図である。
FIG. 3 is a diagram illustrating the configuration of a reception buffer and a transmission buffer in a conventional data communication device.

【図4】従来のデータ通信装置における受信バッファお
よび送信バッファの構成説明図である。
FIG. 4 is a diagram illustrating the configuration of a reception buffer and a transmission buffer in a conventional data communication device.

【符号の説明】[Explanation of symbols]

1  伝送路 2  伝送制御IC 3  制御マイクロコンピュータ 20  トランシーバ 21  レシーバ 22  衝突検出回路 23  符号器 24  復号器 25  フレーム化部 26  受信バッファ 27  送信バッファ 28  制御部 1 Transmission line 2 Transmission control IC 3 Control microcomputer 20 Transceiver 21 Receiver 22 Collision detection circuit 23 Encoder 24 Decoder 25 Framing section 26 Receive buffer 27 Transmission buffer 28 Control section

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】  制御マイクロコンピュータより転送さ
れる送信データを格納する送信バッファと、この送信バ
ッファで格納された送信データからメッセージフレーム
を生成するとともに、伝送路に伝送されるメッセージの
受信時にこのメッセージをバイト単位に分解するフレー
ム化部と、このフレーム化部で生成された上記メッセー
ジフレームを上記伝送路に送信する送信手段と、上記伝
送路に伝送されるメッセージを受信して上記フレーム化
部に転送する受信手段と、バッファアドレスの領域が半
2重化され上記受信手段で受信されて上記フレーム化部
でバイト単位で分解されたメッセージを格納完了後上記
制御マイクロコンピュータに転送するとともに後続メッ
セージの受信時には上記フレーム化部でバイト単位で分
解されたメッセージを隣接するアドレスに格納後上記制
御マイクロコンピュータに転送する受信バッファとを備
えたデータ通信装置。
1. A transmission buffer that stores transmission data transferred from a control microcomputer; a message frame is generated from the transmission data stored in the transmission buffer; and a message frame is generated from the transmission data stored in the transmission buffer; a framing unit that decomposes the message into bytes; a transmitting unit that sends the message frame generated by the framing unit to the transmission path; and a sending unit that receives the message transmitted to the transmission path and sends it to the framing unit. The area of the receiving means to be transferred and the buffer address are half-duplexed, and the message received by the receiving means and decomposed into bytes by the frame forming section is transferred to the control microcomputer after completion of storage, and the subsequent message is A data communication device comprising a reception buffer for storing a message decomposed into bytes in the frame unit at the time of reception in an adjacent address and then transferring it to the control microcomputer.
JP2403778A 1990-12-19 1990-12-19 Data communication equipment Pending JPH04217146A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2403778A JPH04217146A (en) 1990-12-19 1990-12-19 Data communication equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2403778A JPH04217146A (en) 1990-12-19 1990-12-19 Data communication equipment

Publications (1)

Publication Number Publication Date
JPH04217146A true JPH04217146A (en) 1992-08-07

Family

ID=18513508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2403778A Pending JPH04217146A (en) 1990-12-19 1990-12-19 Data communication equipment

Country Status (1)

Country Link
JP (1) JPH04217146A (en)

Similar Documents

Publication Publication Date Title
EP0525985B1 (en) High speed duplex data link interface
BR9809771A (en) Method for transmitting packet-bound data in a mobile communications system
KR940008582A (en) Circuit
JPH04217146A (en) Data communication equipment
JPH03191649A (en) Method and device for transferring data at high speed
JPH0220026B2 (en)
KR0184194B1 (en) Internal process transmission apparatus using btl logic
JPH0229259B2 (en)
JPS6214553A (en) Multiplex signal concentrating and distributing device
JPS6314534A (en) Communication equipment using contention system
JPH03143047A (en) Communication control system
JPH03255749A (en) Data transfer system for communication control equipment
JPS6260337A (en) Communication call management system
JPH05227180A (en) Repeater for network
JPS60190050A (en) Transmission system
JPS60117846A (en) Data transmission system
JPH0490228A (en) Lan control method
JPS6146649A (en) Time division multiplex loop transmission system
JPS62236238A (en) Loop type data transmitting method
JPS6354844A (en) Code independent type packet forming system for semi-duplex communication
JPH04144445A (en) Data prereception priority selecting system for duplex line lan
JPH0243845A (en) Data transmission system
JPH0897846A (en) Network management system
JPS59183556A (en) Packet multiplexing system
JPS60229547A (en) Flow control system of bus type communication system