JPH04214647A - 半導体結晶物の取り付け方法 - Google Patents

半導体結晶物の取り付け方法

Info

Publication number
JPH04214647A
JPH04214647A JP3038910A JP3891091A JPH04214647A JP H04214647 A JPH04214647 A JP H04214647A JP 3038910 A JP3038910 A JP 3038910A JP 3891091 A JP3891091 A JP 3891091A JP H04214647 A JPH04214647 A JP H04214647A
Authority
JP
Japan
Prior art keywords
contact
etching
substrate
crystal
conductive connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3038910A
Other languages
English (en)
Inventor
Evgenius Stjepanovic Bugajec
エフゲニウス・スチェパノヴィッチ・ブガジェク
Vaclav Vaclavovic Prokopovic
ヴァクラフ・ヴァクラヴォヴィッチ・プロコポヴィッチ
Janos Bocsanczy
ヤノス・ボクサンクツィー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of JPH04214647A publication Critical patent/JPH04214647A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0101—Neon [Ne]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、実質上同一平面に露出
した接触部を前表面上に有する半導体結晶物を、ベース
サポートまたは基体上に取り付ける方法に関するもので
あり、この方法は、機械的な取り付けと、導電性接続を
設けることを包含する。この方法では、単結晶集積回路
（ＩＣ）とハイブリッド集積回路（ＨＩＣ）との両方の
製造に使用することができる。
【０００２】
【従来の技術および課題】ハイブリッド集積回路の製造
において、結晶物を基体またはベースサポートに連結す
る方法、すなわち取り付け方法は、非常に重要である。 結晶物の連結に、最も幅広く使用されている方法は、ワ
イヤによるものである。この方法は、比較的簡単であり
、結晶物のすべてのタイプに適している。この方法を用
いれば、半導体結晶物は、共晶または接着剤によって接
続され、またはベースサポートに他の方法によって確実
に接続され得る。続いて、導電性ワイヤが超音波または
熱圧着によって結合される。この方法は、明らかに多大
なかなりの労力のかかるものであり、労力が要求される
のにもかかわらず、導電性接続は信頼できず、且つ装填
したものを保護する機械的な能力がほんの僅かである。 さらに、この接続の電気的なパラメーターは非常に高く
（それ故スイッチングの頻度の増加が制限され）および
これらのパラメーターは、基体やベースサポートが異な
ると、変化することがある。
【０００３】球状、円柱、棒状の形状またはその他の特
殊な形状のアウトプットまたは接触部をもつ結晶物を使
用するための、取り付け方法またはそのプロセスは、既
知である。しかし、このような特殊な接触をもった半導
体結晶物の生産は、技術的に複雑であり、コストもかか
る。さらに、このタイプの構造の場合においては、電気
的な接続の質を調査しなければならない問題、結晶物か
らの熱の排出または放熱（ヒートシンク）の問題、およ
びこの従来の方法では、質の低い品物が高い割合で生産
される問題が、常に存在する。上記のような問題をなく
すために、英国特許第２１３０７９４号には、最初に、
表を下にした結晶物を補助基体上に置き、逆側から前方
へエポキシ樹脂を流し込んでこれを覆うというプロセス
が記載されている。続くエポキシ樹脂の硬化で、樹脂中
の結晶物は、補助基体から分離され、続いて多層の導電
ストリップが、感光性ポリマーペーストによって適用さ
れる。この方法またはプロセスは、接触部表面が結晶物
の前表面上に近付くことができ、且つこの接触部の形成
は、比較的単純であるという有利さをもつ。基体または
ベースサポートとの接触の機械的強度も良好である。さ
らにＨＩＣの表面の直線性も良好である。
【０００４】しかし、幅広いプロセスで使用されるため
には、欠点もある。それらのいくつかの欠点としては、
熱の排出または放熱が貧弱であることや、望ましくない
かなり低い周波数を要求する超高周波（ＵＨＦ）の特性
等がある。さらに合成樹脂は、急速に劣化し、ベースサ
ポートの機械的強度も低くなる。また、このポリマーの
導体は、非常に貧弱な機械的および電気的特性、または
パラメーターを有する。さらに、特殊な感光性のペース
ト材料を使用しなくてはならない。このほか、無機材料
、例えばケイ素、陽極酸化したアルミニウムまたはセラ
ミック（日本国特許第５６−４８２３号）で作製したベ
ースサポートとともに作用させる方法が知られている。 このタイプのプロセスは、一般的に、サポート中に貫通
した穴または貫通しない穴を形成し、その後にそこに結
晶物が導入される。次に、結晶物の逆側から、ガラス、
ポリシリコンまたはその他の無機の誘電性物質をその上
にコートする。このやり方で形成されたＨＩＣは、平ら
であり、真空−蒸気−金属化によって、半導体結晶物の
接触部の表面に導電ストリップを直接設けることができ
る。
【０００５】これらの方法のすべてにある欠点は、材料
を平ら、水平または同じ高さの端部とすることが非常に
困難なことである。結果として、これらの方法は、多結
晶ＨＩＣの製造には適切ではない。さらに、形成した多
数の穴は、ベースサポートに加えすべての構造の機械的
強度を減少させる。さらに、このような穴を生じさせる
ことは、その位置および寸法を非常に正確にしなけらば
ならず、非常にコストがかかり、実際にこの方法では、
自動化することができない。さらに加えて、ＨＩＣの構
造は、周期的な温度誤差に影響を受けやすい。その他、
米国特許第３９０３５０９号には、“半導体−熱可塑性
樹脂−誘電性物質のプロセス”という発明の名称で、こ
こには半導体結晶物をベースサポートに取り付け、その
後多数の柱、支柱または電気的なパイルを所望する高さ
に電解メッキの作用により、上方に引き上げられ、誘電
性の材料がカバーとして置かれ、この取り付けは、一定
の場所で開始され、導電ストリップが最上部に取り付け
られるという方法が知られている。この方法の有利さは
、導電性接続の形成において、高い機械的強度と高い信
頼性を有することである。欠点は、一つの層から他の層
へ柱（ｃｏｌｕｍｎ）を移動するために、周波数の範囲
が制限されること、ベースサポート上に非常に正確に半
導体結晶物を置く必要があること、結晶物と柱、支柱ま
たは電気的なパイルとを幾何学的に水平に維持しなけれ
ばならないので、種々の高さの結晶物が使用できないこ
とである。 さらに、正確な柱の高さを保証するために、非常に複雑
な電解メッキの作用する手法が必要とされ、且つお互い
に緊密に隣接する多数の結晶物を組み立てることができ
ない。
【０００６】本発明方法の概念におそらく最も近い従来
の方法は、シュミット（Ｓｃｈｍｉｄ）およびメルチャ
ー（Ｍｅｌｃｈｉｏｒ）、“ピコ秒の装置のための同一
平面上のフリップチップ取り付け技術”ジャーナル・オ
ブ・レビュー・サイエンス・インスツルメンツ（Ｊｏｕ
ｒｎａｌ　Ｒｅｖ　Ｓｃｉ．　Ｉｎｓｔｒｕｍ）、５５
巻（１９８４年）、第１１号、１８５４〜１８５８頁に
開示されている方法である。このプロセスは、以下に示
されているステップを行うもので図面の図１〜図４に関
連して記載されている。最初に、図１に示したように、
超高周波の導電ストリップＣＳ１およびＣＳ２それぞれ
が、基体またはファウンデーション（ベース）サポート
Ｓおよび半導体結晶物Ｃ上に設けられる。続いて、図２
に示すように、はんだＳ０と溶融媒体ＦＭが基体または
ベースサポートに適用される。次に、図３に示したよう
に、前表面上に接触部ＣＳ２をもつベースサポートＳ上
に、単結晶物Ｃが取り付けられる。最後に、図４に示し
たように、減圧下ではんだ付けを行い、示したような物
品を作製する。さらに詳細にこのプロセスを考慮してみ
ると、同一平面（同じ平面である）の先細の導電ストリ
ップ（ＣＳＲ）を有する半導体結晶物ＧａＡｓの光学的
な電気構造の要素Ｃは、その前記ストリップがある側が
、サファイアの基体またはベースサポートＳ上になるよ
うに置かれる。ベースサポートＳは、同様に、先細で、
同一平面上の導電ストリップ（ＣＳ１）を備えている。 ４μｍの厚さのインジウム層が、電気化学的な手段によ
って、あらかじめベースサポートの接触部の表面上すべ
てに適用されている。続いて、薄いコロホニウム（樹脂
）層が適用される。結晶物は、顕微鏡によって正確な場
所に設置される。コロホニウムは、接着剤としてはたら
く。続いて、水素雰囲気中において、２５０℃で、３０
秒間はんだ付けを行う。このプロセスにおいては、コロ
ホニウムは、溶融媒体として役立つ。次に、残りのコロ
ホニウムをアセトンによって除去し、結晶物を保護する
ためにシリコンゴムで囲む。
【０００７】この既知のプロセスのいくつかの重要な有
利さは、比較的高い機械的強度およびＵＨＦの範囲で、
結晶物と基体との間に導電性の好適な接続をもつことで
ある。このように、約数μｍの大きさの半導体結晶物を
、約数百または数千μｍの大きさの他の半導体結晶物に
接続することができる。さらに、基体に穴をあける必要
がないことも有利である。一方、従来の技術のフリップ
チップ法と同様な欠点がある。それは、熱の排出または
放熱が、はんだ付けした場所または継目を通ってしか行
われない、はんだ付けの接続部をチェックすることがさ
らに難しくなる、はんだ付けの要求および条件が複雑で
ある、はんだ付けに活性である特殊な成分を必要とする
、両方の部分上の金属コーティングが容易にはんだ付け
できない、等がある。さらに、ファウンデーションサポ
ートと結晶物との間のコロホニーの完全な除去が全くで
きず、結晶物を取り付ける表面は、活性要素の表面より
もかなり大きくなければならないことになる。換言すれ
ば、コストのかかる半導体材料を使用して、ほんの僅か
な利益しか得られない。例えば、５０μｍ２よりも小さ
い活性要素の表面をもつ引用した例において、結晶物は
、少なくとも４ｍｍ２の表面を取り付けて使用されるが
、その結果、コストのかかるＧａＡｓの表面は、僅かに
その１／８００００のみが使用されているにすぎない。 さらに、基体と結晶物との間の狭い裂け目に、空気中の
水分が集まるために、接続の電気的な特性に悪い影響を
及ぼして金属の腐食を早め、構成する要素の化学変化を
導くという問題がある。
【０００８】
【課題を解決するための手段】本発明の目的は、上記の
プロセスで製造した製造物の質を改善する方法を提供す
ることである。この目的は、半導体結晶物の前表面を含
む全表面を、誘電性物質で基体またはベースサポートに
結合させ（例えば接着剤で結合させる）、続いて接触部
を順番に少なくとも１部分露出させ、その後、基体また
はサポート上に導電性物質をコーティングすることによ
り、接触部に導電性接続を行う、という本発明により達
成される。本発明方法と上述した従来法との間の重要で
あり、且つかなり相違することは、図１と対比して、Ｕ
ＨＦの導電ストリップを半導体結晶物上に作製（形成す
る）必要がないということである。結晶物は、その前表
面に結合した単純な接触部の表面が設けられ、対応する
導電性ストリップを備えた基体に、非常に薄い誘電性の
層によって接合される。続いて、半導体結晶物から材料
を除去して、接触部が外側から近付きやすくなるように
、少なくとも１部分は露出させる。結晶物の接触部およ
び基体の導電ストリップは、ほとんど同じ平面に位置す
る（例えば、僅かに約１〜３μｍの高さの相違の水平度
である）。それで、接続場所または継目によりまたはそ
こで生じる、仮にあるとするとＵＨＦの範囲で重要であ
る、キャパシタンスが実際に排除される。
【０００９】上述のフリップチップ法において、この方
法では、特殊の取り付け表面による固定は、接触部の表
面またはそこでのみ行われる。本発明の方法においては
、これと比較すると、結晶物は、その表面の全体を基体
に取り付けられる。従って、前もって結晶物の接触部の
表面を特殊処理する必要がない。換言すれば、特殊なサ
ポート、支柱または電気的な柱、またはパイル等の構造
を必要としない。本発明方法は、さらに機能していると
きでも、相当高い機械的な信頼性を提供する。本発明方
法は、さらに、結晶物から材料の１部分を除去すること
により結晶物の重量を軽くさせ、このためさらに機械的
な障害または干渉に敏感でなくなるという有利さをもつ
。基体上の実質的に同じ平面に、結晶物の接触部の表面
および導電ストリップを配置することは、操作可能な最
大のＵＨＦ波の範囲をこの構造で行えるように、結晶物
の接触部表面を、先細のＵＨＦ−導体ストリップの部分
として役立たせて、協同して利用できることになる。 また、広い伝達表面（結晶物の前表面のすべて）および
誘電性物質の最少の厚さの層によって、熱の排出または
伝導（放熱）が改善される。これによって、第一に、放
熱を行う基体に直接隣接して熱源を置くことができる。
【００１０】既知のエッチング法は、接触部を露出させ
るときの、半導体結晶物の材料上の腐食を行うのに好適
である。半導体プレートおよび結晶物のエッチングは、
幅広く行われている。選択的な処理に関しては、技術的
に非常にコストのかかるフォトリトグラフィー法が一般
的に使用されている。一方、本発明方法では、フォトリ
トグラフィーを使用することなく、等方性のエッチング
法を使用できる。このように、基体に接続していない表
面は、同時にエッチングされる。続いて、結晶物を一定
のあらかじめ決められた高さから、接触部の表面が所望
した広さに露出され、かつ近付き易くされたときに、結
晶物のあらかじめ決められたカサが後部に残るようなや
り方でエッチングされる。このための、結晶物の高さは
、以下の条件によらなければならない：
【００１１】
【数１】ｈ＜ｔ・Ｖｖ （式中、ｔはエッチングの時間であり、Ｖｖは、垂直ま
たは直角方向のエッチングの速さである）エッチングは
、以下の式により正確に行う：
【００１２】
【数２】 （式中、ａは結晶物の一方の縁部と接触部との距離であ
り、ｂは、ａの距離と同様の方向に測定した接触部の表
面の長さであり、Ｖｈは、横または横方向のエッチング
の速さである）続いて結果は：
【００１３】
【数３】 横方向と垂直方向のエッチングの速さが同一ならば、以
下の条件が残る：
【００１４】
【数４】ｈ＞ａ＋ｂ これが通常実際的に実行される。本発明の新規な取り付
け方法は、棒状の出力装置の結晶物の取り付け技術と同
様である。しかし、本発明方法の取り付け技術は、結晶
物がすでにサポートと堅く取り付けられているときに、
結晶物を処理するという取り付け技術とは異なる。棒状
の出力装置に薄い金属層を適用することは、もはや問題
ではなく、結晶物の最初の寸法は、いかなる所望するも
のでもよい。さらに、本発明方法では、接触部をもつ接
続場所で、障害が発生する可能性はない。結晶物の最終
寸法を、その最初の寸法よりもかなり小さくできること
は、非常に重要なことである。これによって、ミリメー
トル以下のＵＨＦ技術において興味深い展望が開ける。 さらに、結晶物の寸法を減少させることは、結晶物の本
体および設置層における、お互いと結合している材料の
異なる膨張率の結果生じる、熱機械的応力をも減少させ
ることができる。本発明の他の特徴および有利さは、以
下の本発明の好適な実施態様の詳細な記載によって、明
らか、または明確となるであろう。
【００１５】例示的な実施態様に従うと、本発明方法ま
たはプロセスではまず、基体またはベースサポート２上
に結晶物１の配置および取り付けを行う。２４×３０×
０．５ｍｍの寸法をもつセラミックプレートを基体２と
して使用することができる。アルミニウムの導電ストリ
ップ３が、プレート２上のあらかじめ決められた配置に
設置され、このストリップ３は、およそ０．８μｍの厚
さとなる。使用される前に、プレート２を、アセトンを
吸収した材料で洗浄する。１．２×１．２×０．４ｍｍ
の寸法のＳｗ結晶物（ＩＣ）は、デバイスの結晶物１と
して使用することができる。ポリメタクリレートのベー
ス上に形成した光感応接着剤を結晶物１の前表面上にコ
ートする。 接着剤が、結晶物の表面を湿らせることができるように
、接着剤中にバチストを浸漬させた後に、また結晶物１
の前表面を覆うために使用するよりも前に、６０×５０
ｍｍの寸法の織物のバチストを上記の目的のために使用
する。続いて、結晶物１の接触部の表面が、基体２の導
電ストリップ３に対応してかかるように、基体２上に結
晶物１の配置を行い、結晶物１を紫外線の照射を伴った
圧縮空気流にかける。紫外線の照射は、およそ５０〜７
０秒間続ける。この照射は、基体２に貫通し、且つ浸透
し、図５の４に示したように、結晶物１と基体２との間
の接着性フィルムを硬化させる。この場合、酸素は阻害
剤として作用し接着剤の光重合を妨げるため、残りの押
されて出てきた接着剤は、硬化しない。この残物は、イ
ソプロピルアルコールとアセトンの３：１の比の混合物
で洗い流される。どの程度洗浄されたかを、顕微鏡を使
って調査する。
【００１６】次の操作（図６参照）は、図５に示した接
着プロセスに続き、完全に隠されまたはふさがれている
接触部６を露出させるために、結晶物１にエッチングを
行う。これらの接触部６は、アルミニウムとすることが
でき、およびそれぞれ順番に、例えば１００×１００μ
ｍの接触部の表面をもつことができる。側部の縁部また
は縁部と、結晶物との距離は、５０μｍである。このプ
ラズマ化学プロセスでは、ＳＦ６：Ａｒの混合ガスをエ
ッチングに使用する。成分の消費量は、それぞれ２．４
ｌ／時間、８．７ｌ／時間であり、有効電力は、３．７
±０．１ＫＷであり、作用させた圧力は、３０±２Ｐａ
である。 エッチングの速度は、約１．２〜１．５μｍ／分である
。 エッチングは、２つの段階で行う。第１は、接触部の表
面の約４０〜５０％が露出され、続いて結晶物１の前表
面に面するその下方に形成され、且つそれまでは新たに
露出した接触部の表面を覆っていたＳｉＯ２層５がエッ
チングされる。この目的のためには、同じ装置を使用す
るが、クラドン（Ｃｈｌａｄｏｎ）２１８を使用する。 その消費量は、１．５±０．１ｌ／時間、であり、有効
電力は、２．８±０．１ＫＷであり、作用させた圧力は
、１５〜１１０Ｐａである。エッチングの速度は、約０
．１１〜０．１２μｍ／分である。次に、図６に示し且
つ記載したように、接触部の表面がＳｉＯ２層５により
部分的に覆われることを除いて、完全に露出するまで、
半導体結晶物（この例では上記に示したようにケイ素で
ある）を、再びエッチングする。
【００１７】本明細書および特許請求の範囲において、
接触部６と結晶物１との間の関係を示すために、“実質
上同一平面”という表現が使用されていることが分かる
。この表現は、図５〜図７に示したものにも存在し、接
触部６の前面の下側の表面が半導体結晶物１のエピタキ
シャル層５の前表面と同一平面ではないという点で不正
確であると思われるかもしれないが、図面における層の
厚さは、大幅に強調されて表現されている。“実質上同
一表面”というフレーズまたは表現は、実際に接触部６
は非常に平らであるので、基体に結晶物を結合させる（
接着させる）プロセスにおいて、二つの平らな表面がお
互いに結合されるようなものであることから使用されて
いる。次に、最終的に図７のような配置が得られるよう
に、接触部６に連結される導電性接続７を作製するプロ
セスを続いて行う。導電性接続を作製するためにはいく
つかの方法があるが、実施例として、以下にそのうちの
いくつか記載する。
【００１８】
【実施例】実施例１ スクリーンを用いる金属の蒸着による導電性接続の製造
　　この方法のために、最初にアルミニウムの表面を適
するように前処理した。セラミックのプレートを、約６
０〜７０℃で約１〜２分間水酸化ナトリウム溶液に浸漬
した。続いて、このプレートを脱イオン水で洗浄し、無
塵の空気流中で乾燥させた。次に、これらを、ＺｎＯ−
４５〜５０ｇ／ｌ ＮａＯＨ−４５０〜５００ｇ／ｌ の組成の亜鉛溶液を含む浴中に置いた。この浴を室温に
し、浸漬時間を約１５〜３０秒間とした。この時間の間
、プレートの入れ戻しを連続的に行った。このようにし
て形成された亜鉛層を一定に、すなわち、明るいまたは
暗い点、またはその他をなくすようにし、もしそうでな
ければこの方法を繰り返した。次に、この部分を脱イオ
ン水で洗浄し、乾燥させた。次に、この亜鉛層を、約１
０〜２０秒間硝酸でエッチングし、洗浄し、もう一度同
様の方法で亜鉛溶液に浸漬させ、このときは、約８〜１
０秒間行った。続いてこのプレートを前記のようにもう
一度洗浄し、乾燥させた。亜鉛接触層の適用に続き、ベ
ースサポートをレリーフマスクで覆い、蒸着チャンバー
中に置いた。このマスクは、青銅箔からなり、厚さは、
結晶物の高さと同一か、それよりも高いものである。こ
の実施例においては、結晶物の高さは、１００±１０μ
ｍであった。この実施例においては、１００μｍの厚さ
の箔ＢｒＢ２を使用した。この箔をフォトレジストでそ
の両側をコートした。続いて、露光の後、カメラのフィ
ルムの露光と同じ方法で、箔上にパターンを形成できる
ように、一方側上に導電性接続のパターンを、その他の
一方側にもさらに結晶物のサポートの表面に加え、導電
性接続のパターンを形成できるように、箔を露光した。 続いて、従来の方法によって、フォトレジストの部分を
除去した。次に、ニッケルの電解液を、露光した表面の
両側上に電解メッキ的にコートした。ニッケル電解液の
組成を以下に示す： 　　ニッケルのコーティングは、５〜８μｍの厚さとし
た。次に、フォトレジストを除去し、“オープンウイン
ドウ”中の青銅箔をＨＮＯ３：Ｈ２Ｏ＝２：１のエッチ
ング溶液でエッチングした。すなわち、エッチング溶液
を、露光した表面に適用した。結晶物サポートの表面の
領域において、箔の金属は、その一方側から、すなわち
、他の一方側上にコートされたニッケル層までのすべて
の厚さをエッチングされなければならない。このことは
、結晶物が基体に取り付けられているにもかかわらず、
基体の表面に堅くシールしてマスクをかみ合わすことに
なる。導電ストリップ上のマスクをより正確に配置させ
るために、この導電性接続に対応するマスクの穴または
ウインドウは、導電性のストリップに対応するものより
も１０〜１５μｍ狭くした。最後に、マスク全体に５〜
５．５μｍの厚さの銅層を適用することにより、導電性
接続７を製造した。
【００１９】実施例２ レーザーパントグラフィーによる導電性接続の製造　　
この場合においては、洗浄した基体を、覗き窓として役
立つ透明ガラスをもつチャンバー中に挿入した。このプ
レートの平面を、ガラスの平面と平行にした。このチャ
ンバーを、４０〜５０Ｐａの圧力の水素ガス流中におい
て、蒸気アルミニウムトリイソブチルで満たした。レー
ザービームは、導電性接続の適切なパターンを作り出し
た。レーザーの有効電力は５〜１０００Ｗ／ｃｍ２とし
た。ビームの径が２０〜３０μｍのマルチモードのＮｅ
レーザーを使用することができた。レーザービームの衝
突場所での温度を２２０〜２６０℃とした。この温度で
、アルミニウムトリイソブチル蒸気が分離され、アルミ
ニウムが遊離された。層の厚さを２〜２．５μｍとする
ために、複数回、前記の衝突場所を放射する必要があっ
た。
【００２０】実施例３ レーザーを用いるニッケル溶液からの析出による導電性
接続の製造 　　実施例１に記載したように、基体（プレート）を同
様に前処理した。亜鉛のコーティングに続き、プレート
を窓ガラスをもつ容器に入れ、プレートを平面に平行と
なるようにした。以下の組成のニッケル溶液を、容器全
体にポンプで注入した。 　この溶液の温度を２０〜２５℃とした。１〜２００Ｗ
／ｃｍ２の有効電力および３０〜５０μｍのビームの寸
法をもつマルチモードのＮｅレーザーを、析出のために
用いた。この方法では、表面上の温度は９０〜１００℃
となった。続いてニッケルを溶液から析出させ、基体上
に沈着させ、導電性接続を形成した。一つのビーム伝達
で０．４〜０．６μｍの厚さの金属層が形成され、続い
て複数の伝達を使用することにより３〜４μｍの厚さの
層が得られた。
【００２１】実施例４ ニッケルの化学的析出による導電性接続の製造　　この
プロセスでは、最初に実施例１に記載したようにアルミ
ニウムの表面を前処理すことから始めた。実施例３で記
載したニッケル溶液を使用した。この溶液の温度を８０
〜９０℃とし、形成のための有効電力を１００ｃｍ２／
ｌとした。ニッケル層の厚さは、処理した長さによった
。３０〜４０分間で約８〜１１μｍの厚さとなった。 このニッケル溶液の適用に続き、ベースサポートを洗浄
し且つ乾燥させた。本発明のこの方法は、以下の有利な
点から、既知の方法と異なっている：大規模で、且つ連
続的に製造するための信頼性のある方法であり、その方
法の各段階において、半導体結晶物の複数の接触部を導
電性接続と同時に処理することができる；外部からの悪
影響に対して、結晶物の前表面を基体自身により保護す
ることができる；穴をあけることなく、且つ材料とは無
関係に、最後の状態では、結晶物の接触部の表面および
導電性接続は、実質的に同一平面上におかれる；接触部
の表面のキャパシタンスの妨害が避けられる；ＵＨＦの
導電性のストリップが、接触部の表面まで広がり、また
は前記表面と結合している；結晶物の熱源が、放熱の基
体と直接隣接しておかれている；結晶物の高さをエピタ
キシャル層まで減少させることができる；導電性接続を
視覚的に観察することができる；損傷している、または
非常に小さい接触部をもつ結晶物も使用することができ
る；導電性接続に使用し得るどんな金属でも、接触部の
表面に使用することができる；一方側の基体と、他の一
方側の結晶物との線膨張係数の相違により生じる熱機械
的応力を、非常に低いレベルに維持することができる。
【００２２】前記の点からみて、本発明の方法では、高
い品質で、信頼性もあり、耐水性で部品の交換も迅速に
でき、高い機械的強度をもち、非常に緊密に取り付けて
も、最適に熱排出または放熱できる、最大限に好適な出
力装置が得られることが理解できるであろう。さらに、
この方法は、実施するにも比較的簡単であり、容易に自
動化することができる。結晶物と連絡するすべての接続
を、基体上にあらかじめ配置することができ、その後の
チェックは組立体で直接することができる。最後に、本
発明の方法は、単に結晶物製造のための標準的な状態ま
たは要求に基づいている。すなわち、接触部の表面は、
その周辺の領域に置かれなくてはならず、その製造に要
求されているものは別にして、接触部の表面の間には、
作用する要素があることはできない。本発明を、その具
体的で模範的な実施態様について記載したが、様々な変
化および変更を、本発明の範囲および精神を逸脱しない
限り、その適切な実施態様において行えることは、当業
者にとって理解できるであろう。
【図面の簡単な説明】
【図１】導電ストリップを有する基体および半導体結晶
物を示す図である。
【図２】基体上にはんだおよび溶融樹脂を適用した従来
の取り付け方法の説明図である。
【図３】基体上に結晶物を載せた従来の取り付け方法の
説明図である。
【図４】はんだ付けが行われた従来の取り付け方法の説
明図である。
【図５】本発明の取り付け方法において、基体上に結晶
物を載せフィルムを硬化させた説明図である。
【図６】本発明の取り付け方法において、エッチングが
行われた説明図である。
【図７】本発明の取り付け方法において、導電性接続を
取り付けた説明図である。
【符号の説明】
Ｓ　　　　ベースサポート Ｃ　　　　半導体結晶物 ＣＳ１　　　　導電ストリップ ＣＳ２　　　　導電ストリップ １　　　　半導体結晶物 ２　　　　基体 ３　　　　導電ストリップ ４　　　　接着性フィルム ５　　　　エピタキシャル層 ６　　　　接触部 ７　　　　導電性接続

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】　　最初に、結晶物の前表面のすべてを誘
    電性の材料によって基体に結合させ、続いて結晶物の接
    触部を少なくとも一部分露出させ、次に、基体に導電性
    の材料を適用することにより、接触部に導電性接続を設
    けることを特徴とする、基体上の前表面上にこれと実質
    上同一平面で接触部を有する半導体結晶物を取り付ける
    方法。
  2. 【請求項２】　　誘電性の材料が、重合した嫌気的な化
    合物を含有してなる、請求項１に記載の方法。
  3. 【請求項３】　　誘電性の材料が、光感応接着剤を含有
    してなる、請求項１に記載の方法。
  4. 【請求項４】　　結晶物の接触部が、化学的な液体を用
    いるエッチングにより露出される、請求項１に記載の方
    法。
  5. 【請求項５】　　結晶物の接触部が、プラズマ化学的エ
    ッチングにより露出される、請求項１に記載の方法。
  6. 【請求項６】　　基体が、セラミックを含有してなる、
    請求項１に記載の方法。
  7. 【請求項７】　　基体が、単結晶の半導体を含有してな
    る、請求項１に記載の方法。
  8. 【請求項８】　　基体が、多結晶の半導体を含有してな
    る、請求項１に記載の方法。
  9. 【請求項９】　　導電性接続が、金属のコーティングに
    より形成される、請求項１に記載の方法。
  10. 【請求項１０】　　導電性接続が、金属をコーティング
    した後にフォトリソグラフィーを行うことにより形成さ
    れる、請求項１に記載の方法。
  11. 【請求項１１】　　導電性接続が、レーザービームを用
    いて塩溶液から金属を析出させることにより形成される
    、請求項１に記載の方法。
  12. 【請求項１２】　　導電性接続が、気体金属有機化合物
    の熱分解により形成される、請求項１に記載の方法。
  13. 【請求項１３】　　導電性接続が、水溶液から金属を化
    学的に析出させることにより形成される、請求項１に記
    載の方法。
  14. 【請求項１４】　　導電性接続が、レーザービームによ
    り気体金属有機化合物から金属を析出させることにより
    形成される、請求項１に記載の方法。
  15. 【請求項１５】　　結晶物の接触部が、エッチングによ
    り露出され、且つ結晶物のエッチングは、そのすべての
    露出した表面上で同時に行う、請求項１に記載の方法。
  16. 【請求項１６】　　エッチングが、接触部の一方側の表
    面一部分と、接触部の逆側を露出させるために用いられ
    る、請求項１に記載の方法。
  17. 【請求項１７】　　最初に、接触部の表面の実質上半分
    まで、接触部の逆側を覆うエピタキシャル層の上の結晶
    をエッチングし、続いて該エピタキシャル層を接触部の
    表面の実質上半分までエッチングし、次に、接触部の実
    質的に全表面にわたりエピタキシャル層の上の結晶をエ
    ッチングする、エッチングが複数の段階において行われ
    る、請求項１５に記載の方法。
  18. 【請求項１８】　　導電性接続を形成させている間に、
    金属を、基体および接触部の逆側の露出した領域上にコ
    ートする、請求項１に記載の方法。
  19. 【請求項１９】　　基体に、結晶物を結合させるよりも
    前に、導電ストリップが基体上に設けられ、且つ金属が
    、導電性接続を提供するために導電性のストリップ上に
    コートされる、請求項１に記載の方法。
  20. 【請求項２０】　　サポート、結晶物の前表面および該
    前表面上に機械的且つ電気的に接続した接触部を有し、
    該前表面上に実質上同一平面に設けられた接触部は誘電
    性の材料によって、ベースサポートに全表面が結合され
    、且つベースサポート上に設けられた導電ストリップが
    、接触部の逆の表面に、金属の導電性接続によって接続
    されている、ベースサポートおよび少なくとも一つの半
    導体結晶物を含有してなる回路要素。
JP3038910A 1990-02-10 1991-02-12 半導体結晶物の取り付け方法 Pending JPH04214647A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4004068A DE4004068A1 (de) 1990-02-10 1990-02-10 Verfahren zur montage von halbleiterkristallen
DE4004068.2 1990-02-10

Publications (1)

Publication Number Publication Date
JPH04214647A true JPH04214647A (ja) 1992-08-05

Family

ID=6399851

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3038910A Pending JPH04214647A (ja) 1990-02-10 1991-02-12 半導体結晶物の取り付け方法

Country Status (3)

Country Link
US (1) US5095627A (ja)
JP (1) JPH04214647A (ja)
DE (1) DE4004068A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5819406A (en) * 1990-08-29 1998-10-13 Canon Kabushiki Kaisha Method for forming an electrical circuit member
US5291374A (en) * 1990-12-17 1994-03-01 Kabushiki Kaisha Toshiba Semiconductor device having an opening and method of manufacturing the same
DE4235019C1 (de) * 1992-10-16 1994-04-21 Ame Gmbh Leiterplattenherstellung sowie Montage- und Kontaktierungsverfahren für Bauelemente durch stromlose Metallabscheidung
US5495397A (en) * 1993-04-27 1996-02-27 International Business Machines Corporation Three dimensional package and architecture for high performance computer
US6388230B1 (en) * 1999-10-13 2002-05-14 Morton International, Inc. Laser imaging of thin layer electronic circuitry material

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL292051A (ja) * 1962-04-27
US4062107A (en) * 1976-07-14 1977-12-13 U.S. Philips Corporation Method of manufacturing infra-red detector
US4667401A (en) * 1985-11-26 1987-05-26 Clements James R Method of making an electronic device using an uniaxial conductive adhesive
US4715115A (en) * 1986-04-03 1987-12-29 Hewlett-Packard Company Package for water-scale semiconductor devices
FR2617539B1 (fr) * 1987-06-30 1992-08-21 Inst Francais Du Petrole Methode et dispositif de reglage d'un moteur a allumage commande a partir de la distribution statistique d'un ecart angulaire

Also Published As

Publication number Publication date
DE4004068A1 (de) 1991-08-14
US5095627A (en) 1992-03-17

Similar Documents

Publication Publication Date Title
US6822320B2 (en) Microelectronic connection components utilizing conductive cores and polymeric coatings
KR940010510B1 (ko) 반도체 장치 제조 방법
US4182781A (en) Low cost method for forming elevated metal bumps on integrated circuit bodies employing an aluminum/palladium metallization base for electroless plating
KR960006763B1 (ko) 배선기판과 그 제조방법, 박막 캐리어, 반도체 장치 및 그 장착구조와 반도체 장치장착 방법
CN106783755B (zh) 一种带镀铜围坝的陶瓷封装基板制备方法
CN101266991B (zh) 半导体器件及其制造方法
US3771219A (en) Method for manufacturing semiconductor device
US20080099900A1 (en) Wafer-level fabrication of lidded chips with electrodeposited dielectric coating
US9263300B2 (en) Etch back processes of bonding material for the manufacture of through-glass vias
US20060192290A1 (en) Connection technology for power semiconductors comprising a layer of electrically insulating material that follows the surface contours
KR20010050870A (ko) 반도체 장치 제조 방법
KR100288405B1 (ko) 반도체 칩에 대한 전기적 접착 방법 및 그 장치
US5109601A (en) Method of marking a thin film package
KR102068426B1 (ko) 구리도금 둘레 댐을 갖춘 세라믹 패키징 기판 제조 방법
JPH04214647A (ja) 半導体結晶物の取り付け方法
US6204565B1 (en) Semiconductor carrier and method for manufacturing the same
US5573171A (en) Method of thin film patterning by reflow
JP2004119773A (ja) 半導体装置及びその製造方法
US3947952A (en) Method of encapsulating beam lead semiconductor devices
US10483232B2 (en) Method for fabricating bump structures on chips with panel type process
US7351608B1 (en) Method of precisely aligning components in flexible integrated circuit module
CN112235957A (zh) 一种密集线路与稀疏线路集成的cof基板制造方法
US20230411175A1 (en) Method for manufacturing a semiconductor package assembly as well as such semiconductor package assembly
JP2928755B2 (ja) 電子部品の製造方法
RU2047948C1 (ru) Способ изготовления гибридных интегральных схем