JPH04211590A - Noise removing circuit - Google Patents

Noise removing circuit

Info

Publication number
JPH04211590A
JPH04211590A JP3010183A JP1018391A JPH04211590A JP H04211590 A JPH04211590 A JP H04211590A JP 3010183 A JP3010183 A JP 3010183A JP 1018391 A JP1018391 A JP 1018391A JP H04211590 A JPH04211590 A JP H04211590A
Authority
JP
Japan
Prior art keywords
vertical
noise
circuit
noise reduction
recursive type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3010183A
Other languages
Japanese (ja)
Other versions
JP2731037B2 (en
Inventor
Hiroshi Iizuka
寛 飯塚
Sanzo Shirai
三三 白井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP3010183A priority Critical patent/JP2731037B2/en
Publication of JPH04211590A publication Critical patent/JPH04211590A/en
Application granted granted Critical
Publication of JP2731037B2 publication Critical patent/JP2731037B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To provide the noise reduction circuit of a video signal recording and reproducing device which is suppressed in the deterioration of the vertical resolution of a reproducing screen and an increase in rainfall noise and to simplify the circuitry thereof. CONSTITUTION:The noise reduction circuit of the reproducing system of a VTR is constituted of the combination of the noise reduction circuits (8 to 12) of a recursive type and the noise reduction circuits (12 to 16) of a nonrecursive type. The noise reduction circuits (8 to 12) of the recursive type function as vertical deemphasis circuits to apply vertical deemphasis on reproduced brightness signals. On the other hand, the noise reduction circuits (12 to 16) of the nonrecursive type cancel the noise components having no line correlation characteristics from the reproduced brightness signals subjected to the vertical deemphasis. The vertical deemphasis and the noise reduction are separately executed in such a manner and, therefore, the image quality is improved.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は、VTR等の記録再生装
置におけるノイズ除去回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a noise removal circuit in a recording/reproducing apparatus such as a VTR.

【0002】0002

【従来の技術】例えば、特開昭57−211885号(
H04N5/93)には、いわゆるリカーシブタイプの
ノイズ除去回路について開示がある。これはnH遅延線
(例えば1H遅延線、ここでHは映像信号の水平期間)
を用いて、輝度信号を巡回させて、垂直相関のないノイ
ズ成分を除去するものである。
[Prior Art] For example, Japanese Patent Application Laid-Open No. 57-211885 (
H04N5/93) discloses a so-called recursive type noise removal circuit. This is an nH delay line (for example, a 1H delay line, where H is the horizontal period of the video signal)
is used to circulate the luminance signal and remove noise components with no vertical correlation.

【0003】この形式のノイズ除去回路では、ノイズ低
減効果を大きくすると、垂直方向における解像度が劣化
し、またノイズのうちライン相関のある成分のみが強調
され縦方向に尾を引く、いわゆる雨降りノイズが目立つ
という欠点がある(前述の公報第3ページ右上欄参照)
In this type of noise removal circuit, when the noise reduction effect is increased, the resolution in the vertical direction deteriorates, and only the line-correlated components of the noise are emphasized, causing a so-called rain noise that lingers in the vertical direction. It has the disadvantage of being conspicuous (see the upper right column of page 3 of the aforementioned bulletin)
.

【0004】また、VHS−HQ方式のVTRでは、画
質向上のため、記録時には輝度信号に対して垂直方向の
エンファシスをかけ、再生側では前記垂直エンファシス
にディエンファシスとノイズ除去を同時に行うリカーシ
ブタイプのノイズ除去回路を配する構成が採用されてい
る。
[0004] In order to improve image quality, VHS-HQ VTRs use a recursive type that applies vertical emphasis to the luminance signal during recording, and simultaneously performs de-emphasis and noise removal on the vertical emphasis on the playback side. A configuration in which a noise removal circuit is provided is adopted.

【0005】[0005]

【発明が解決しようとする課題】すなわち、VHS−H
Q方式のVTRでは、リカーシブタイプのノイズ除去回
路でディエンファシスとノイズ除去の両方の動作を行う
ので、どうしても、ノイズの低減率が大きなものとなる
。従って、前述のように再生信号の垂直方向の解像度の
劣化や、雨降りノイズが目立つという欠点がある。
[Problem to be solved by the invention] That is, VHS-H
In a Q-type VTR, a recursive type noise removal circuit performs both de-emphasis and noise removal operations, so the noise reduction rate is inevitably large. Therefore, as mentioned above, there are drawbacks such as deterioration of the vertical resolution of the reproduced signal and conspicuous rain noise.

【0006】[0006]

【課題を解決するための手段】そこで、本発明では再生
側の回路構成を、リカーシブタイプとノンリカーシブタ
イプのノイズ除去回路の組み合せで実現する。
[Means for Solving the Problems] Accordingly, in the present invention, the circuit configuration on the reproduction side is realized by a combination of recursive type and non-recursive type noise removal circuits.

【0007】[0007]

【作用】そして、リカーシブタイプのノイズ除去回路に
は、垂直エンファシスに対応したディエンファシス特性
をもたせ、組み合わされるノンリカーシブタイプのノイ
ズ除去回路によりノイズの除去を行う。
[Operation] The recursive type noise removal circuit is provided with a de-emphasis characteristic corresponding to vertical emphasis, and the combined non-recursive type noise removal circuit removes noise.

【0008】ノンリカーシブタイプのノイズ除去回路で
は垂直解像度の劣化や雨降りノイズの増加は生じないの
で、従来技術の様な問題は生じない。
[0008] The non-recursive type noise removal circuit does not cause deterioration of vertical resolution or increase of rain noise, and therefore does not have the problems of the prior art.

【0009】[0009]

【実施例】以下、図面に従い、本発明の実施例を説明す
る。図1は本発明の実施例を示すブロック図、図2は本
発明の実施例の構成を説明するための特性図、図3は本
発明の第2実施例を示すブロック図である。
Embodiments Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing an embodiment of the invention, FIG. 2 is a characteristic diagram for explaining the configuration of the embodiment of the invention, and FIG. 3 is a block diagram showing a second embodiment of the invention.

【0010】図1において、1は記録輝度信号の入力端
子、2は第1(nH)遅延線(CCD遅延線)、3は第
1加算器、4は第1リミッタ、5は第1乗算器、6は第
2加算器であり、以上で記録時の垂直エンファシス回路
が構成される。7は変復調及び記録再生が実行される構
成を代表するブロックである。
In FIG. 1, 1 is an input terminal for recording luminance signals, 2 is a first (nH) delay line (CCD delay line), 3 is a first adder, 4 is a first limiter, and 5 is a first multiplier. , 6 is a second adder, and the above constitutes a vertical emphasis circuit during recording. 7 is a block representing a configuration in which modulation/demodulation and recording/reproduction are executed.

【0011】8は第3加算器、9は第2リミッタ、10
は第2乗算器、11は第4加算器、12は第2(nH)
遅延線であり、以上で再生側リカーシブタイプノイズ除
去回路が構成される。
8 is a third adder, 9 is a second limiter, 10
is the second multiplier, 11 is the fourth adder, 12 is the second (nH)
This is a delay line, and the above constitutes a recursive type noise removal circuit on the reproduction side.

【0012】13は第5加算器、14は第3リミッタ、
15は第3乗算器、16は第6加算器であり、以上の構
成と前記第2(nH)遅延線12とでノンリカーシブタ
イプのノイズ除去回路が構成されている。また、17は
復調された輝度信号の出力端子である。
13 is a fifth adder, 14 is a third limiter,
15 is a third multiplier, 16 is a sixth adder, and the above configuration and the second (nH) delay line 12 constitute a non-recursive type noise removal circuit. Further, 17 is an output terminal for the demodulated luminance signal.

【0013】即ち、記録時には、従来と同様にノンリカ
ーシブタイプのエンファシスン回路により、輝度信号に
対して垂直方向のエンファシスが与えられる。入力端子
1から第2加算器6までの伝達関数は、次の式で表せる
That is, during recording, vertical emphasis is applied to the luminance signal by a non-recursive type emphasis circuit, as in the conventional case. The transfer function from the input terminal 1 to the second adder 6 can be expressed by the following equation.

【0014】[0014]

【数1】[Math 1]

【0015】であるから、[0015] Therefore,

【0016】[0016]

【数2】[Math 2]

【0017】なお、V6は第2加算器6の出力、V1は
入力輝度信号、K1は第1乗算器5の係数である。
Note that V6 is the output of the second adder 6, V1 is the input luminance signal, and K1 is the coefficient of the first multiplier 5.

【0018】再生側では、伝達関数は垂直エンファシス
ンに対応するディエンファシスを行うリカーシブ部とラ
インノイズキャンセルを行うノンリカーシブ部とで別に
求める。
On the reproduction side, transfer functions are determined separately for a recursive section that performs de-emphasis corresponding to vertical emphasis and a non-recursive section that performs line noise cancellation.

【0019】ブロック7から第4加算器までの伝達関数
は次のように定まる。
The transfer function from block 7 to the fourth adder is determined as follows.

【0020】[0020]

【数3】[Math 3]

【0021】であるから、[0021] Therefore,

【0022】[0022]

【数4】[Math 4]

【0023】ここで、V11は第4加算器11の出力、
V7はブロック7の再生出力信号であり、K2は第2乗
算器10の係数である。
Here, V11 is the output of the fourth adder 11,
V7 is the reproduced output signal of block 7, and K2 is the coefficient of second multiplier 10.

【0024】第4加算器11から出力端子17までの伝
達関数は次のように定まる。
The transfer function from the fourth adder 11 to the output terminal 17 is determined as follows.

【0025】[0025]

【数5】[Math 5]

【0026】であるから、[0026] Therefore,

【0027】[0027]

【数6】[Math 6]

【0028】ここで、V17は最終的な出力、K3は第
3乗算器15の係数である。記録時の垂直エンファシス
と再生側のリカーシブタイプのノイズ除去回路とで特性
が相補的となるためにはK1とK2とをH6(ω)*H
11≒1となるように定めればよい。即ち、次の式の様
になる。
Here, V17 is the final output, and K3 is the coefficient of the third multiplier 15. In order for the characteristics to be complementary between the vertical emphasis during recording and the recursive type noise removal circuit on the playback side, K1 and K2 should be set to H6(ω)*H.
It may be determined so that 11≒1. That is, it becomes as shown in the following formula.

【0029】[0029]

【数7】[Math 7]

【0030】このように定めることにより、リカーシブ
タイプによる垂直解像度の劣化や雨降りノイズの増加を
押えることが出来る。そして、次に接続された、ノンリ
カーシブタイプのノイズ除去回路(ラインノイズキャン
セラ)により(1/2)fHだけ周波数のずれた成分を
キャンセルすることが出来る。
By determining in this way, it is possible to suppress the deterioration of the vertical resolution and the increase in rain noise caused by the recursive type. Then, the next connected non-recursive type noise removal circuit (line noise canceler) can cancel the component whose frequency is shifted by (1/2) fH.

【0031】図2は図1の構成において K1=0.5
、K2=0.33、K3=0.164とした場合の周波
数−振幅特性を従来の構成の特性と比較したものである
。ここで従来の構成ではすでに説明したように、図1に
おいて13から16の構成要素がなく、本願の図2と同
等の効果を奏するには、K1=0.5、K2=0.5に
設定されることが想到できる。また、この従来例では、
K1≦K2/(1−K2)であるから、エンファシス量
よりもディエンファシス量の方が大きくなっている。
FIG. 2 shows K1=0.5 in the configuration of FIG.
, K2=0.33, and K3=0.164, the frequency-amplitude characteristics are compared with those of a conventional configuration. Here, as already explained in the conventional configuration, there are no components 13 to 16 in FIG. 1, and in order to achieve the same effect as in FIG. I can imagine it happening. Also, in this conventional example,
Since K1≦K2/(1-K2), the de-emphasis amount is larger than the emphasis amount.

【0032】図2から明らかなように(図中aの破線が
本実施例を、bの実線が従来例を表している)、(1/
2)fH離れた周波数においての減衰量を同一とした場
合、実施例によれば、通過帯域がより広がっており、本
来の輝度信号をより通過させることが出来る。即ち、リ
カーシブタイプのノイズ除去回路のノイズ低減量を大き
くしなくても、ノンリカーシブタイプのノイズ除去回路
で不要成分は除去することが出来るので、前述の様な従
来技術の問題点(垂直解像度と雨降りノイズ)を解決で
きる。
As is clear from FIG. 2 (in the figure, the broken line a represents the present embodiment, and the solid line b represents the conventional example), (1/
2) When the attenuation amount at frequencies separated by fH is the same, according to the embodiment, the passband is wider and the original luminance signal can be passed through more. In other words, unnecessary components can be removed using a non-recursive type noise removal circuit without increasing the noise reduction amount of a recursive type noise removal circuit, which eliminates the problems of the conventional technology (vertical resolution and Rain noise) can be solved.

【0033】また、図1の実施例では、リカーシブタイ
プの垂直ディエンファシス回路と、ノンリカーシブタイ
プのノイズ除去回路とで、1H遅延線12を共用してい
るため、全体としての回路構成を簡素化している。
Furthermore, in the embodiment shown in FIG. 1, the 1H delay line 12 is shared by the recursive type vertical de-emphasis circuit and the non-recursive type noise removal circuit, which simplifies the overall circuit configuration. ing.

【0034】次に、図3は、本発明の第2実施例を示す
概略ブロック図である。図3で変復調及び記録再生ブロ
ック7の前段における記録時の垂直エンファシス回路(
図1の要素1ないし6)の図示を省略し、またその説明
も省略する。
Next, FIG. 3 is a schematic block diagram showing a second embodiment of the present invention. In FIG. 3, the vertical emphasis circuit (
Elements 1 to 6) in FIG. 1 are not illustrated and their descriptions are also omitted.

【0035】図3に示した第2実施例は、基本的には図
1の実施例と同様に、前段のリカーシブタイプの垂直デ
ィエンファシス回路と、後段のノンリカーシブタイプの
ノイズ除去回路とから構成されるが、図1の実施例と異
なるのは、主に図1の加算器8及び13として、1つの
加算器を共用するように構成している点である。
The second embodiment shown in FIG. 3 is basically the same as the embodiment shown in FIG. 1, and consists of a recursive type vertical de-emphasis circuit at the front stage and a non-recursive type noise removal circuit at the rear stage. However, the difference from the embodiment shown in FIG. 1 is mainly that one adder is used in common as adders 8 and 13 in FIG.

【0036】図3を参照すると、再生時に、変復調及び
記録再生ブロック7から供給される、垂直エンファシス
が施されかつノイズを含む輝度信号は、第7加算器21
に与えられると共に、遅延イコライザ27を介して第8
加算器25に与えられる。第7加算器21は、再生輝度
信号から第3(nH)遅延線26の出力を減算してライ
ン相関性のない成分を取出す。この取出された成分には
、記録時の周波数インターリーブに基づくクロマ信号成
分が残存している。このため、再生時には、第3(nH
)遅延線26による位相ずれ等により、前段のリカーシ
ブタイプの垂直ディエンファシス回路及び後段のノンリ
カーシブタイプのノイズ除去回路で前記残存しているク
ロマ信号成分が強調される可能性がある。
Referring to FIG. 3, during reproduction, the luminance signal supplied from the modulation/demodulation and recording/reproduction block 7 and subjected to vertical emphasis and containing noise is sent to the seventh adder 21.
and the eighth through the delay equalizer 27.
It is applied to an adder 25. The seventh adder 21 subtracts the output of the third (nH) delay line 26 from the reproduced luminance signal to extract a component without line correlation. A chroma signal component based on frequency interleaving during recording remains in this extracted component. Therefore, during playback, the third (nH
) Due to the phase shift caused by the delay line 26, the remaining chroma signal component may be emphasized by the recursive type vertical de-emphasis circuit at the front stage and the non-recursive type noise removal circuit at the rear stage.

【0037】従って、再生時は、この取出された成分か
らクロマ信号のサブキャリア周波数fsc(3.58M
Hz)の信号をトラップするトラップ回路22によって
、クロマキャリアが除去される。これにより、ノンリカ
ーシブタイプのノイズ除去回路に起因するクロマ信号の
強調が防止される。また、前述の遅延イコライザ27は
、このトラップ回路22による時間遅れを調整するため
に設けられている。
Therefore, during reproduction, the subcarrier frequency fsc (3.58M
The chroma carrier is removed by a trap circuit 22 that traps the signal at Hz). This prevents the chroma signal from being emphasized due to the non-recursive type noise removal circuit. Further, the aforementioned delay equalizer 27 is provided to adjust the time delay caused by this trap circuit 22.

【0038】トラップ回路22から出力されたライン相
関性のない成分は、第4リミッタ23を介して係数K2
’の第4乗算器24に与えられ、そのレベルが減衰され
る。そして、減衰された成分はその後、第8加算器25
に与えられる。一方、第8加算器25には、変復調及び
記録再生ブロック7からの再生輝度信号が与えられてお
り、この結果、第8加算器25は、現在の再生輝度信号
からライン相関性のない成分を減算する。このようにし
て、ライン相関性のない成分が低減された再生輝度信号
が、第9加算器30に与えられるとともに、第3(nH
)遅延線26に与えられる。そして、以後、前述の一連
の動作が繰返される。以上のように、第7加算器21、
トラップ回路22、第4リミッタ23、第4乗算器24
、第8加算器25、第3(nH)遅延線26及び遅延イ
コライザ27は、リカーシブタイプのノイズ除去回路(
垂直ディエンファシス回路)を構成する。
The component having no line correlation outputted from the trap circuit 22 is passed through the fourth limiter 23 to the coefficient K2.
' is applied to the fourth multiplier 24, and its level is attenuated. Then, the attenuated component is then transferred to the eighth adder 25.
given to. On the other hand, the eighth adder 25 is given the reproduced luminance signal from the modulation/demodulation and recording/reproducing block 7, and as a result, the eighth adder 25 extracts components without line correlation from the current reproduced luminance signal. Subtract. In this way, the reproduced luminance signal in which components without line correlation have been reduced is provided to the ninth adder 30, and the third (nH
) is applied to delay line 26. Thereafter, the series of operations described above are repeated. As described above, the seventh adder 21,
Trap circuit 22, fourth limiter 23, fourth multiplier 24
, the eighth adder 25, the third (nH) delay line 26, and the delay equalizer 27 are recursive type noise removal circuits (
vertical de-emphasis circuit).

【0039】一方、トラップ回路22から出力されるラ
イン相関性のない成分は、第5リミッタ28を介して第
5乗算器29に与えられ、そのレベルが減衰される。減
衰された成分はその後、第9加算器30に与えられる。 一方、第9加算器30には、第8加算器25からの再生
輝度信号が与えられており、この結果、第9加算器30
は、垂直ディエンファシスの施された再生輝度信号から
ノイズ成分を減算する。このように、第3(nH)遅延
線26、第7加算器21、トラップ回路22、第5リミ
ッタ28、第5乗算器29及び第9加算器30は、ノン
リカーシブタイプのノイズ除去回路を構成する。
On the other hand, the component having no line correlation outputted from the trap circuit 22 is applied to the fifth multiplier 29 via the fifth limiter 28, and its level is attenuated. The attenuated component is then provided to a ninth adder 30. On the other hand, the ninth adder 30 is given the reproduced luminance signal from the eighth adder 25, and as a result, the ninth adder 30
subtracts the noise component from the reproduced luminance signal subjected to vertical de-emphasis. In this way, the third (nH) delay line 26, the seventh adder 21, the trap circuit 22, the fifth limiter 28, the fifth multiplier 29, and the ninth adder 30 constitute a non-recursive type noise removal circuit. do.

【0040】この第2実施例において、第4乗算器24
の係数K2’は、K2’<1.0が好ましく、特に、通
常はK2’≦0.5に設定される。また、第5乗算器2
9の係数K3’は、K3’≦0.5に設定される。さら
に、第2実施例の第5乗算器29の係数K3’は、第1
実施例の第3乗算器15の係数K3と異なり、第5乗算
器29がリカーシブタイプのノイズ除去回路から取出さ
れたノイズ成分を入力としており、このため、第2実施
例では第1実施例に比較して、後段のノンリカーシブタ
イプのノイズ除去回路に入力されるノイズ成分の量が増
加する。従って、第2実施例の第5乗算器29の係数K
3’は、第1実施例の第3乗算器15の係数K3より小
さく設定される。例えば、第1実施例の第3乗算器15
の係数K3を0.164に設定した場合に相当する第2
実施例の第5乗算器29に最適な係数K3’は、0.1
64以下になる。
In this second embodiment, the fourth multiplier 24
The coefficient K2' is preferably set to K2'<1.0, and in particular, is usually set to K2'≦0.5. Also, the fifth multiplier 2
The coefficient K3' of 9 is set to K3'≦0.5. Furthermore, the coefficient K3' of the fifth multiplier 29 of the second embodiment is
Unlike the coefficient K3 of the third multiplier 15 in the embodiment, the fifth multiplier 29 inputs the noise component extracted from the recursive type noise removal circuit, and therefore, the second embodiment differs from the first embodiment. In comparison, the amount of noise components input to the subsequent non-recursive type noise removal circuit increases. Therefore, the coefficient K of the fifth multiplier 29 of the second embodiment
3' is set smaller than the coefficient K3 of the third multiplier 15 in the first embodiment. For example, the third multiplier 15 of the first embodiment
The second coefficient corresponding to the case where the coefficient K3 of is set to 0.164
The optimum coefficient K3' for the fifth multiplier 29 of the embodiment is 0.1
Becomes 64 or less.

【0041】なお、第1及び第2実施例において、リカ
ーシブタイプの垂直ディエンファシス回路及びノンリカ
ーシブタイプのノイズ除去回路は夫々リミッタと乗算器
を含むが、リカーシブタイプの垂直ディエンファシス回
路とノンリカーシブタイプのノイズ除去回路との順序を
逆に構成することも可能である。
In the first and second embodiments, the recursive type vertical de-emphasis circuit and the non-recursive type noise removal circuit each include a limiter and a multiplier; It is also possible to configure the order of the noise removal circuit in reverse.

【0042】また、記録側のノイズ除去回路と再生側の
ノイズ除去回路の構成とはほとんど同一の構成なので、
共通の部品で構成することも出来る。この場合、必要な
遅延線の数も一つでよく、全体の回路構成を小さく出来
るのでIC化に適している。
[0042] Furthermore, since the configurations of the noise removal circuit on the recording side and the noise removal circuit on the playback side are almost the same,
It can also be composed of common parts. In this case, only one delay line is required and the overall circuit configuration can be made smaller, making it suitable for IC implementation.

【0043】また、実施例における遅延線は(nH)遅
延線としているが、1H(n:自然数)遅延線であって
もよい。
Further, although the delay line in the embodiment is an (nH) delay line, it may be a 1H (n: natural number) delay line.

【0044】[0044]

【発明の効果】以上述べたように本発明によれば、記録
時に映像信号に垂直エンファシスをかける記録再生装置
において、再生側でリカーシブタイプとノンリカーシブ
タイプのノイズ除去回路を組み合せてノイズ除去を行う
ので、従来例のような垂直解像度の劣化や雨降りノイズ
が増加生ずることなく、再生信号の不要なノイズを除去
することが出来るので、画質改善に効果が有る。
As described above, according to the present invention, in a recording and reproducing apparatus that applies vertical emphasis to a video signal during recording, noise is removed by combining recursive type and non-recursive type noise removing circuits on the reproducing side. Therefore, unnecessary noise in the reproduced signal can be removed without deterioration of vertical resolution or increase in rain noise as in the conventional example, which is effective in improving image quality.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】本発明の実施例を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of the present invention.

【図2】本発明の実施例の構成を説明するための特性図
である。
FIG. 2 is a characteristic diagram for explaining the configuration of an embodiment of the present invention.

【図3】本発明の第2実施例を示すブロック図である。FIG. 3 is a block diagram showing a second embodiment of the present invention.

【符号の説明】[Explanation of symbols]

8    第3加算器 9    第2リミッタ 10  第2乗算器 11  第4加算器 12  第2(nH)遅延線 13  第5加算器 14  第3リミッタ 15  第3乗算器 16  第6加算器 21  第7加算器 22  トラップ回路 23  第4リミッタ 24  第4乗算器 25  第8加算器 26  第3(nH)遅延線 27  遅延イコライザ 28  第5リミッタ 29  第5乗算器 30  第9加算器 8 Third adder 9 Second limiter 10 Second multiplier 11 4th adder 12 Second (nH) delay line 13 Fifth adder 14 3rd limiter 15 Third multiplier 16 Sixth adder 21 7th adder 22 Trap circuit 23 4th limiter 24 4th multiplier 25 8th adder 26 Third (nH) delay line 27 Delay equalizer 28 5th limiter 29 Fifth multiplier 30 9th adder

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】  記録時に映像信号に垂直エンファシス
を施す磁気記録再生装置のノイズ除去回路において、リ
カーシブタイプのノイズ除去回路とノンリカーシブタイ
プのノイズ除去回路を組み合せて再生側のノイズ除去回
路を構成し、前記リカーシブタイプのノイズ除去回路の
特性を前記垂直エンファシスの特性とほぼ等しくしてな
ることを特徴とするノイズ除去回路。
Claim 1: In a noise removal circuit for a magnetic recording and reproducing device that applies vertical emphasis to a video signal during recording, a noise removal circuit on the playback side is configured by combining a recursive type noise removal circuit and a non-recursive type noise removal circuit. , A noise removal circuit characterized in that the characteristics of the recursive type noise removal circuit are substantially equal to the characteristics of the vertical emphasis.
【請求項2】  請求項1のノンリカーシブタイプのノ
イズ除去回路は、リカーシブタイプのノイズ除去回路よ
り抽出されたノイズ成分を入力してなることを特徴とす
る請求項1のノイズ除去回路。
2. The noise removing circuit according to claim 1, wherein the non-recursive type noise removing circuit receives as input a noise component extracted from a recursive type noise removing circuit.
JP3010183A 1990-01-31 1991-01-30 Noise removal circuit Expired - Fee Related JP2731037B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3010183A JP2731037B2 (en) 1990-01-31 1991-01-30 Noise removal circuit

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2236290 1990-01-31
JP2-22362 1990-01-31
JP3010183A JP2731037B2 (en) 1990-01-31 1991-01-30 Noise removal circuit

Publications (2)

Publication Number Publication Date
JPH04211590A true JPH04211590A (en) 1992-08-03
JP2731037B2 JP2731037B2 (en) 1998-03-25

Family

ID=26345410

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3010183A Expired - Fee Related JP2731037B2 (en) 1990-01-31 1991-01-30 Noise removal circuit

Country Status (1)

Country Link
JP (1) JP2731037B2 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS641380A (en) * 1987-06-24 1989-01-05 Matsushita Electric Ind Co Ltd Luminance signal processing circuit
JPS6449387A (en) * 1987-08-19 1989-02-23 Matsushita Electric Ind Co Ltd Luminance signal processing circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS641380A (en) * 1987-06-24 1989-01-05 Matsushita Electric Ind Co Ltd Luminance signal processing circuit
JPS6449387A (en) * 1987-08-19 1989-02-23 Matsushita Electric Ind Co Ltd Luminance signal processing circuit

Also Published As

Publication number Publication date
JP2731037B2 (en) 1998-03-25

Similar Documents

Publication Publication Date Title
JPH0154915B2 (en)
US4616252A (en) Sampled color difference signal processing system having a quadrature distortion reduction differentiator
KR940011030B1 (en) Signal filtering system
JPS628994B2 (en)
JPS61123296A (en) Processing device for color video signal
KR100188460B1 (en) Noise reduction circuit for video signal recording/reproducing apparatus
KR0178382B1 (en) Luminance signal/color signal separating circuit and noise reduction circuit using a comb filter
JPH04211590A (en) Noise removing circuit
JPH0879573A (en) Noise reduction circuit
JPH03284067A (en) Noise reduction circuit
JPS6139792B2 (en)
JP2755840B2 (en) Chroma signal processing circuit
JPS59107691A (en) Video recorder
JP3386692B2 (en) Video signal processing device
JP3291738B2 (en) Noise reduction circuit
JP3048884B2 (en) VTR video signal reproduction circuit
JP2607554B2 (en) Noise reduction circuit for television signal
JP2744163B2 (en) PAL color signal noise elimination circuit
JP3175407B2 (en) Television receiver with built-in color video signal recording / reproducing device
JPH0583741A (en) Color blur correction circuit
JPS63115476A (en) Video signal processor
JPH02183615A (en) Luminance signal/chrominance signal separation circuit
JPS5866484A (en) Reproducing circuit of color video signal
JPH0366877B2 (en)
JPH04320194A (en) Video signal processing circuit and video signal recording and reproducing device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees