JPH04206624A - Pulse count/analog signal conversion circuit and charged particle beam aligner - Google Patents

Pulse count/analog signal conversion circuit and charged particle beam aligner

Info

Publication number
JPH04206624A
JPH04206624A JP33477090A JP33477090A JPH04206624A JP H04206624 A JPH04206624 A JP H04206624A JP 33477090 A JP33477090 A JP 33477090A JP 33477090 A JP33477090 A JP 33477090A JP H04206624 A JPH04206624 A JP H04206624A
Authority
JP
Japan
Prior art keywords
output
stage
pulse
gate
analog signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP33477090A
Other languages
Japanese (ja)
Other versions
JP3019872B2 (en
Inventor
Yoshihisa Daikyo
義久 大饗
Hiroshi Yasuda
洋 安田
Nobuyuki Yasutake
安武 信幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2334770A priority Critical patent/JP3019872B2/en
Publication of JPH04206624A publication Critical patent/JPH04206624A/en
Application granted granted Critical
Publication of JP3019872B2 publication Critical patent/JP3019872B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electron Beam Exposure (AREA)

Abstract

PURPOSE:To enhance the accuracy and the speed of an electron beam aligner by a method wherein up-pulses and down-pulses are input from a pulse converter of a laser interferometer, an analog signal is output according to the difference in the number of the pulses and it is applied to a deflection system. CONSTITUTION:The output of a laser interferometer 47 is converted into pulses; their up-pulses UP and down-pulses DP are input to a conversion circuit 70; an analog signal is output according to the difference in the number of the pulses. At the circuit 70, one transistor is turned on at each up-pulses and one transistor is turned off at each pulse DP so as to prevent a glitch from being generated. This output is applied to a subdeflector, and a position feedback is performed without the shake and the dislocation of a beam. Thereby, the position feedback without the glitch can be performed by a simple constitution, and the accuracy and the speed of an electron beam aligner can be enhanced.

Description

【発明の詳細な説明】 〔発明の概要〕 パルス数をアナログ信号に変換する回路およびこれを用
いた荷電粒子ビーム露光装置に関し、ステージ位置帰還
用偏向制御信号を得るのに、従来のようにカウンタとD
ACを使用することなく、レーザl[+のパルスコンバ
ータから出てくるアップパルス、ダウンパルスを直接こ
れらのパルス数の差を示すアナログ信号に変換する回路
を開発し、この回路を用いて前記偏向制御信号を得るよ
うにすることを目的とし、 パルス数/アナログ信号変換回路を、アップパルスを入
力される第1のゲートと、ダウンパルスを入力される第
2のゲートと、これらのゲートの出力でセット、リセッ
トされるフリップフロップと、該フリップフロップの出
力が0て、後段のフリップフロップの出力か1のとき前
記第1のゲートと後段の第2のゲートを開く出力を生じ
る第3のゲートとからなるゲート群を複数備え、更に、
該複数のゲート群の各フリップフロップの出力の1.0
て同じ電流を出力し、また出力停止する複数の電流回路
と、これらの電流回路の出力電流の和をとる加算回路を
備える構成とし、またステージの移動を荷電粒子ビーム
の偏向系に帰還してステージの移動か描画を乱さないよ
うにした荷電粒子ビーム露光装置において、ステージの
一方向移動で出力するアップパルスと該ステージの逆方
向移動で出力するダウンパルスを入力され、これらでセ
ット、リセットされる複数のフリップフロップ(FF)
、該フリップフロップの出力て同じ電流を出力する複数
の電流回路(R,Q)、これらの電流回路の出力の和を
とる加算回路(ADD)を備えて、前記アップ、ダウン
のパルスの入力数の差に応じたアナログ信号を出力する
パルス数/アナログ信号変換回路を、該ステージの移動
を荷電粒子ビームの偏向系に帰還する回路に用いた構成
とする。
[Detailed Description of the Invention] [Summary of the Invention] Regarding a circuit that converts the number of pulses into an analog signal and a charged particle beam exposure apparatus using the same, a conventional counter is used to obtain a deflection control signal for stage position feedback. and D
We have developed a circuit that directly converts the up pulses and down pulses output from the pulse converter of the laser l[+ into analog signals that indicate the difference in the number of these pulses, without using AC, and using this circuit, we can The purpose is to obtain a control signal, and the pulse number/analog signal conversion circuit has a first gate to which the up pulse is input, a second gate to which the down pulse is input, and the outputs of these gates. a flip-flop that is set and reset by , and a third gate that produces an output that opens the first gate and the second gate of the subsequent stage when the output of the flip-flop is 0 and the output of the subsequent flip-flop is 1; It has multiple gate groups consisting of, and furthermore,
1.0 of the output of each flip-flop of the plurality of gate groups
The structure includes a plurality of current circuits that output the same current and stop the output, and an addition circuit that takes the sum of the output currents of these current circuits, and also feeds back the movement of the stage to the charged particle beam deflection system. In a charged particle beam exposure system that does not disturb stage movement or drawing, an up pulse is output when the stage moves in one direction, and a down pulse is output when the stage moves in the opposite direction.These pulses are set and reset. multiple flip-flops (FF)
, a plurality of current circuits (R, Q) that output the same current from the output of the flip-flop, and an adder circuit (ADD) that takes the sum of the outputs of these current circuits, and the number of inputs of the up and down pulses. A pulse number/analog signal conversion circuit that outputs an analog signal according to the difference between the stages is configured to be used as a circuit that feeds back the movement of the stage to the charged particle beam deflection system.

〔産業上の利用分野〕[Industrial application field]

本発明は、パルス数をアナログ信号に変換する回路およ
びこれを用いた荷電粒子ビーム露光装置に関する。
The present invention relates to a circuit that converts a pulse number into an analog signal and a charged particle beam exposure apparatus using the circuit.

近年、集積回路の高密度化に伴い、長年微細パターン形
成の主流であったフォトリソグラフィーに代わり、荷電
粒子線、特に電子ビームによる露光やX線を用いる新し
い露光方法が検討され、実際に使用される様になってき
た。電子ビーム露光は、電子ビームを用いてパターン形
成を行ないミクロン程度またはそれ以下の微細なパター
ンを形成できる事に大きな特徴かある。
In recent years, with the increase in the density of integrated circuits, new exposure methods using charged particle beams, particularly electron beams, and X-rays have been investigated and are not actually used, replacing photolithography, which has been the mainstream for forming fine patterns for many years. It's starting to look like this. A major feature of electron beam exposure is that it can form patterns using electron beams to form fine patterns on the order of microns or smaller.

電子ビーム露光方法には、ポイントビームや可変矩形ビ
ームで露光する方法があり、これらはひと筆書きと呼ば
れるが、非常にスループットか低くて、メモリなどの量
産には使用出来ないと考えられている。
Electron beam exposure methods include exposure methods using a point beam and a variable rectangular beam, and these are called single-stroke exposure methods, but they have extremely low throughput and are considered unusable for mass production of items such as memory. .

これに対して、ステンシルマスクにパターンを開孔とし
て形成し、該パターンを選択的に通過せしめてビームを
整形して露光する方法かある。これはブロック露光と呼
ばれ、今後のLSI製造の高速化で期待される。
On the other hand, there is a method in which a pattern is formed as an opening in a stencil mask, and the beam is shaped and exposed by selectively passing through the pattern. This is called block exposure and is expected to speed up LSI manufacturing in the future.

〔従来の技術〕[Conventional technology]

第4図にステンシルマスクを使用する電子ビーム露光装
置の概要を示す。11は電子銃、12はスリット、13
〜18は電子レンズ、20はステンシルマスク、21〜
24は偏向器、3oはウェハ、3Iはステージである。
FIG. 4 shows an outline of an electron beam exposure apparatus using a stencil mask. 11 is an electron gun, 12 is a slit, 13
~18 is an electronic lens, 20 is a stencil mask, 21~
24 is a deflector, 3o is a wafer, and 3I is a stage.

ステージ31はステージ移動機構32により移動し、そ
の移動量はレーザ干渉計32により測定される。偏向器
にはデジタル/アナログ変換器DACとバッファアンプ
AMPが付属し、ステンシルマスク2oにはその移動機
構34か付属する。これらの制御にパターン制御コント
ローラ35、ブランキング制御回路36、偏向制御回路
37、シーケンスコントローラ38、データメモリ39
、プロセッサ4o、インタフェース41、磁気ディスク
42がある。
The stage 31 is moved by a stage moving mechanism 32, and the amount of movement is measured by a laser interferometer 32. A digital/analog converter DAC and a buffer amplifier AMP are attached to the deflector, and a moving mechanism 34 is attached to the stencil mask 2o. A pattern control controller 35, a blanking control circuit 36, a deflection control circuit 37, a sequence controller 38, and a data memory 39 are used to control these.
, a processor 4o, an interface 41, and a magnetic disk 42.

パターン制御コントローラ35は電子ビームを点線で示
すように偏向し、またマスク移動機構34を介してステ
ンシルマスク2oを水平方向テ移動し、これらにより、
電子ビームかステンシルマスク上の所望パターンを通過
して該パターンに整形されるようにする。メモリなどで
は同じパターンが繰り返し現れるので、該パターンをス
テンシルマスクに形成しておけば、該パターンの描画を
一度に行なうことができ、処理速度を上げることがてき
る。繰り返し頻度か高(なし入場台はその都度描画する
他はな(、この目的でステンシルマスクには可変矩形ビ
ーム用の開口も形成される。
The pattern controller 35 deflects the electron beam as shown by the dotted line, and moves the stencil mask 2o in the horizontal direction via the mask moving mechanism 34.
The electron beam passes through the desired pattern on the stencil mask and is shaped into the pattern. Since the same pattern appears repeatedly in a memory or the like, if the pattern is formed on a stencil mask, the pattern can be drawn all at once, increasing the processing speed. If the repetition rate is high (none, except that the entrance platform is drawn each time), an aperture for a variable rectangular beam is also formed in the stencil mask for this purpose.

電子ビームによるウエノ1への描画は第5図に示すよう
に行なわれる。実線矢印かステージ移動方向て、本例て
は左下端から左上端へ、1ステ・ツブ右に移動したのち
下から下へ、下端で1ステ・ノブ右へ移動して下から上
へ、・・・・・・の順である。この間に幅2mm程度の
ストライブ状領域の露光か行なわれ、この露光エリアは
2mmX2mmのメインフィールド、それを細分したサ
ブフィールドに区分して取扱われる。このメイン/サブ
フィールド内での露光点の移動はメイン/サブ偏向系に
よる電子ビームの偏向で行なわれる。
Drawing on the wafer 1 with an electron beam is performed as shown in FIG. In this example, move from the bottom left edge to the top left edge, move one step knob to the right, then move from bottom to bottom, move one step knob to the right at the bottom end, and move from bottom to top. The order is... During this time, a stripe-like area about 2 mm wide is exposed, and this exposure area is divided into a 2 mm x 2 mm main field and subfields obtained by subdividing the main field. Movement of the exposure point within this main/subfield is performed by deflecting the electron beam by the main/sub deflection system.

第6図はステージ駆動機構の概要を示し、32a、32
bはステージ31のX方向、Y方向駆動モータ、33a
、33bはそのX、Y方向移動量を検出するレーサ測長
器、32cはステージ制御部である。
FIG. 6 shows an outline of the stage drive mechanism, 32a, 32
b is a motor for driving the stage 31 in the X and Y directions; 33a;
, 33b is a laser length measuring device that detects the amount of movement in the X and Y directions, and 32c is a stage control section.

露光は、ステージを移動させなから電子ビームを偏向し
て行なう。この際ステージの移動か描画パターンを乱す
ことかないようにしており、このための制御機構の概要
を第7図に示す。この図で45はパターン発生器、46
はパターン補正器46て、DAC,AMP、偏向器24
aと共に電子ビームBを偏向して前記サブフィールド内
での描画を行なう。また47はパルスコンバータ、48
はステージ位置カウンタて、これらは第6図(a)では
DAC,AMP、偏向器24bと共に電子ビームBを偏
向して、ステージ3Iか移動しても電子ビームの投射位
置は不変であるようにする。
Exposure is performed by deflecting the electron beam without moving the stage. At this time, the stage is moved so as not to disturb the drawing pattern, and an outline of the control mechanism for this purpose is shown in FIG. In this figure, 45 is a pattern generator, 46
The pattern corrector 46, DAC, AMP, deflector 24
Drawing is performed within the subfield by deflecting the electron beam B together with a. Also, 47 is a pulse converter, 48
is a stage position counter, which in FIG. 6(a) works together with the DAC, AMP, and deflector 24b to deflect the electron beam B so that the projection position of the electron beam remains unchanged even if the stage 3I moves. .

この後者の系(これを位置帰還系、前者を描画系とする
)で、ステージ移動中に描画をしても、描画されたもの
がステージ移動で変形することかなくなる。第7図(b
)ではDAC後は1つに纏めている点が第7図(a)と
異なるだけで、他は第7図(a)と同じである。
With this latter system (this is the position feedback system and the former is the drawing system), even if drawing is performed while the stage is moving, the drawn object will not be deformed by the stage movement. Figure 7 (b
) differs from FIG. 7(a) in that the signals are combined into one after DAC, but the rest is the same as FIG. 7(a).

レーザ干渉計の出力はパルスコンバータ47てパルスに
され、このパルスがステージ位置カウンタ48でアップ
/ダウンカウントされ、その計数値がDACでアナログ
信号に変換される。ステージ31か一方向に移動すると
きDACの出力信号は第5図の32の如くなる。これに
対して描画系の信号は同図のS、の如きものである。
The output of the laser interferometer is converted into pulses by a pulse converter 47, this pulse is counted up/down by a stage position counter 48, and the counted value is converted into an analog signal by a DAC. When the stage 31 moves in one direction, the output signal of the DAC becomes as shown at 32 in FIG. On the other hand, a drawing-related signal is like S in the same figure.

位置帰還系では、ステージの振動などても描画が乱され
ないようにする。パルスコンバータ47は、ステージの
0.005μm(=λ/120)の移動で1パルスを発
生する。従ってステージの移動速度か50 mm/se
cなら出力周波数はIOMH2であり、カウンタ48は
これをアップ/ダウンカウントする。
The position feedback system ensures that the drawing is not disturbed by vibrations of the stage. The pulse converter 47 generates one pulse when the stage moves by 0.005 μm (=λ/120). Therefore, the moving speed of the stage is 50 mm/sec.
c, the output frequency is IOMH2, and the counter 48 counts up/down this.

ステージ位置の帰還は第10図に示すように、メインデ
フレクタとサブデフレクタに対して行なわれる。レーザ
干渉計出力のカウンタ48の計数値をメインフィールド
での処理開始時にレジスタ49に取込み、レジスタ51
にセットした目標値(これはビームがメインフィールド
の中心にくるようにする値)との差分がメインデフレク
タ64に加えられ、これにより主偏向系へのステージ位
置帰還が行なわれる。またカウンタ48の計数値とレジ
スタ49に取込まれたカウンタ計数値との差分がサブデ
フレクタ65に加えられ、これにより副偏向系へのステ
ージ位置帰還が行なわれる。
As shown in FIG. 10, the stage position is returned to the main deflector and sub deflector. The count value of the counter 48 of the laser interferometer output is taken into the register 49 at the start of processing in the main field, and the count value is taken into the register 51.
The difference from the target value set at (this is a value that brings the beam to the center of the main field) is applied to the main deflector 64, thereby performing stage position feedback to the main deflection system. Further, the difference between the count value of the counter 48 and the counter count value taken into the register 49 is added to the sub-deflector 65, thereby performing stage position feedback to the sub-deflection system.

上記差分は、詳しくはDACでアナログにされ、AMP
で増幅されてメイン/サブデフレクタに加えられる。そ
してこのAMPは正、負出力を生じ得るので、この正、
負全域を使用できるよう糊代レジスタ50を設ける。糊
代レジスタの値をメイン系では加え、サブでは差引くと
、全体ではこれらによるビーム偏向はなく、かつアンプ
出力は正。
In detail, the above difference is made into analog by DAC and converted to analog by AMP.
is amplified and added to the main/sub deflector. And since this AMP can produce positive and negative outputs, this positive,
A glue margin register 50 is provided so that the negative range can be used. If we add the value of the glue allowance register in the main system and subtract it in the sub system, there is no beam deflection due to these as a whole, and the amplifier output is positive.

負両範囲を利用できる。Both negative and negative ranges are available.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

カウンタ48の計数値はDACでアナログ信号に変換さ
れるが、こ−でDACの出力にはグリッチか出るという
問題かある。即ちDACは2進デジタルデータの各桁の
1,0でオン、オフするスイッチと重み付けされた抵抗
で構成されるが、例えば01111・・・・・・1とそ
の次の10000・旧・・0ては、多数のスイッチが一
斉にオンからオフに切替わり、代って最も重い重み付け
の抵抗のスイッチが入ることになり、この際多数のスイ
ッチングか行なわれるかこれらは厳密に同時ではなく、
特に新しく入る抵抗のスイッチのオンか遅かったり早か
ったりすると大きな電流変化か発生し、第9図(a)に
示すようにグリッチが発生する。
The count value of the counter 48 is converted into an analog signal by a DAC, but this poses a problem in that glitches appear in the output of the DAC. In other words, the DAC consists of a switch that turns on and off at each digit of binary digital data (1, 0) and weighted resistors, but for example, 01111...1 and the next 10000, old... In this case, a large number of switches are switched from on to off all at once, and the heaviest weighted resistor is switched on instead.
In particular, if a new resistor is turned on too late or too early, a large current change occurs, causing a glitch as shown in FIG. 9(a).

これはビームを揺らして位置ずれを起し、描画されたパ
ターンの乱れを招くから微細パターンを精密に露光する
場合には問題である。そこでコンデンサて平滑化するこ
とも考えられるか、この場合は第9IN (b)の如く
なるだけで、グリッチを除くことはできない。またステ
ージ位置カウンタの計数は露光クロックとは非同期であ
るから、グリッジの出る位置では露光を中断するという
方法もとれない。
This is a problem when precisely exposing a fine pattern because it causes the beam to oscillate, causing a positional shift and disturbing the drawn pattern. Therefore, it may be possible to smooth the signal using a capacitor, but in this case, the result will be as shown in 9th IN (b), and the glitch cannot be removed. Furthermore, since the count of the stage position counter is asynchronous with the exposure clock, it is not possible to interrupt the exposure at the position where a glitch appears.

また従来のDACでは精度と速度を両立させるのか難し
く、例えば精度か12ビツト、速度は10MHzのDA
Cの製作は容易でない。またビットの不整合という問題
もある。これらの種々の理由で、従来のDACでは、今
後益々微細化して線幅0. 1μm、 o、 05μm
、 0.02μmと細かくなって行<LSIパターンを
信頼性高く、高速に露光して行(には不十分である。
Also, with conventional DACs, it is difficult to achieve both accuracy and speed; for example, a DA with 12-bit accuracy and 10MHz speed
Manufacturing C is not easy. There is also the problem of bit mismatch. For these various reasons, conventional DACs will become increasingly finer in the future, with line widths of 0. 1μm, o, 05μm
, it is insufficient to expose LSI patterns as fine as 0.02 μm with high reliability and high speed.

そこで本発明は、ステージ位置帰還用偏向制御信号を得
るのに、従来のようにカウンタとDACを使用すること
なく、レーザ干渉計のパルスコンバータから出てくるア
ップパルス、ダウンパルスを直接これらのパルス数の差
を示すアナログ信号に変換する回路を開発し、この回路
を用いて前記偏向制御信号を得るようにすることを目的
とするものである。
Therefore, in order to obtain a deflection control signal for stage position feedback, the present invention directly converts up pulses and down pulses output from a pulse converter of a laser interferometer, without using a counter and DAC as in the conventional method. The object of the present invention is to develop a circuit that converts into an analog signal indicating the difference in numbers, and to use this circuit to obtain the deflection control signal.

〔課題を解決するための手段〕 第1図に示すように本発明では、レーザ干渉計の出力を
パルスコンバートして得られるアップパルスUP、ダウ
ンパルスDNを入力して、これらのパルス数の差に応じ
たアナログ信号を出力する変換回路70を偏向系に用い
る。
[Means for Solving the Problems] As shown in FIG. 1, in the present invention, the up pulse UP and down pulse DN obtained by pulse converting the output of a laser interferometer are input, and the difference between these pulse numbers is calculated. A conversion circuit 70 that outputs an analog signal according to the deflection system is used in the deflection system.

パルス数/アナログ信号変換回路70の出力は第1図で
はサブデフレクタ系に加える。メインデフレクタ系は従
来(第10図)と同様とする。
The output of the pulse number/analog signal conversion circuit 70 is applied to the sub-deflector system in FIG. The main deflector system is the same as the conventional one (FIG. 10).

変換回路70は第2図に示すようにアップパルスUPを
入力する第1のゲートG1と、ダウンパルスDNを入力
する第2のゲートDNと、これらのケートの出力でセッ
ト、リセットされるフリップフロップFFと、該フリッ
プフロップの出力か0で後段のフリップフロップの圧力
が1のとき第1のゲートG1と後段の第2のゲートを開
く出力を生じる第3のゲートG3からなるゲート群を複
数(出力の必要な段数N)備える。また、これらの各フ
リップフロップに、その出力の1,0に応して同じ電流
Iを出力しまたは出力しない電流回路R,Qを付属させ
、更にこれらの電流回路の出力の和をとる加算回路AD
Dを備える。
As shown in FIG. 2, the conversion circuit 70 includes a first gate G1 to which the up pulse UP is input, a second gate DN to which the down pulse DN is input, and a flip-flop that is set and reset by the outputs of these gates. A gate group consisting of a FF and a third gate G3 that generates an output that opens the first gate G1 and the second gate in the subsequent stage when the output of the flip-flop is 0 and the pressure of the subsequent flip-flop is 1. Provide the required number of output stages (N). Further, each of these flip-flops is provided with current circuits R and Q that output or do not output the same current I depending on the outputs of 1 and 0, and an adder circuit that calculates the sum of the outputs of these current circuits. A.D.
Equipped with D.

〔作用〕[Effect]

この第2図の回路ではアップパルスUPが入る毎にゲー
ト群A、 B、 C,Dの出力は例えば図の1100か
ら1110.1111と変って行き、これでオンになる
トランジスタが増え、加算器ADDの出力は■ずつ増加
する。ダウンパルスDNが入力する場合はこの逆であり
、A、B、C,Dの出力が1111,1110,110
0,1000と変わり、加算器出力はIずつ減少する。
In the circuit shown in Fig. 2, each time the up pulse UP is input, the outputs of gate groups A, B, C, and D change from 1100 to 1110. The output of ADD increases by ■. When the down pulse DN is input, the opposite is true, and the outputs of A, B, C, and D are 1111, 1110, 110.
0,1000, and the adder output decreases by I.

こうして加算器ADDからアップパルスUPの入力数、
ダウンパルスDNの入力数、これらが交互に入る場合は
これらのパルス数の差に応じたアナログ信号(電流また
は電圧)か得られる。
In this way, the number of inputs of up pulses UP from adder ADD,
An analog signal (current or voltage) is obtained according to the number of input down pulses DN and, if these are input alternately, the difference in the number of these pulses.

アップパルスが1つ入力するときオンのトランジスタか
1つ増え、ダウンパルスが1つ入力するときオフになる
トランジスタが1つ増える。パルス入力でオン/オフに
切替わるのは1つのトランジスタだけで、カウンタとD
ACのようにある桁では多数のトランジスタが同時に切
替わることはない。また出力電流■は全て同じで、即ち
抵抗Rは各電流回路で同じ値で、DACのように1,2
゜4.8.・・・・・・と2′で重み付けされてはいな
い。
When one up pulse is input, the number of transistors that are turned on increases by one, and when one down pulse is input, the number of transistors that are turned off increases by one. Only one transistor is switched on/off by pulse input, and the counter and D
A large number of transistors do not switch at the same time in a certain order of magnitude as in AC. Also, the output current ■ is all the same, that is, the resistance R is the same value in each current circuit, and like a DAC, it is 1, 2
゜4.8. ...and not weighted by 2'.

これらの結果、第2図ではグリッチは発生しない。As a result, no glitch occurs in FIG.

従ってこのパルス数/アナログ信号変換回路70を第1
図のように荷電粒子ビーム露光装置に用いると、グリッ
チによる描画の乱れを回避することかできる。
Therefore, this pulse number/analog signal conversion circuit 70 is
When used in a charged particle beam exposure apparatus as shown in the figure, disturbances in drawing due to glitches can be avoided.

グリッチの発生防止は、抵抗に重み付けせず、パルスが
入力する度に同じ抵抗値の抵抗を挿入/除去することで
可能である。しかし単純にこれを実行しようとすると電
流回路をオン/オフするデコーダ部の構成が非常に複雑
になり、多ビットものでは実質上実現不可能である。こ
の点第2図のデコーダ部(ゲート群)は図示の如く非常
に簡単である。
Glitches can be prevented from occurring by inserting/removing a resistor with the same resistance value each time a pulse is input without weighting the resistors. However, if this is simply attempted, the configuration of the decoder section that turns on/off the current circuit becomes extremely complicated, and it is virtually impossible to implement it in a multi-bit system. In this respect, the decoder section (gate group) in FIG. 2 is very simple as shown.

〔実施例〕〔Example〕

第2図の回路の変換動作を、次に詳述する。ゲート群A
、B、C,・・・・・・等は、12ビツトものなら40
96ステツプあるから、これに対応させて4096個設
ける。今、この18個につき述べると、アップパルスU
Pか入るとき各群の出力は表1のように変り、ダウンパ
ルスDNが入力するどき各群の出力は表2のように変る
The conversion operation of the circuit of FIG. 2 will now be described in detail. Gate group A
, B, C, etc. are 40 if they are 12 bits.
Since there are 96 steps, 4096 steps are provided correspondingly. Now, to talk about these 18 items, uppulse U
When P is input, the output of each group changes as shown in Table 1, and when down pulse DN is input, the output of each group changes as shown in Table 2.

表  1 ooooooooooooooooo。Table 1 ooooooooooooooooooo.

表  2 11111111 III I I ] ] 111即
ち、重みは全て同じ(I)であるから、UPか入る毎に
lが1つ増え、DNか1つ入る毎に1か1つ減る。今、
表1.2の右からi+1ビット目をC,iビット目をB
、i−1ビツト目をAとすると、アップパルスUPか入
力するどきB=O1A=1ならBが1に変り、ダウンパ
ルスDNか入力するときC=0.B=1ならBが0に変
り、これ以外の状態では1.O変化はない。第2図の回
路はこの点を利用しているもので、自段(例えばB)出
力が0で後段(本例ではA)の出力が1なら、ゲートG
3の出力が1になってゲートG、を開き、アップパルス
UPの自段への入力を許可する。自段の出力が1または
後段出力がOならゲー1’ G sの出力は0でゲート
Glを閉じ、アップパルスUPO自段への入力を禁止す
る。ダウンパルスDNについては、前段(本例ではC)
出力がOで自段出力が1なら前段ゲートG3の出力が1
になって自段のゲートG2を開き、該DNの自段への入
力を許可する。自段の出力が0または前段出力が1なら
前段ゲートG3の出力はOになり、自段ゲートG 2を
閉じて自段へのDNの入力を禁止する。これて表1.2
の如き出力状態をとることができる。
Table 2 11111111 III I I ] 111 That is, since all the weights are the same (I), l increases by 1 each time UP is entered, and l decreases by 1 or 1 each time DN enters. now,
The i+1 bit from the right of Table 1.2 is C, the i bit is B
, when the i-1st bit is A, when the up pulse UP is input, B=O1, if A=1, B changes to 1, and when the down pulse DN is input, C=0. If B=1, B changes to 0, and in any other state, it becomes 1. O There is no change. The circuit in Figure 2 utilizes this point; if the output of the current stage (for example, B) is 0 and the output of the subsequent stage (A in this example) is 1, the gate G
3 becomes 1, gate G is opened, and input of up pulse UP to the current stage is permitted. If the output of the current stage is 1 or the output of the subsequent stage is O, the output of the gate 1'Gs is 0, which closes the gate Gl and prohibits input of the up pulse UPO to the current stage. For down pulse DN, the previous stage (C in this example)
If the output is O and the current stage output is 1, the output of the previous stage gate G3 is 1
Then, the gate G2 of the current stage is opened and the input of the DN to the current stage is permitted. If the output of the current stage is 0 or the output of the previous stage is 1, the output of the previous stage gate G3 becomes O, closing the current stage gate G2 and prohibiting input of DN to the current stage. This is Table 1.2
The output state can be as follows.

第2図ではA=B=l、C=D=0としており、この場
合は0段のゲートGIが開いてUPを受入れ、またB段
のゲートG2が開いてDNを受入れる態勢にある。B段
ではG1が閉じていてUPは入力禁止、0段ではG2が
閉してDNの入力は禁止になっている。A、D段ではG
1.G2が閉じてUP、DNのいずれも入力禁止である
。出力はFFのQ出力とすると、G1の出力はFFをセ
ットし、G、の出力はFFをリセットする。出力1でト
ランジスタQはオン、出力0でトランジスタQはオフで
ある。ゲートCI、 G 2はアンドゲート、ゲート 
G aはインヒビットゲートであるが、これは適宜変更
できる。例えばG、へはFF(7)Q出力を入力すれば
、G、はアンドゲートになる。またトランジスタQは図
のnpnでなく、pnpなともよく、またバイポーラで
なくMOS  FETでもよい。
In FIG. 2, A=B=l and C=D=0, and in this case, the gate GI of stage 0 is open and accepts UP, and the gate G2 of stage B is open and ready to accept DN. In stage B, G1 is closed and input of UP is prohibited, and in stage 0, G2 is closed and input of DN is prohibited. G in A and D stages
1. G2 is closed and input of both UP and DN is prohibited. Assuming that the output is the Q output of the FF, the output of G1 sets the FF, and the output of G resets the FF. When the output is 1, the transistor Q is on, and when the output is 0, the transistor Q is off. Gate CI, G2 is AND gate, gate
Ga is an inhibit gate, but this can be changed as appropriate. For example, if the FF (7) Q output is input to G, G becomes an AND gate. Further, the transistor Q may be a pnp instead of the npn shown in the figure, and may be a MOS FET instead of a bipolar transistor.

本発明以外の方法としても、グリッチをなくすには重み
付けした抵抗とスイッチからなるDACを使用せず、1
2ビツト、4096ステツプならその4096個の、同
し電流を出力する回路を設けてそれらを、パルスか入力
する毎に1つずつオン/オフすればよい。第3図の回路
80かこれて、カウンタUP、DNをアップ、ダウンカ
ウントし、その計数値をデコーダでデコードし、409
4個の電流回路をオン/オフする。しかしこの構成では
デコーダの回路規模が膨大になる。即ち、メモリのデコ
ーダなら、4094本の1つを選択すればよいから回路
規模は大きくないが、並列電流スイッチ回路では表1.
2のようにパルス入力でオン、オフの電流回路の数が1
.2,3.・・・・・・4096と増加し、また409
6,4095,4094、・・・・・・1と減少するの
で、このような選択を行なうデコーダは、メモリのそれ
(アドレスの各ビットとその反転ビットを選択したもの
を入力されるノアゲートなど)のようにして構成するこ
とは実質上不可能に近い。この点本発明の変換回路70
は第2図からも明らかなように構成か極めて簡潔で、並
列電流回路と共に、1チツプ上に充分搭載できる回路規
模で済む。
In addition to the present invention, glitches can be eliminated without using a DAC consisting of weighted resistors and switches;
For 2 bits and 4096 steps, it is sufficient to provide 4096 circuits that output the same current and turn them on and off one by one each time a pulse is input. The circuit 80 in FIG. 3 counts up and down the counters UP and DN, decodes the counted value with a decoder, and
Turns on/off four current circuits. However, with this configuration, the circuit scale of the decoder becomes enormous. In other words, in the case of a memory decoder, the circuit scale is not large because it is sufficient to select one of 4094 wires, but in the case of a parallel current switch circuit, Table 1.
2, the number of current circuits that are turned on and off by pulse input is 1.
.. 2, 3.・・・・・・Increased to 4096 and then 409
6, 4095, 4094, etc. Since it decreases by 1, a decoder that makes such a selection is a memory decoder (such as a NOR gate that receives a selection of each bit of the address and its inverted bit). It is virtually impossible to configure it like this. In this regard, the conversion circuit 70 of the present invention
As is clear from Fig. 2, the configuration is extremely simple, and the circuit scale is sufficient to be mounted on one chip together with the parallel current circuit.

第1図のパルス数/アナログ信号変換回路70は、ステ
ージがUP方向(UPか発生する方向)に進んでいる場
合はオール0にイニシャルセットし、この状態ではアナ
ログ的な最終帰還出力は一■であるように調整する。糊
代レジスタ50は十Vをメインデフレクタ系へ出力させ
る。逆にDN方向に進んでいる場合はオールlにイニシ
ャルセットしこの状態ではアナログ的な最終帰還出力は
十Vであるように調整する。糊代レジスタ50には一■
を出力させる。そして、ステージか停止した位置で帰還
をかけるには100・・・・・・0にイニシャルセット
し、この状態てはアナログ的な最終帰還出力はOvであ
るように調整する。このとき糊代レジスタ50にはOV
を出力させる。第1図のSPはこれらを行なうセットパ
ルスである。
The pulse number/analog signal conversion circuit 70 in FIG. 1 is initially set to all 0s when the stage is progressing in the UP direction (the direction in which UP occurs), and in this state, the analog final feedback output is 1. Adjust so that The glue margin register 50 outputs 10V to the main deflector system. On the other hand, if it is proceeding in the DN direction, the initial setting is all set to 1, and in this state, the analog final feedback output is adjusted to be 10V. There is one in the glue register 50.
output. Then, to apply feedback at the position where the stage is stopped, initialize it to 100...0, and adjust so that the analog final feedback output is Ov in this state. At this time, the glue allowance register 50 contains OV.
output. SP in FIG. 1 is a set pulse that performs these operations.

第9図(d)はグリッチをな(した本発明回路の出力を
示し、同図(’c)はこれに対する従来回路の出力を示
す。
FIG. 9(d) shows the output of the circuit of the present invention with a glitch, and FIG. 9('c) shows the output of the conventional circuit with respect to this.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明によればグリッチのない位置
帰還をかけることかでき、ビームが揺れて位置ずれやか
すれを生しることがない露光装置を提供することができ
る。またDACのようにビットの不整合がなく、高精度
、高安定性で、ステージ連続移動での露光が可能になる
As described above, according to the present invention, it is possible to provide an exposure apparatus that can perform position feedback without glitches and that does not cause positional deviation or blur due to beam fluctuation. Furthermore, unlike DAC, there is no bit misalignment, and exposure is possible with high precision and stability, while the stage is continuously moved.

また本発明のパルス数/アナログ信号変換回路は、極め
て多段の出力を要求される場合も簡潔な回路構成で、比
較的小型に構成できる。この変換回路は露光装置だけで
なく、グリッチのない高精度変換出力を望まれる各種用
途に利用できる。
Further, the pulse number/analog signal conversion circuit of the present invention has a simple circuit configuration and can be relatively compact even when extremely multi-stage output is required. This conversion circuit can be used not only in exposure equipment but also in various applications where glitch-free, high-precision conversion output is desired.

【図面の簡単な説明】 第1図は本発明の露光装置のブロック図、第2図は本発
明の変換回路の要部回路図、第3図は第2図の回路の利
点の説明図、第4図は電子ビーム露光装置の説明図、第
5図はウェハ露光要領の説明図、 第6図はステージ移動系の説明図、 第7図は位置帰還の従来例を示す説明図、第8図はDA
Cの出力信号の説明図、 第9図はグリッチの説明図、 第10図はメイン/サブ偏向系への位置帰還の説明図で
ある。 第1図で70はパルス数/アナログ信号変換回路、第2
図で01〜G3はゲート、FFはフリップフロップ、R
とQは電流回路を構成する抵抗とトランジスタである。 出 願人 富士通株式会社
[BRIEF DESCRIPTION OF THE DRAWINGS] FIG. 1 is a block diagram of the exposure apparatus of the present invention, FIG. 2 is a circuit diagram of the main part of the conversion circuit of the present invention, and FIG. 3 is an explanatory diagram of the advantages of the circuit of FIG. Fig. 4 is an explanatory diagram of the electron beam exposure apparatus, Fig. 5 is an explanatory diagram of the wafer exposure procedure, Fig. 6 is an explanatory diagram of the stage movement system, Fig. 7 is an explanatory diagram showing a conventional example of position return, and Fig. 8 is an explanatory diagram of the stage movement system. The diagram is DA
FIG. 9 is an explanatory diagram of a glitch, and FIG. 10 is an explanatory diagram of position feedback to the main/sub deflection system. In Figure 1, 70 is a pulse number/analog signal conversion circuit,
In the figure, 01 to G3 are gates, FF is a flip-flop, and R
and Q are a resistor and a transistor that constitute a current circuit. Applicant: Fujitsu Limited

Claims (1)

【特許請求の範囲】 1、アップパルスを入力される第1のゲート(G_1)
と、ダウンパルスを入力される第2のゲート(G_2)
と、これらのゲートの出力でセット、リセットされるフ
リップフロップ(FF)と、該フリップフロップの出力
が0で、後段のフリップフロップの出力が1のとき前記
第1のゲートと後段の第2のゲートを開く出力を生じる
第3のゲート(G_3)とからなるゲート群を複数(N
)備え、更に、 該複数(N)のゲート群の各フリップフロップの出力の
1、0で同じ電流(I)を出力しまた出力停止する複数
(N)の電流回路(R、Q)と、これらの電流回路の出
力電流の和をとる加算回路(ADD)を備えることを特
徴とするパルス数/アナログ信号変換回路。 2、ステージの移動を荷電粒子ビームの偏向系に帰還し
てステージの移動が描画を乱さないようにした荷電粒子
ビーム露光装置において、 ステージの一方向移動で出力するアップパルスと該ステ
ージの逆方向移動で出力するダウンパルスを入力され、
これらでセット、リセットされる複数のフリップフロッ
プ(FF)、該フリップフロップの出力で同じ電流を出
力する複数の電流回路(R、Q)、これらの電流回路の
出力の和をとる加算回路(ADD)を備えて、前記アッ
プ、ダウンパルスの入力数の差に応じたアナログ信号を
出力するパルス数/アナログ信号変換回路を、該ステー
ジの移動を荷電粒子ビームの偏向系に帰還する回路に用
いたことを特徴とする荷電粒子ビーム露光装置。
[Claims] 1. First gate (G_1) to which up pulse is input
and the second gate (G_2) to which the down pulse is input.
and a flip-flop (FF) that is set and reset by the outputs of these gates, and when the output of the flip-flop is 0 and the output of the subsequent flip-flop is 1, the first gate and the second subsequent flip-flop A plurality of gate groups (N
), further comprising a plurality of (N) current circuits (R, Q) that output the same current (I) and stop outputting the same current (I) when the output of each flip-flop of the plurality of (N) gate groups is 1 or 0; A pulse number/analog signal conversion circuit characterized by comprising an adder circuit (ADD) that sums the output currents of these current circuits. 2. In a charged particle beam exposure system in which stage movement is fed back to the charged particle beam deflection system so that the stage movement does not disturb drawing, the up pulse output when the stage moves in one direction and the up pulse output in the opposite direction of the stage The down pulse to be output by movement is input,
Multiple flip-flops (FF) that are set and reset by these, multiple current circuits (R, Q) that output the same current at the output of the flip-flops, and an adder circuit (ADD) that takes the sum of the outputs of these current circuits. ), and a pulse number/analog signal conversion circuit that outputs an analog signal according to the difference in the number of inputs of the up and down pulses is used as a circuit that feeds back the movement of the stage to the charged particle beam deflection system. A charged particle beam exposure apparatus characterized by:
JP2334770A 1990-11-30 1990-11-30 Pulse number / analog signal conversion circuit and charged particle beam exposure apparatus Expired - Fee Related JP3019872B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2334770A JP3019872B2 (en) 1990-11-30 1990-11-30 Pulse number / analog signal conversion circuit and charged particle beam exposure apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2334770A JP3019872B2 (en) 1990-11-30 1990-11-30 Pulse number / analog signal conversion circuit and charged particle beam exposure apparatus

Publications (2)

Publication Number Publication Date
JPH04206624A true JPH04206624A (en) 1992-07-28
JP3019872B2 JP3019872B2 (en) 2000-03-13

Family

ID=18281036

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2334770A Expired - Fee Related JP3019872B2 (en) 1990-11-30 1990-11-30 Pulse number / analog signal conversion circuit and charged particle beam exposure apparatus

Country Status (1)

Country Link
JP (1) JP3019872B2 (en)

Also Published As

Publication number Publication date
JP3019872B2 (en) 2000-03-13

Similar Documents

Publication Publication Date Title
US8803108B2 (en) Method for acquiring settling time
JP2009194062A (en) Charged particle beam writing apparatus, and apparatus and method for correcting dimension error of pattern
JPS5957431A (en) Electron beam exposure device
US10115562B2 (en) Systems including a beam projection device providing variable exposure duration resolution
JP3085206B2 (en) Electron beam exposure apparatus and its exposure method
JP3094927B2 (en) Electron beam exposure apparatus and its exposure method
JPH04206624A (en) Pulse count/analog signal conversion circuit and charged particle beam aligner
US5530250A (en) Electron beam deflecting apparatus with reduced settling time period
KR20010051381A (en) Method of producing mask data for partial one-shot transfer exposure and exposure method
JP4664552B2 (en) Variable shaped beam pattern drawing device
JP2591548B2 (en) Charged particle beam exposure apparatus and charged particle beam exposure method
KR20000076974A (en) Charged particle beam exposure apparatus with shortened beam deflection setting time and exposure method
JP3372356B2 (en) Electron beam deflection method and electron beam writing apparatus
JP3047294B1 (en) Electronic beam drawing method, drawing apparatus, and device manufactured using the same
US5808892A (en) Line edge and size definition in e-beam exposure
US11244807B2 (en) Settling time determination method and multi charged particle beam writing method
JPH10240779A (en) Transient analyzing method for analog/digital coexisting circuit
JPH06132205A (en) Charged particle beam exposure device
JP3593638B2 (en) Block exposure method using charged particle beam
JP2011243805A (en) Drawing data creating method, charged particle beam drawing method, and charged particle beam apparatus
JP3140041B2 (en) Electron beam exposure method
JP3296807B2 (en) Electron beam drawing equipment
JPH0624181B2 (en) Electronic beam exposure method and electronic beam exposure apparatus
JPS5925371B2 (en) Electron beam exposure method
JP3267373B2 (en) Charged particle beam exposure system

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees