JPH04197364A - Pacemaker - Google Patents

Pacemaker

Info

Publication number
JPH04197364A
JPH04197364A JP2331881A JP33188190A JPH04197364A JP H04197364 A JPH04197364 A JP H04197364A JP 2331881 A JP2331881 A JP 2331881A JP 33188190 A JP33188190 A JP 33188190A JP H04197364 A JPH04197364 A JP H04197364A
Authority
JP
Japan
Prior art keywords
circuit
input
wave
pacing pulse
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2331881A
Other languages
Japanese (ja)
Other versions
JP2999251B2 (en
Inventor
Takashi Tsuji
辻 堯
Masayuki Horikawa
堀川 昌幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zeon Corp
Original Assignee
Nippon Zeon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Zeon Co Ltd filed Critical Nippon Zeon Co Ltd
Priority to JP2331881A priority Critical patent/JP2999251B2/en
Priority to US07/797,889 priority patent/US5285780A/en
Publication of JPH04197364A publication Critical patent/JPH04197364A/en
Application granted granted Critical
Publication of JP2999251B2 publication Critical patent/JP2999251B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE:To prevent a comparing circuit from detecting a pacing pulse and the after potential succeeding it without providing a switching circuit not to detect the pacing pulse. CONSTITUTION:A pacing pulse generating circuit 9 generates pacing pulses at a preset adjustable time period, when the R-wave is detected by a comparing circuit 6, the pacing pulse is reset by a pacing pulse resetting circuit 8, and no pacing pulse is outputted to an input/output terminal 2. If no R-wave is detected by the comparing circuit 6 within a preset period when the next R-wave should be detected after the previous R-wave is detected, a pacing pulse is outputted from the pacing pulse generating circuit 9 to the input/output terminal 2. If no R-wave is detected by the comparing circuit 6 within a preset period thereafter, a pacing pulse is again outputted, and these actions are continued until the R-wave is detected by the comparing circuit 6.

Description

【発明の詳細な説明】 i更i弦薫11 本発明は、心臓に留置されている電極により、心内心電
を検出すると共に、この電極からペーシングパルスを出
力するタイプのペースメーカに係り、特に、ペーシング
パルスを心内心電と誤って検出することのないペースメ
ーカーに関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a pacemaker of the type that detects intracardiac electrocardiograms using electrodes placed in the heart and outputs pacing pulses from these electrodes. This invention relates to a pacemaker that does not mistakenly detect pacing pulses as intracardiac electrocardiograms.

日の1′−的背一 急性の徐脈、あるいは徐脈性の不整脈に陥った患者に、
緊急的、かつ−時的に、右心室内に2つの電極をもつカ
テーテルを留置し、電極からのリード線をカテーテル内
を通じて体外部に導き出し、このリード線の末端にペー
スメーカーを接続して、ベーシングする方法がある。
For patients with acute bradycardia or bradycardia arrhythmia,
In an emergency and temporary setting, a catheter with two electrodes is placed in the right ventricle, a lead wire from the electrode is guided outside the body through the catheter, a pacemaker is connected to the end of this lead wire, and basing is performed. There is a way to do it.

このベーシング方法に使用するペースメーカーを体外式
ペースメーカーと言う。
The pacemaker used in this basing method is called an external pacemaker.

この体外式ペースメーカーにおいては、主としてデマン
ド型と称する、生体の心拍がある設定した拍動数以下に
なるとベーシングを行い、設定拍動数以上の心拍ではベ
ーシングを行わない形式のペースメーカーが使用される
。そのため、右心室内に入れたカテーテルの2つの電極
間に生ずる心内心電(波高値2〜20mV)をペースメ
ーカーにて検知し、その心電のR波と次のR波の周期間
隔が設定した拍動数に相当する時間より長い場合、ペー
シングパルス(波高値2〜4 V、  パルス幅1〜3
 m S )を同じ2つの電極間に与えて、これが心筋
を通じて心筋の収縮を起こすように作られている。
Among these external pacemakers, a so-called demand-type pacemaker is mainly used, which performs pacing when the heartbeat of the living body falls below a set beat rate, but does not perform pacing when the heartbeat exceeds the set beat rate. Therefore, an intracardiac electrocardiogram (peak value 2 to 20 mV) generated between the two electrodes of a catheter inserted into the right ventricle was detected by a pacemaker, and the cycle interval between the R wave of the electrocardiogram and the next R wave was set. If the time is longer than the number of beats, a pacing pulse (peak value 2 to 4 V, pulse width 1 to 3
m S ) is applied between the same two electrodes, which is designed to cause contraction of the myocardium through the myocardium.

このペースメーカーは入力電極と出力電極が同(ト じであり、ある時は微弱な電圧を入力し、ある時は高い
電圧を出力せねばならない。
This pacemaker has the same input and output electrodes, so it must sometimes input a weak voltage and sometimes output a high voltage.

また、右心室内の2つの電極間に生ずる電位は心内心電
のみでなく、変化の遅い変紘 すなわち、基線変動があ
るとともに、ペーシングパルスを与えた後に生ずるアフ
ターポテンシャルと称する大きく、かつ長い時間にわた
る残留電位、すなわち、あたかも電極間に大きなキャパ
シター(静電容量)を並列に接続したが如き残留電位が
入力される。
In addition, the potential generated between the two electrodes in the right ventricle is not only an intracardiac electrocardiogram, but also a slow-changing variable, that is, a baseline fluctuation, and a large and long-lasting afterpotential that occurs after a pacing pulse is given. In other words, a residual potential as if a large capacitor (electrostatic capacitance) were connected in parallel between the electrodes is input.

この残留電位を第8図の符号Aに示すと共に、残留電位
を疑似的に再現できるようにした疑似負荷回路の例を第
9図に示す。なお、第8図中の符号Bは、ペーシングパ
ルスである。
This residual potential is shown by reference numeral A in FIG. 8, and an example of a pseudo load circuit that can reproduce the residual potential in a pseudo manner is shown in FIG. Note that the symbol B in FIG. 8 is a pacing pulse.

したがって心内心電を検知する回路においては、ペーシ
ングパルスBおよびアフターポテンシャルAが検知回路
に侵入するのを防止しないと、これらの電位を検知し、
心内心電と判別ができない。
Therefore, in a circuit that detects intracardiac electrocardiograms, unless the pacing pulse B and afterpotential A are prevented from entering the detection circuit, these potentials will be detected.
It cannot be distinguished from an intracardiac electrocardiogram.

また通常、検知回路は心内心電を検知した後、250〜
300ミリ秒間は検知を停止する機能をもたせる。これ
は、第10図に示すような心内心電 電のR波の後に続くS波、T波、あるいは期外収縮など
を検知しないようにするためである。したがって、ペー
シングパルスなどを誤って検知してしまうと、その後2
50〜300ミリ秒間は心内心電を検知できないと言う
不都合を有する。
In addition, normally, after detecting the intracardiac electrocardiogram, the detection circuit
A function is provided to stop detection for 300 milliseconds. This is to avoid detecting S waves, T waves, or premature contractions that follow the R wave of the intracardiac electrocardiogram as shown in FIG. 10. Therefore, if a pacing pulse etc. is detected incorrectly, the next two
This method has the disadvantage that intracardiac electrocardiography cannot be detected for 50 to 300 milliseconds.

よって、ペーシングパルスの開始時期に同期し、アフタ
ーポテンシャルの終了するまでの間スイッチなどによっ
て検知回路を閉じる回路を付属するのが通例である。
Therefore, it is customary to include a circuit that synchronizes with the start time of the pacing pulse and closes the detection circuit using a switch or the like until the end of the afterpotential.

検知回路は通常、増幅器と比較器 さらに比較器の前に
心内心電のR波のみを良く通すようなフィルターを付す
ことが多い。このような検知回路において、上記スイッ
チを付ける場所としては、下記の方法によって検知回路
を閉じることが考えられる。
The detection circuit usually includes an amplifier and a comparator, and a filter is often attached in front of the comparator to allow only the R wave of the intracardiac electrocardiogram to pass through. In such a detection circuit, the switch may be attached to a location where the detection circuit is closed by the following method.

1 増幅器の前に直列にスイッチを置き、これを開にす
る。
1 Place a switch in series in front of the amplifier and open it.

2 増幅器の前に直列に抵抗を大損 その後に並列にス
イッチを置き、これを閉にする。
2 Place a large resistance in series in front of the amplifier, then place a switch in parallel and close it.

3 増幅器の後に直列にスイッチを置き、これを開にす
る。
3 Place a switch in series after the amplifier and open it.

4、増幅器の後に直列に抵抗を入札 その後に並列にス
イッチを置き、これを閉にする。
4. Place a resistor in series after the amplifier, then place a switch in parallel and close it.

これらに使用するスイッチにはトランジスター、中でも
FETスイッチがイ吏われる。
The switches used for these are transistors, especially FET switches.

しかし、これらスイッチの中には、微量の漏れ電流が存
在し、これがスイッチを通じて回路に侵入し、スイッチ
ングノイズとなり、後段の比較器にて検出される場合が
あり、スイッチ部品の選別などが必要である。
However, there is a small amount of leakage current in these switches, which may enter the circuit through the switch and become switching noise, which is detected by the comparator in the subsequent stage, so it is necessary to sort out the switch components. be.

また、増幅器の前にスイッチを置いた場合、交流結合の
直前、あるいは直後であるので、前記基線変動電位があ
る場合にスイッチを開、閉したときに、交流結合のキャ
パシターに蓄積された電位がパルス状に入力し、比較器
にて検出されることがあり、これらに対する対策が必要
であり、設計が困難であった。
In addition, if a switch is placed in front of the amplifier, it will be placed just before or after AC coupling, so when the switch is opened or closed when there is the baseline fluctuation potential, the potential accumulated in the AC coupling capacitor will be The input is in the form of pulses, which may be detected by the comparator, and countermeasures against these are required, making design difficult.

このような不都合は、体内埋め込み式のペースメーカに
おいても同様に生じるおそれがあった。
Such inconveniences may also occur in implantable pacemakers.

灸団り且迦 本発明は、上記のような従来技術に伴う問題点を解決し
ようとするものであって、スイッチングノイズ等を発生
させることなく、ペーシングパルスを心内心電と誤って
検出することのないペースメーカーを提供することを目
的とする。
The present invention is intended to solve the problems associated with the conventional techniques as described above, and is to prevent pacing pulses from being mistakenly detected as intracardiac electrocardiograms without generating switching noise or the like. The purpose is to provide a pacemaker without

i貝り鷹1 このような目的を達成するために、本発明に係るペース
メーカは、心内心電を検出するために心臓に留置された
電極と、 この電極から入力された心内心電のR波を検出するため
に、所定値以上の信号が入力された場合に、その入力信
号がR波であることを検知し、その場合に出力信号を発
生する比較回路と、比較回路の出力信号に基づき、前記
R波の周期を判別し、R波が所定間隔以下の周期で検出
される場合には、ペーシングパルスを前記電極から出力
させず、R波が所定間隔以上検出されない場合には、ペ
ーシングパルスを前記電極から出力させルヘーシングパ
ルス発生回路とを有するペースメーカであって、 =7− 前記比較回路の入力側に置かれ、 比較回路へ入る入力
信号を正負いずれかの単極性の信号にする絶対値回路と
、 前記絶対値回路と比較回路の入力との間に接続さ瓢 前
記電極からペーシングパルスが出力された場合に、前記
絶対値回路から比較回路へ入る単極性の入力信号に、そ
の極性と反対極性で且つその入力信号より大きい電位の
引き下げパルスを所定時間加え、前記比較回路に絶対値
回路の出力と同極性の所定値以上の入力信号が入力する
ことを防止するパルス引き下げ回路とをさらに有するこ
とを特徴としている。
iKairitaka 1 In order to achieve such an objective, the pacemaker according to the present invention includes an electrode placed in the heart to detect intracardiac electrocardiograms, and an R wave of the intracardiac electrocardiograms input from the electrodes. In order to detect the , determines the period of the R wave, and when the R wave is detected at a period less than a predetermined interval, the pacing pulse is not output from the electrode, and when the R wave is not detected at the predetermined interval or more, the pacing pulse is output. =7- is placed on the input side of the comparator circuit, and converts the input signal into the comparator circuit into a positive or negative unipolar signal. an absolute value circuit connected between the absolute value circuit and an input of the comparator circuit; and a unipolar input signal that enters the comparator circuit from the absolute value circuit when a pacing pulse is output from the electrode. a pulse pull-down circuit that applies a pull-down pulse with a polarity opposite to that of the input signal for a predetermined period of time and whose potential is higher than that of the input signal to prevent an input signal of a predetermined value or more having the same polarity as the output of the absolute value circuit from being input to the comparator circuit; It is characterized by further having the following.

このような本発明に係るペースメーカによれば、ペーシ
ングパルスを心内心電と誤まって検出しないようにする
ためのスイッチング回路を設けることなく、比較回路に
おいて、ペーシングパルス及びそれに続くアフターポテ
ンシャルを検出することがない。また、仮にスイッチン
グ回路を使用したとしても、その漏れ電流などによるパ
ルスは比較回路のR波検出に影響を与えない。
According to the pacemaker according to the present invention, the pacing pulse and subsequent afterpotential can be detected in the comparison circuit without providing a switching circuit to prevent pacing pulses from being mistakenly detected as intracardiac electrocardiograms. Never. Further, even if a switching circuit is used, pulses caused by its leakage current will not affect R wave detection by the comparison circuit.

÷ 日の  的・日 以下、本発明に係るペースメーカについて図面に示す実
施例に基づき詳細に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Below, a pacemaker according to the present invention will be described in detail based on embodiments shown in the drawings.

第1図は本発明の一実施例に係るペースメーカのブロッ
ク図、第2. 3. 4図は第1図に示す各回路途中の
信号波形を示す概略図、第5図は第1図に示すブロック
図をさらに具体化した回路図、第6.7図はそれぞれ本
発明の他の実施例に係るペースメーカの要部回路図であ
る。
FIG. 1 is a block diagram of a pacemaker according to an embodiment of the present invention, and FIG. 3. 4 is a schematic diagram showing signal waveforms in each circuit shown in FIG. 1, FIG. 5 is a circuit diagram that further embodies the block diagram shown in FIG. FIG. 2 is a circuit diagram of main parts of a pacemaker according to an embodiment.

第1図に示す本発明の一実施例に係るペースメーカの回
路構成は、例えば、体外式のペースメーカに適用される
The circuit configuration of a pacemaker according to an embodiment of the present invention shown in FIG. 1 is applied to, for example, an extracorporeal pacemaker.

入出力端子2は、例えば、心室内に留置される電極を有
するベーシングカテーテルにリード線などを通じて接続
される。
The input/output terminal 2 is connected, for example, to a basing catheter having an electrode placed in the ventricle through a lead wire or the like.

心室内に留置されるベーシングカテーテルにより採取さ
れる心内心電は、波高値2〜20mVのR波であり、そ
の極性は十である時もあれば、−である時もある。これ
はカテーテルの先端の電極の位置と、それが接触した心
内膜の位置とにより異なる。
Intracardiac electrocardiograms collected by a basing catheter placed in the ventricle are R waves with a peak value of 2 to 20 mV, and the polarity is sometimes positive and sometimes negative. This depends on the location of the electrode at the tip of the catheter and the location of the endocardium it contacts.

従って、心向心電検知回路としては、両極性の検知が必
要である。通常、体外式ペースメーカにおいては、心内
心電の基線変動から逃げるため、入出力端子2は交流結
合とし、約20Hz以下を減衰させているので、この交
流結合により、片極性の心電でも微分されて両極性にな
る。
Therefore, the centripetal electrocardiogram detection circuit needs to detect both polarities. Normally, in an external pacemaker, the input/output terminal 2 is AC-coupled to attenuate frequencies below about 20 Hz in order to avoid baseline fluctuations of intracardiac electrocardiograms, so even unipolar electrocardiograms are differentiated due to this AC coupling. becomes bipolar.

入出力端子2には、増幅回路3が接続しである。An amplifier circuit 3 is connected to the input/output terminal 2.

増幅回路3では、入出力端子2から人力された微弱な心
電を数100倍に増幅する。入出力端子2に入力された
心電の波形を、第2.3図(A)に示す。また、この波
形が微分されて増幅回路3へ入力する前の波形を第2.
3図(B)に示す。第3図に示す波形は、第2図に示す
波形の極性が逆になったもので、前述したように、カテ
ーテルの取り付は位置などにより、いずれの波形が入出
力端子2に入るか分からない。
The amplifier circuit 3 amplifies the weak electrocardiogram input manually from the input/output terminal 2 by several hundred times. The waveform of the electrocardiogram input to the input/output terminal 2 is shown in FIG. 2.3 (A). Also, the waveform before this waveform is differentiated and input to the amplifier circuit 3 is shown as a second waveform.
This is shown in Figure 3 (B). The waveform shown in Figure 3 has the polarity reversed from the waveform shown in Figure 2, and as mentioned above, depending on the position of the catheter, it is difficult to know which waveform will enter the input/output terminal 2. do not have.

増幅回路3には、フィルター回路4が接続しである。フ
ィルター回路4は、低域通過、高域通過フィルター等か
らなり、これによってR波成分を取り出し、このR波を
通常では直接比較回路6にかける力\ 本発明では絶対
値回路5(両波整流回路)を介して比較回路6へ入れる
。フィルター回路4からのR波の出力信号は、第2.3
図(C)に示すような波形である。
A filter circuit 4 is connected to the amplifier circuit 3. The filter circuit 4 consists of a low-pass filter, a high-pass filter, etc., and extracts the R-wave component. Normally, this R-wave is directly applied to the comparator circuit 6. In the present invention, the absolute value circuit 5 (double-wave rectifier) circuit) to the comparator circuit 6. The R wave output signal from the filter circuit 4 is
The waveform is as shown in Figure (C).

絶対値回路5では、これに入力された信号波形を正負い
ずれか一方の極性の波に変換する。その後、正負いずれ
かの比較回路6にかけて、R波を検出する。例えlfl
  絶対値回路5の出力を正とし、正極の波を正極側に
若干のスレシホールドを持たせた比較回路6で検出する
ようにしておく。そうすればR波が入力してない時には
、比較レベルの下であるので、比較回路6はトリガーせ
ず、R波が入力して比較レベルを越した時、比較回路6
は反転して、 トリガーパルスを、検知停止回路7及び
ペーシングパルスリセット回路8に出力する。
The absolute value circuit 5 converts the input signal waveform into a wave of either positive or negative polarity. Thereafter, it is applied to either a positive or negative comparator circuit 6 to detect an R wave. analogy lfl
The output of the absolute value circuit 5 is set to be positive, and a positive wave is detected by a comparison circuit 6 having a slight threshold on the positive side. That way, when the R wave is not input, the comparison circuit 6 will not trigger because it is below the comparison level, and when the R wave is input and exceeds the comparison level, the comparison circuit 6 will not trigger.
is inverted and outputs the trigger pulse to the detection stop circuit 7 and the pacing pulse reset circuit 8.

正極性の波に変換する絶対値回路5の出力波形は、例え
ば第2.3図(D)に示される。これら図に示すように
、絶対値回路を通せば、たとえ、入出力端子2に反対極
性の波形が入力されたとしても、−11= 絶対値回路5の出力波形は、同一波形となる。
The output waveform of the absolute value circuit 5 that converts into a positive polarity wave is shown, for example, in FIG. 2.3 (D). As shown in these figures, if the waveforms are passed through the absolute value circuit, even if a waveform of opposite polarity is input to the input/output terminal 2, the output waveform of the absolute value circuit 5 becomes the same waveform.

検知停止回路7は、心内心電のR波を比較回路6で検知
した場合に、その出力信号に基づき、検知後所定時間、
比較回路6による検知を停止させるための回路である。
When the R wave of the intracardiac electrocardiogram is detected by the comparison circuit 6, the detection stop circuit 7 operates for a predetermined period of time after detection based on the output signal.
This is a circuit for stopping detection by the comparison circuit 6.

この所定時間は、第11図に示すような心内心電のR波
の後に続くS波、T波、あるいは期外収縮などを検知し
ないようにするのに十分な時間であり、一般的には、2
50〜300ミリ秒間である。
This predetermined time is sufficient to avoid detecting S waves, T waves, or premature contractions that follow the R wave of the intracardiac electrocardiogram as shown in FIG. ,2
It is 50-300 milliseconds.

この検知停止回路7は、ペーシングパルスリセット回路
8と共に、ペーシングパルス発生回路9に接続するか、
またはペーシングパルスリセット回路に接続しである。
This detection stop circuit 7 is connected to the pacing pulse generation circuit 9 together with the pacing pulse reset circuit 8, or
Or connect to the pacing pulse reset circuit.

ペーシングパルス発生回路9は、入出力端子2に接続し
である。
The pacing pulse generation circuit 9 is connected to the input/output terminal 2.

ペーシングパルス発生回路9は、本実施例では、調節可
能な所定時間周期でペーシングパルスを発生する回路で
あり、比較回路6でR波が検知された場合には、ペーシ
ングパルスリセット回路8により、ペーシングパルスが
リセットさ蜆 入出力端子2に向けてペーシングパルス
が出力されない一■ト ようになっている。そして、R波が検知されてから次の
R波が検知されるべき所定時間内に比較回路6でR波が
検知されない場合には、ペーシングパルス発生回路9か
ら入出力端子2に向けてペーシングパルスが出力される
ようになっている。その後所定時間の間に、比較回路6
でR波が検知されない場合には、さらにペーシングパル
スを出力し、その動作は、比較回路6でR波が検知され
るまで続く。入出力端子2は、前述したように、心臓内
に埋め込まれた電極を有するカテーテルに接続しである
ので、入出力端子から出力されたペーシングパルスによ
り心臓のベーシングを行うことができる。
In this embodiment, the pacing pulse generation circuit 9 is a circuit that generates a pacing pulse at an adjustable predetermined time period, and when the comparison circuit 6 detects an R wave, the pacing pulse reset circuit 8 resets the pacing pulse. The pulse is reset so that no pacing pulse is output to the input/output terminal 2. If the comparator circuit 6 does not detect an R wave within a predetermined period of time after the R wave is detected and the next R wave is to be detected, a pacing pulse is sent from the pacing pulse generation circuit 9 to the input/output terminal 2. is now output. After that, during a predetermined period of time, the comparator circuit 6
If no R wave is detected in the comparison circuit 6, a pacing pulse is further output, and this operation continues until the comparison circuit 6 detects an R wave. As described above, the input/output terminal 2 is connected to a catheter having an electrode implanted in the heart, so that pacing of the heart can be performed by the pacing pulse output from the input/output terminal.

このようなベーシング発生回路9は、パルス引き下げ回
路10にも接続しである。パルス引き下げ回路10から
の出力信号は、比較回路6の入力側に接続しである。パ
ルス引き下げ回路10は、ベーシング発生回路9がらペ
ーシングパルスが入出力端子2に向けて出力された場合
に、絶対値回路5から比較回路6へ入る単極性の入力信
号に、その極性と反対極性で且つその入力信号より大き
い電位の引き下げパルスを所定時間加え、比較回路6に
所定値以上の入力信号が入力することを防止する機能を
有する。
Such a basing generation circuit 9 is also connected to a pulse pull-down circuit 10. The output signal from the pulse reduction circuit 10 is connected to the input side of the comparator circuit 6. When a pacing pulse is output from the pacing generation circuit 9 toward the input/output terminal 2, the pulse pull-down circuit 10 applies a signal having a polarity opposite to that of the unipolar input signal input from the absolute value circuit 5 to the comparator circuit 6. It also has a function of applying a lowering pulse of a potential greater than the input signal for a predetermined period of time to prevent an input signal of a predetermined value or more from being input to the comparator circuit 6.

絶対値回路5からの出力信号が正極性の場合には、第4
図(B)で示すような正と反対極性の負極性のパルスを
比較回路6の入力側に入力させる。
When the output signal from the absolute value circuit 5 is of positive polarity, the fourth
A negative pulse with a polarity opposite to the positive one as shown in FIG. 6(B) is inputted to the input side of the comparator circuit 6.

負極性のパルス幅(時間)Tは、入出力端子2から入力
されるペーシングパルス及びそのアフターポテンシャル
の影響時間以上の幅であることが必要であり、一般的に
は、 20〜150ミリ秒である。また、負極性のパル
ス電位Vは、入出力端子2から入力さ札 増幅回路3、
フィルター回路4及び絶対値回路5を通過した第4図(
A)に示すようなペーシングパルス及びそのアフターポ
テンシャルの最大波形電位v2よりも大きいことが必要
である。そうすれば、比較回路6の入力側において、ペ
ーシングパルス及びそのアフターポテンシャルに相当す
る第4図(A)に示す波形に、同図(B)に示すパルス
が加わり、同図(C)に示す波形となる。
The negative pulse width (time) T needs to be longer than the influence time of the pacing pulse input from the input/output terminal 2 and its afterpotential, and is generally 20 to 150 milliseconds. be. Further, the negative pulse potential V is input from the input/output terminal 2 to the amplifier circuit 3,
FIG. 4 after passing through the filter circuit 4 and absolute value circuit 5 (
It needs to be larger than the maximum waveform potential v2 of the pacing pulse and its afterpotential as shown in A). Then, on the input side of the comparison circuit 6, the pulse shown in FIG. 4(B) is added to the waveform shown in FIG. 4(A) corresponding to the pacing pulse and its after potential, and the pulse shown in FIG. 4(C) is added. It becomes a waveform.

同図(C)に示す波形が比較回路6に入力されたとして
も、ペーシングパルス及びそのアフターポテンシャルに
相当する波形は、引き下げパルスにより十分引き下げら
れているため、正極性の所定値以上の信号を検知する比
較回路6においては、その信号をR波と誤検知すること
はない。上記動作の説明では、絶対値回路6の出力が正
の場合であったが、絶対値回路6の出力を負とし、以後
の極性を全部逆として回路を構成しても全く同様に作動
し引き下げを引き上げと読み変えれば良い。
Even if the waveform shown in FIG. 6(C) is input to the comparator circuit 6, the waveform corresponding to the pacing pulse and its afterpotential has been sufficiently lowered by the lowering pulse, so that a signal of positive polarity exceeding a predetermined value will not be detected. The detecting comparison circuit 6 will not erroneously detect the signal as an R wave. In the above explanation of the operation, the output of the absolute value circuit 6 is positive, but even if the output of the absolute value circuit 6 is made negative and all subsequent polarities are reversed, the circuit will operate in exactly the same way. You can read it as ``to raise''.

このように構成すれば、スイッチ素子を使用しなくとも
、ペーシングパルス及びそのアフターポテンシャルを比
較回路6でR波と誤検知することはなくなる。また、仮
にスイッチ素子を使用したとしても、その漏れ電流など
によるパルスはR波検出に影響を与えない。何故ならば
、このスイッチ動作が検知すべき信号の極性と逆の負側
で行われているためである(正のノイズが出ない)。
With this configuration, the pacing pulse and its afterpotential will not be mistakenly detected as an R wave by the comparator circuit 6, even without using a switch element. Furthermore, even if a switch element is used, pulses caused by its leakage current will not affect R wave detection. This is because this switching operation is performed on the negative side, which is opposite to the polarity of the signal to be detected (no positive noise is generated).

第1図に示すようなペースメーカのより具体的j な回路図を第5図に示す。A more specific example of a pacemaker as shown in Figure 1 A circuit diagram is shown in Figure 5.

第5図において、符号2aは入出力端子であり、3aは
増幅回路で、オペアンプにより構成され数百倍の増幅率
を持つ。符号4aはフィルターであり、このフィルター
は、例えば低域通過型であり、オペアンプのバッファー
を持つ。符号5aは絶対値回路であり、この絶対値回路
は、オペアンプ2台による典型的な形式であり、正極性
の出力信号を出力するようになっている。符号6aは比
較回路であり、この比較回路は、オペアンプをコンパレ
ーター動作をさせており、比較電位を正側に微調整して
使用するようになっている。この比較回路6aにおいて
は、比較電位より高い電位が入力した時、正極性の出力
信号を出し、それ以外では負の出力信号を出す。絶対値
回路5aからの出力は、抵抗15を介して比較手段6a
の入力端に接続するようになっている。
In FIG. 5, reference numeral 2a is an input/output terminal, and 3a is an amplifier circuit, which is composed of an operational amplifier and has an amplification factor of several hundred times. Reference numeral 4a denotes a filter, and this filter is, for example, a low-pass type, and has an operational amplifier buffer. Reference numeral 5a denotes an absolute value circuit, and this absolute value circuit is of a typical type using two operational amplifiers, and is designed to output a positive output signal. Reference numeral 6a denotes a comparison circuit, which operates an operational amplifier as a comparator, and is used by finely adjusting the comparison potential to the positive side. This comparison circuit 6a outputs a positive output signal when a potential higher than the comparison potential is input, and otherwise outputs a negative output signal. The output from the absolute value circuit 5a is passed through the resistor 15 to the comparing means 6a.
It is designed to be connected to the input end of the

符号11は負の電源で動作しているスイッチ信号発生器
であり、スイッチ信号発生器は、ベーシング出力をレベ
ルシフトして負のレベルとし、=16− ベーシング出力の立ち上がりに同期し、出力「回」から
はOより負の出力ができ、出力「Q」からは負から0の
出力ができる1シヨツト・マルチバイブレータ−で構成
されており、ペーシングパルスの立ち上がりに同期して
出力が出始め、数十ミリ−百数十ミリ秒間後に出力が停
止するようになっている。スイッチ信号発生器11の出
力側は、抵抗13を介して比較回路6aの入力端に接続
しである。これらスイッチ信号発生器11及び抵抗13
及び15力ぐ、第1図に示すようなパルス引き下げ回路
10を構成している。抵抗13の代わりに、FET16
を用いて、出力rQJでFETを作動させるようにして
も良い。また、第6゜7図に示すように、信号発生器1
1の出力からオープンコレクター、またはオープンドレ
インのトランジスターを比較回路6aの入力端に接続し
、これらのエミッター、あるいはソースを負の電源に接
続し、これらのべ一人 あるいはゲートを負電位でスイ
ッチすることによっても可能である。
Reference numeral 11 denotes a switch signal generator operating on a negative power supply, and the switch signal generator level-shifts the basing output to a negative level, and synchronizes with the rise of the basing output and outputs the It is composed of a 1-shot multivibrator that can output a negative output from O from ``0'' and from negative to 0 from output ``Q'', and the output starts in synchronization with the rising edge of the pacing pulse, The output is designed to stop after 10 to 100 milliseconds. The output side of the switch signal generator 11 is connected via a resistor 13 to the input end of the comparator circuit 6a. These switch signal generator 11 and resistor 13
and 15 pulses, forming a pulse pull-down circuit 10 as shown in FIG. FET16 instead of resistor 13
may be used to operate the FET with the output rQJ. In addition, as shown in FIG. 6-7, the signal generator 1
Connect an open collector or open drain transistor from the output of 1 to the input terminal of the comparator circuit 6a, connect their emitters or sources to a negative power supply, and switch all of them or their gates at a negative potential. It is also possible by

第5図中の符号12は、心向心電を検知した後、約25
0〜300ミリ秒間、検知を停止するための1ショット
マルチバイブレータ−である。このマルチバイブレータ
12は、比較回路6aの出力信号を受けて、ペーシング
パルス発生回路9aにリセット信号を送り、このペーシ
ングパルス発生回路9aからペーシングパルスが入出力
端子2aに出力するのをリセットさせる作用も有する。
The code 12 in FIG. 5 indicates approximately 25 minutes after detecting the cardiac electrocardiogram.
This is a one-shot multivibrator that stops detection for 0 to 300 milliseconds. This multivibrator 12 receives the output signal of the comparison circuit 6a, sends a reset signal to the pacing pulse generation circuit 9a, and has the function of resetting the output of the pacing pulse from the pacing pulse generation circuit 9a to the input/output terminal 2a. have

すなわち、このマルチバイブレータ12は、第1図に示
す検知停止回路7及びペーシングパルスリセット回路8
に相当する。
That is, this multivibrator 12 has a detection stop circuit 7 and a pacing pulse reset circuit 8 shown in FIG.
corresponds to

なお、ペーシングパルス発生回路9aはlショットマル
チバイブレータ−2個より成り、tlとt2とでパルス
間隔とパルス幅を定めるようになっている。符号14は
ペーシングパルス出力段である。
The pacing pulse generation circuit 9a is composed of two l-shot multivibrators, and the pulse interval and pulse width are determined by tl and t2. Reference numeral 14 is a pacing pulse output stage.

本発明は、上述した実施例に限定されるものではなく、
本発明の発明の範囲内で種々に改変することが可能であ
る。
The present invention is not limited to the embodiments described above,
Various modifications can be made within the scope of the present invention.

例えば、本発明に係るペースメーカを体内埋め込み式の
ペースメーカに適用することも可能であ発明の効果 このような本発明に係るへ−スメーカによれば、ペーシ
ングパルスを検出しないようにするためのスイッチング
回路を設けることなく、比較回路において、ペーシング
パルス及びそれに続くアフターポテンシャルを検出しな
い様にすることができる。また、仮にスイッチング回路
を使用したとしても、その漏れ電流などによるパルスは
R波検出に影響を与えない。
For example, it is possible to apply the pacemaker according to the present invention to a pacemaker implanted in the body.According to the pacemaker according to the present invention, the switching circuit for preventing the detection of pacing pulses. It is possible to prevent the pacing pulse and subsequent afterpotential from being detected in the comparator circuit without providing a pacing pulse. Further, even if a switching circuit is used, pulses caused by its leakage current will not affect R wave detection.

また、本発明に係るペースメーカの回路によれ(′L 
スイッチの種類、品質にこだわらなくても良く、回路の
安定した生産が可能である。
Furthermore, due to the circuit of the pacemaker according to the present invention ('L
There is no need to be particular about the type or quality of the switch, and stable production of circuits is possible.

[実施例] 以下、本発明をさらに具体的な実施例により説明するが
、本発明はこれら実施例に限定されるものではない。
[Examples] The present invention will be explained below using more specific examples, but the present invention is not limited to these examples.

第5図に示すような回路を作成した 増幅回路3aとしては、IC1=LM4250により構
成された201倍の増幅率を待つオペアンプを用い−y
ト た。フィルター回路4aとしては、低域通過型でオペア
ンプ(I C2=LM4250 )のバッファーを持つ
ものを用いた。絶対値回路5aとしては、オペアンプ(
IC3,4=LM4250) 2台による典型的な形式
であり、正の出力をもつものを用いた。比較回路として
は、オペアンプ(I C5=LM4250 )を用い、
コンパレーター動作をさせており、比較電位を正側に微
調整して使用した。負の電源で動作しているスイッチ信
号発生器11としては、ベーシング出力をレベルシフト
して負のレベルとし、ベーシング出力の立ち上がりに同
期して出力1回」から0より負の出力力く、出力rQJ
からは負から0の出力ができる1シヨツト・マルチバイ
ブレータ−(IC6=CMO34538)を用い1、ペ
ーシングパルスの立ち上がりに同期して出力が出始め、
約60ミリ秒間後に出力が停止するようになっている。
The amplifier circuit 3a, which has a circuit as shown in FIG.
It was. As the filter circuit 4a, a low-pass type one having a buffer of an operational amplifier (IC2=LM4250) was used. As the absolute value circuit 5a, an operational amplifier (
IC3, 4 = LM4250) This is a typical format with two ICs, and one with a positive output was used. As a comparison circuit, an operational amplifier (IC5=LM4250) is used,
It was operated as a comparator, and the comparison potential was finely adjusted to the positive side. The switch signal generator 11 operating with a negative power source shifts the level of the basing output to a negative level, and synchronizes with the rising edge of the basing output to output one output from 0 to a negative output power. rQJ
From here, a 1-shot multivibrator (IC6 = CMO34538) that can output from negative to 0 was used, and the output began to be output in synchronization with the rising edge of the pacing pulse.
The output will stop after about 60 milliseconds.

1ショットマルチバイブレータ−12としては、心向心
電を検知した後、 250〜300ミリ秒間、検知を停
止するものを用い、ペーシングパルス発生回路9aとし
ては、 tlとt2でパルス間隔とパー汀 ルス幅を定めるようにしたものを用いた。
The one-shot multivibrator 12 is one that stops detection for 250 to 300 milliseconds after detecting the centripetal electrocardiogram, and the pacing pulse generation circuit 9a uses tl and t2 to control the pulse interval and pulse pulse. I used one with a fixed width.

この回路の入出力端子に第9図に示すような疑似負荷回
路を接続し、動作させた所、ペーシングパルスとアフタ
ーポテンシャルを有効に除去し、スイッチング時のノイ
ズもなかった。
When a pseudo load circuit as shown in FIG. 9 was connected to the input and output terminals of this circuit and operated, pacing pulses and afterpotentials were effectively removed, and there was no noise during switching.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例に係るペースメーカのブロッ
ク図、第2. 3. 4図は第1図に示す各回路途中の
信号波形を示す概略図、第5図は第1図に示すブロック
図をさらに具体化した回路図、第6.7図はそれぞれ本
発明の他の実施例に係るペースメーカの要部回路図、第
8図はペーシングパルスの波形を示すグラフ、第9図は
疑似負荷回路の回路図、第10図は心電図の概略図であ
る。 2 入出力端子、 5・・絶対値回路、 6 ・比較回
路、9・ペーシングパルス発生回路、 10・パルス引
き下げ回路。 第  2  図 第  3  図 0コ 1) 0氏 (−O匡コ \。 ○      (5)〉 〉 + 1 〉 !  0      (5)■ 〉〉− 1、CI+ °\ ヱ 匡 01’+
FIG. 1 is a block diagram of a pacemaker according to an embodiment of the present invention, and FIG. 3. 4 is a schematic diagram showing signal waveforms in each circuit shown in FIG. 1, FIG. 5 is a circuit diagram that further embodies the block diagram shown in FIG. FIG. 8 is a graph showing the waveform of a pacing pulse, FIG. 9 is a circuit diagram of a pseudo load circuit, and FIG. 10 is a schematic diagram of an electrocardiogram. 2. Input/output terminal, 5. Absolute value circuit, 6. Comparison circuit, 9. Pacing pulse generation circuit, 10. Pulse pull down circuit. 0 (5)〉 〉 + 1 〉 ! 0 (5)■ 〉〉- 1, CI+ °\ ヱ匡01'+

Claims (1)

【特許請求の範囲】 心内心電を検出するために心臓に留置される電極と、 この電極から入力された心内心電のR波を検出するため
に、所定値以上の信号が入力された場合に、その入力信
号がR波であることを検知し、その場合に出力信号を発
生する比較回路と、 比較回路の出力信号に基づき、前記R波の周期を判別し
、R波が所定間隔以下の周期で検出される場合には、ペ
ーシングパルスを前記電極から出力させず、R波が所定
間隔以上検出されない場合には、ペーシングパルスを前
記電極から出力させるペーシングパルス発生回路とを有
するペースメーカであって、 前記比較回路の入力側に置かれ、比較回路へ入る入力信
号を正負いずれかの単極性の信号にする絶対値回路と、 前記絶対値回路の出力と比較回路の入力との間に接続さ
れ、前記電極からペーシングパルスが出力された場合に
、前記絶対値回路から比較回路へ入る単極性の入力信号
に、その極性と反対極性で且つその入力信号より大きい
電位の引き下げパルスを所定時間加え、前記比較回路に
絶対値回路の出力と同極性の所定値以上の入力信号が入
力することを防止するパルス引き下げ回路とをさらに有
するペースメーカ。
[Claims] An electrode placed in the heart to detect an intracardiac electrocardiogram, and a case where a signal of a predetermined value or more is input to detect the R wave of the intracardiac electrocardiogram input from this electrode. a comparison circuit that detects that the input signal is an R wave and generates an output signal in that case; and a comparison circuit that determines the cycle of the R wave based on the output signal of the comparison circuit and determines whether the R wave is equal to or less than a predetermined interval. A pacemaker comprising: a pacing pulse generation circuit which does not output a pacing pulse from the electrode when an R wave is detected at a period of 100 m or more, and outputs a pacing pulse from the electrode when an R wave is not detected at a predetermined interval or longer; an absolute value circuit that is placed on the input side of the comparator circuit and converts the input signal that enters the comparator circuit into a positive or negative unipolar signal, and is connected between the output of the absolute value circuit and the input of the comparator circuit. and when a pacing pulse is output from the electrode, a pull-down pulse of opposite polarity and higher potential than the input signal is applied for a predetermined time to the unipolar input signal input from the absolute value circuit to the comparison circuit. . A pacemaker further comprising a pulse reduction circuit that prevents input signals of a predetermined value or more having the same polarity as the output of the absolute value circuit from being input to the comparison circuit.
JP2331881A 1990-11-29 1990-11-29 pacemaker Expired - Lifetime JP2999251B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2331881A JP2999251B2 (en) 1990-11-29 1990-11-29 pacemaker
US07/797,889 US5285780A (en) 1990-11-29 1991-11-26 Pacemaker with improved pulse detection

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2331881A JP2999251B2 (en) 1990-11-29 1990-11-29 pacemaker

Publications (2)

Publication Number Publication Date
JPH04197364A true JPH04197364A (en) 1992-07-16
JP2999251B2 JP2999251B2 (en) 2000-01-17

Family

ID=18248669

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2331881A Expired - Lifetime JP2999251B2 (en) 1990-11-29 1990-11-29 pacemaker

Country Status (1)

Country Link
JP (1) JP2999251B2 (en)

Also Published As

Publication number Publication date
JP2999251B2 (en) 2000-01-17

Similar Documents

Publication Publication Date Title
US4821724A (en) Pacing pulse compensation
US20180249963A1 (en) Cardiac response classification using retriggerable classification windows
US5324310A (en) Cardiac pacemaker with auto-capture function
US8831727B2 (en) Methods and systems for managing fusion and noise in cardiac pacing response classification
AU651989B2 (en) Electronic capture detection for a pacer
US6169921B1 (en) Autocapture determination for an implantable cardioverter defibrillator
US5388586A (en) Methods and apparatus for sensing intracardiac signals for an inplantable cardiac pacemaker
US5861013A (en) Peak tracking capture detection circuit and method
US5312445A (en) Implantable cardiac stimulating apparatus and method employing detection of P-waves from signals sensed in the ventricle
US5891171A (en) Apparatus with noise classification in an implantable cardiac device by using an amplifier with a variable threshold
US4114627A (en) Cardiac pacer system and method with capture verification signal
US6144881A (en) Capture detection circuit for pulses and physiologic signals
US4903700A (en) Pacing pulse compensation
US6163724A (en) Microprocessor capture detection circuit and method
US4516579A (en) Interference recognition circuit in a heart pacemaker
US6928326B1 (en) Diagnosis of fusion or pseudofusion
JP2001520922A (en) Method and apparatus for automatically adjusting the sensitivity of a heart rate sense amplifier
US20040127947A1 (en) Adaptive sensing threshold for cross-chamber refractory period
US4649931A (en) Sampled data sense amplifier
US4149527A (en) Pacemaker artifact suppression in coronary monitoring
US3757791A (en) Synchronized atrial and ventricular pacer and timing circuitry therefor
US4596252A (en) Pacer sense amplifier
US5772691A (en) Implantable cardiac stimulator with polarity detection for detecting ectopic beats
US4466440A (en) Heart pacer time-domain processing of internal physiological signals
US6738665B2 (en) Detection of late atrial extrasystoles in an active implantable medical device such as pacemaker defibrillator, cardiovertor and/or multisite device