JPH04192523A - Semiconductor substrate grinding device and grinding method - Google Patents
Semiconductor substrate grinding device and grinding methodInfo
- Publication number
- JPH04192523A JPH04192523A JP2324798A JP32479890A JPH04192523A JP H04192523 A JPH04192523 A JP H04192523A JP 2324798 A JP2324798 A JP 2324798A JP 32479890 A JP32479890 A JP 32479890A JP H04192523 A JPH04192523 A JP H04192523A
- Authority
- JP
- Japan
- Prior art keywords
- vacuum chuck
- semiconductor substrate
- polishing
- vacuum
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 64
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 title claims description 17
- 238000005498 polishing Methods 0.000 claims description 41
- 239000000463 material Substances 0.000 claims description 6
- 238000007517 polishing process Methods 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 31
- 229910052710 silicon Inorganic materials 0.000 abstract description 31
- 239000010703 silicon Substances 0.000 abstract description 31
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 25
- 239000002184 metal Substances 0.000 abstract description 13
- 239000007769 metal material Substances 0.000 abstract description 8
- 238000001179 sorption measurement Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 8
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 6
- 239000007788 liquid Substances 0.000 description 6
- 150000001412 amines Chemical class 0.000 description 5
- 239000007864 aqueous solution Substances 0.000 description 5
- 239000005350 fused silica glass Substances 0.000 description 5
- 239000010453 quartz Substances 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000004809 Teflon Substances 0.000 description 3
- 229920006362 Teflon® Polymers 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 238000011109 contamination Methods 0.000 description 3
- 239000012530 fluid Substances 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 238000011077 uniformity evaluation Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体基板の研磨装置の構造に関するもので
あり、詳しくは前記研磨装置の半導体基板保持用真空チ
ャックの構造および研磨方法に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to the structure of a semiconductor substrate polishing apparatus, and more particularly to the structure and polishing method of a vacuum chuck for holding a semiconductor substrate of the polishing apparatus. be.
ＬＳＩの高集積化にともないゲート長がクォータ・ミク
ロンオーダーのＭＯＳＦＥＴか必要となっている。しか
しながら、このような短チャネルのＭＯＳＦＥＴをシリ
コン基板に作成した場合、パンチスルーによるソース・
トレイン間の導通、ホットエレクトロンの発生といった
問題によりＭＯＳＦＥＴの正常動作の阻害か懸念されて
いる。As LSIs become more highly integrated, MOSFETs with gate lengths on the order of quarter microns are becoming necessary. However, when such a short channel MOSFET is fabricated on a silicon substrate, the source
There are concerns that problems such as conduction between trains and generation of hot electrons may impede normal operation of the MOSFET.
このような背景のもと、上述した問題点を解決するブレ
ーク・スルーとして、絶縁体膜上にシリコンのデバイス
活性層が形成されている５ＯＩ（Ｓｉｌｉｃｏｎ−Ｏｎ
−Ｉｎｓｕｌａｔｏｒ）構造のデバイスが注目されてい
る。Against this background, 5OI (Silicon-On), in which a silicon device active layer is formed on an insulating film, has been developed as a breakthrough to solve the above-mentioned problems.
-Insulator) structure devices are attracting attention.
このＳＯＩデバイスを得るためにいろいろな手法か提案
されているか、その一つの手法として選択研磨を用いた
デバイス転写法かある（第４図（ａ） 、 （ｂ） 、
（ｃ）参照）「たとえば、浜田恒夫、遠藤仲裕、応用
物理第５６巻、第１１号（１９８７） ］。Various methods have been proposed to obtain this SOI device, one of which is a device transfer method using selective polishing (Fig. 4 (a), (b),
(c)) "For example, Tsuneo Hamada, Nakahiro Endo, Applied Physics Vol. 56, No. 11 (1987)].
この方法では第４図［ａＪに示すように、ます通常のＬ
ＳＩ形成プロセスによりシリコン基板上にＭＯＳＦＥＴ
を形成したのち、エポキシ樹脂系接着剤１２を用いてデ
バイス上に支持基板１１（たとえば、シリコン基板）を
接着する。図中、５は研磨定盤、４はシリコン基板、１
４はＬＯＣＯ３酸化膜、１３はＡ Ｉ 配線、１５はパ
ッシベーション膜、８はポリッシングパッドである。In this method, as shown in Figure 4 [aJ], the normal L
MOSFET on silicon substrate by SI formation process
After forming, a support substrate 11 (for example, a silicon substrate) is bonded onto the device using an epoxy resin adhesive 12. In the figure, 5 is a polishing surface plate, 4 is a silicon substrate, 1
4 is a LOCO3 oxide film, 13 is an A I wiring, 15 is a passivation film, and 8 is a polishing pad.
しかるのち第４図［ｂ）に示すように、研磨装置の回転
している真空チャックに支持基板１１を保持しながら、
ポリッシングパッド８の張られている回転研磨定盤５に
密着させる。この時、加工液にアミン水溶液を用いるこ
とによりシリコン酸化膜１４に対してシリコン基板４の
加工速度比が１０００倍となる選択研磨か可能となる。Thereafter, as shown in FIG. 4 [b], while holding the supporting substrate 11 in the rotating vacuum chuck of the polishing device,
It is brought into close contact with the rotating polishing surface plate 5 on which the polishing pad 8 is stretched. At this time, by using an amine aqueous solution as the processing liquid, selective polishing can be performed in which the processing speed ratio of the silicon substrate 4 to the silicon oxide film 14 is 1000 times.
この選択研磨によりシリコンの加工はデバイスのＬＯＣ
Ｏ３Ｇ化膜１４の裏面で止まり、薄膜構造デバイスを得
ることが可能となる。１６はデバイス活性層裏面である
。This selective polishing allows silicon processing to be performed at the LOC of the device.
It stops at the back surface of the O3G film 14, making it possible to obtain a thin film structure device. 16 is the back surface of the device active layer.
その後、前記薄膜構造デバイス裏面側にエポキシ樹脂接
着剤を用いて石英基板１７を接着し、さらに前記支持基
板を除去することにより薄膜デバイスが石英基板１７上
に張り合わされた構造のＳＯ■デバイスを得る（第４図
（Ｃ））。Thereafter, a quartz substrate 17 is bonded to the back side of the thin film structure device using an epoxy resin adhesive, and the supporting substrate is further removed to obtain an SO device having a structure in which the thin film device is bonded onto the quartz substrate 17. (Figure 4(C)).
上述したデバイス転写法に間するプロセスの内、デバイ
スを形成したシリコン基板の裏面側より選択研磨を行う
際に、従来の研磨装置では金属製真空チャックに直接基
板１１を保持するか、あるいは第５図（ａ）に示すよう
に軟質性高分子フェルト２１の張り付けである金属製真
空チャック２０に基板１１を保持することが慣用となっ
ていた。In the process of the device transfer method described above, when performing selective polishing from the back side of the silicon substrate on which devices are formed, conventional polishing equipment either holds the substrate 11 directly on a metal vacuum chuck, or As shown in Figure (a), it has been customary to hold the substrate 11 in a metal vacuum chuck 20 to which a soft polymer felt 21 is attached.
しかしながら、金属製真空チャックに直接基板を保持す
る場合、加工液であるアミン系水溶液に真空チャック材
料である金属が溶解し、デバイス活性層裏面１６に付着
することにより、薄膜構造デバイスの特性か劣化すると
いった問題があった。However, when holding a substrate directly on a metal vacuum chuck, the metal that is the vacuum chuck material dissolves in the amine-based aqueous solution that is the processing fluid and adheres to the back surface 16 of the device active layer, causing the characteristics of the thin film structure device to deteriorate. There was a problem with doing so.
また、第５図ｆａ）に示すように、軟質性高分子フェル
ト２１の張り付けである金属製真空チャ・・ｌり２０に
基板１１を保持した場合、前記軟質性高分子フェルト２
１か真空チャック用孔３付近で凹方向に塑性変形するた
め、その部分の研磨速度が著しく遅くなり（第５図（ｂ
） ） 、シリコン基板４の加工均一性が損われるとい
った欠点があった。すなわち。Furthermore, as shown in FIG.
1 is plastically deformed in the concave direction near the vacuum chuck hole 3, so the polishing speed in that area becomes extremely slow (see Figure 5 (b)).
)), there was a drawback that the uniformity of processing of the silicon substrate 4 was impaired. Namely.
第６図に示すように、加工が均一に進行しない場合、第
１のＭＯ３ＦＥ７１８のデバイス活性層裏面１６が現わ
れても、一方第２のＭＯ３ＦＥＴ１９の裏面には未加工
のシリコン基板４が残るといった状況が生じる。このた
め、シリコン基板に形成されているすべてのＭＯＳＦＥ
Ｔの活性層裏面を比すには過剰に研磨を行わなければな
らす、先に活性層裏面が現われた第１のＭＯＳＦＥＴの
動作特性が研磨の応力により劣化してしまう。As shown in FIG. 6, if the processing does not progress uniformly, even if the back surface 16 of the device active layer of the first MO3FET 718 appears, the unprocessed silicon substrate 4 remains on the back surface of the second MO3FET 19. occurs. For this reason, all MOSFEs formed on silicon substrates
Excessive polishing is required to compare the back surface of the active layer of T. The operating characteristics of the first MOSFET, in which the back surface of the active layer appears first, will deteriorate due to the stress of the polishing.
本発明の目的は、従来の研磨装置の真空チャック部構造
の欠点を除去し、すなわち、選択研磨の際に薄膜デバイ
ス裏面か金属により汚染される二となく、しかもシリコ
ンの加工均一性も十分に保証されるような半導体基板（
ここでは、シリコン基板）保持用真空チャック構造を有
する研磨装！および研磨方法を提供することにある。The purpose of the present invention is to eliminate the drawbacks of the vacuum chuck structure of conventional polishing equipment, that is, to eliminate the possibility that the back surface of a thin film device is contaminated with metal during selective polishing, and to ensure sufficient uniformity of silicon processing. Semiconductor substrates as guaranteed (
Here, we introduce a polishing device with a vacuum chuck structure for holding silicon substrates! and to provide a polishing method.
前記目的を達成するため、本発明に係る半導体基板の研
磨装置においては、真空チャックを有する半導体基板の
研磨装置であって、
真空チャックは、研磨対象の半導体基板を真空吸着する
もので、硬質性非金属材料で形成され、かつその平滑な
チャッキング面に真空吸着用溝を有するものである。In order to achieve the above object, a semiconductor substrate polishing apparatus according to the present invention is a semiconductor substrate polishing apparatus having a vacuum chuck, wherein the vacuum chuck vacuum-chucks the semiconductor substrate to be polished. It is made of a non-metallic material and has vacuum suction grooves on its smooth chucking surface.
また、本発明に係る半導体基板の研磨方法においては、
真空チャックに保持された半導体基板を研磨する半導体
基板の研磨方法であって、真空チャックは、硬質性非金
属材料で形成され、かつその平滑なチャッキング面に真
空吸着用溝を有するものであり、
半導体基板を真空吸着用溝により真空チャックのチャッ
キング面に保持し、真空チャックに保持された半導体基
板を、回転しているポリッシングパッドに押し当てるこ
とにより、半導体基板を研磨するものである。Furthermore, in the method of polishing a semiconductor substrate according to the present invention,
A semiconductor substrate polishing method for polishing a semiconductor substrate held by a vacuum chuck, the vacuum chuck being formed of a hard non-metallic material and having vacuum suction grooves on its smooth chucking surface. , the semiconductor substrate is held on the chucking surface of a vacuum chuck by a vacuum suction groove, and the semiconductor substrate held by the vacuum chuck is pressed against a rotating polishing pad to polish the semiconductor substrate.
硬質性非金属材料、たとえば石英カラスや溶融石英（Ｓ
ｉ０２ ）あるいはアルミナセラミックスは加工液で
あるアミン水溶液に溶解しないのみならず、シリコンデ
バイスの動作特性に影響を与える不純物でない。すなわ
ち、研磨中の金属汚染によるデバイス特性劣化は生じ得
ない、また、石英ガラスや溶融石英あるいはアルミナセ
ラミックスで形成された真空チャックは十分なる剛性を
有し、真空チャック自体が塑性変形することがない。そ
の結果、ウェーハチャッキング面は真空チャック作成時
の平坦性を維持し、ウェーハチャッキング面の塑性変形
に起因するシリコン基板の加工面内均一性の劣化は生じ
得ない。Hard nonmetallic materials such as quartz glass and fused quartz (S
i02) Alternatively, alumina ceramics not only does not dissolve in the amine aqueous solution that is the processing fluid, but also does not contain impurities that affect the operating characteristics of silicon devices. In other words, device characteristics cannot be degraded due to metal contamination during polishing, and vacuum chucks made of quartz glass, fused silica, or alumina ceramics have sufficient rigidity, and the vacuum chuck itself will not undergo plastic deformation. . As a result, the wafer chucking surface maintains its flatness during the production of the vacuum chuck, and deterioration of the uniformity within the processed surface of the silicon substrate due to plastic deformation of the wafer chucking surface does not occur.
以下、本発明の実施例を図により説明する。 Embodiments of the present invention will be described below with reference to the drawings.
第１図は、本発明による石英カラス製真空チャック１の
構造を示す断面図である。FIG. 1 is a sectional view showing the structure of a quartz glass vacuum chuck 1 according to the present invention.
図において、真空チャック１は、硬質性非金属材料、例
えば石英カラスで構成され、その真空チャッキング面２
が平滑なる表面に、幅０．１ｏｍｌ−の真空吸着用溝３
が同心円状に形成されており、この清３を介してシリコ
ン基板４が真空チャックされる。なお、上述した引用例
では同心円状に真空チャック用清か形成されている場合
を示したがらせん状に形成されている清あるいは半径０
．１ ＋ｎ＋−１ｍの複数個の孔を介してシリコンウェ
ーハを真空チャックできることは自明であるか、ここで
肝要なことは、真空チャック時にシリコンウェーハが渭
あるい孔の内側方向に変形しないように清め幅あるいは
孔の径をＩＩｆ１１以下にすることである。In the figure, a vacuum chuck 1 is made of a hard non-metallic material, such as quartz glass, and its vacuum chuck surface 2
A vacuum suction groove 3 with a width of 0.1 oml is placed on the smooth surface.
are formed in concentric circles, and the silicon substrate 4 is vacuum chucked through this liquid 3. In addition, in the cited example mentioned above, the vacuum chuck groove is formed concentrically, but the groove formed in a spiral shape or with a radius of 0 is shown.
．． Is it obvious that a silicon wafer can be vacuum chucked through multiple holes of 1 + n + - 1m?What is important here is to clean the silicon wafer so that it does not deform inward or toward the inside of the holes during vacuum chuck. The width or diameter of the hole should be less than IIf11.
第２図（ａ）は、前記した石英ガラス製真空チャック１
を用いてシリコン基板４の研磨工程を説明するための模
式図である。自転している石英ガラス製真空チャック１
に保持されているシリコン基板４は、研磨定盤５に張り
付けられているポリッシングパッド８により加工される
。なお、加工液滴下用チューブ７から供給される加工液
６としてはシリコンに対してのみ溶解性を有するアミン
系水溶液を用いる。すなわち、アミン系水溶液は酸化シ
リコンに対して不活性であるため、加工液により石英ガ
ラス製真空チャック１が腐食されることはない、また、
金属材料を真空チャックに用いていないため、シリコン
が金属不純物により汚染されえない。第２図（１１）に
、本発明による石英製真空チャックを用いた場合の加工
均一性評価結果を示す。評価用試料としては１０００人
の熱酸化膜の形成されているシリコンウェーハ上にＣＶ
Ｄ法により５０００人のポリシリコンを堆積したものを
用い、研磨による前記ポリシリコンの膜厚変化量を光干
渉法により測定しな、シリコン基板全面にわたり均一に
加工が進行していることがわかる。FIG. 2(a) shows the quartz glass vacuum chuck 1 described above.
FIG. 3 is a schematic diagram for explaining a polishing process of a silicon substrate 4 using the method. Rotating quartz glass vacuum chuck 1
The silicon substrate 4 held therein is processed by a polishing pad 8 attached to a polishing surface plate 5. The processing liquid 6 supplied from the processing liquid dripping tube 7 is an amine-based aqueous solution that is soluble only in silicon. That is, since the amine-based aqueous solution is inert to silicon oxide, the quartz glass vacuum chuck 1 will not be corroded by the processing fluid.
Since no metallic material is used in the vacuum chuck, the silicon cannot be contaminated by metallic impurities. FIG. 2 (11) shows the processing uniformity evaluation results when using the quartz vacuum chuck according to the present invention. As a sample for evaluation, CV
Using 5,000 layers of polysilicon deposited by the D method, the amount of change in the film thickness of the polysilicon due to polishing was measured by optical interference method, and it was found that processing progressed uniformly over the entire surface of the silicon substrate.
上述した実施例の真空チャックの材料として石英ガラス
を用いたが、溶融石英やアルミナやシリコンカーバイト
等のセラミック材料やテフロン等の硬質性高分子材料を
用いても、真空チャック面の平面度に留意すればシリコ
ンが金属汚染されることなく、シリコン基板全面にわた
り均一に加工できることは自明である。さらに、真空チ
ャック全体が前記した石英カラスや溶融石英、アルミナ
、シリコンカーバイト、テフロン等の材料で形成されて
いる必要はなく、第３図に示すように真空チャック１の
金属製補助板９に石英製チャ・・ｌキング部１０か石英
カラスや溶融石英、アルミナ、シリコンカーバイト、テ
フロン等の材料で形成されていれば、同様の効果を得ら
れることら自明である。Although quartz glass was used as the material for the vacuum chuck in the above embodiment, even if fused silica, a ceramic material such as alumina, silicon carbide, or a hard polymer material such as Teflon is used, the flatness of the vacuum chuck surface will not be affected. It is obvious that if care is taken, silicon can be processed uniformly over the entire surface of the silicon substrate without metal contamination. Furthermore, it is not necessary that the entire vacuum chuck be made of the above-mentioned quartz glass, fused silica, alumina, silicon carbide, Teflon, etc., and the metal auxiliary plate 9 of the vacuum chuck 1 as shown in FIG. It is obvious that the same effect can be obtained if the quartz chamber 10 is made of a material such as quartz glass, fused silica, alumina, silicon carbide, or Teflon.
また、研磨する半導体基板材料はシリコンに限らすＧａ
Ａｓでもよい。In addition, the semiconductor substrate material to be polished is limited to silicon.
It may also be As.
以上詳述したように、本発明によれば、硬質性の非金属
材料から成る真空チャックで直接保持することにより、
金属汚染されることなく半導体基板を研磨することがで
きる。さらに、硬質性の非金属材料からなる真空チャッ
クに保持された半導体基板は研磨の荷重により塑性変形
することがないため、基板全体にわたり均一に加工か進
行するという効果がある。このため、研磨工程の加工精
度が向上し、さらには研磨工程の加工歩留りが向上する
という効果かある。As detailed above, according to the present invention, by directly holding with a vacuum chuck made of a hard non-metallic material,
A semiconductor substrate can be polished without metal contamination. Furthermore, since the semiconductor substrate held by the vacuum chuck made of a hard non-metallic material is not plastically deformed by the polishing load, the processing progresses uniformly over the entire substrate. This has the effect of improving the processing accuracy of the polishing process and further improving the processing yield of the polishing process.
第１図は、本発明による研磨装置の半導体基板保持用真
空チャックの構造を示す断面図、第２図（ａ）は、本発
明による真空チャックを用いたシリコン基板の研磨工程
実施例を示す断面工程図、第２図［ｂ）は、加工量の基
板面内分布を示す図、第３図は、本発−明による真空チ
ャックの構造の応用例を示す断面図、第４図ｆａ） 、
（ｂ） 、 （ｃ）は、デバイス転写法により５ｏｌ
（シリコン−オン−インシュレータ）を得る工程を示す
工程断面図、第５図（ａ）は、従来の研磨装置の半導体
基板保持用真空チャック部の構造を示す断面図、第５図
ｆｂｌは、加工特性を示す図、第６図は、選択研磨工程
においてシリコン基板の加工が不均一に進行しな場合を
示す断面図である。
■・・・石英ガラス製真空チャック
２・・・真空チャンキング面
３・・・真空チャック用溝
４・・・シリコン基板 ５・・・研磨定盤６・・・
加工液
７・・・加工液滴下チューブ
８・・・ポリッシングパッド
９・・・金属製補助板
１０・・・石英カラス製チャ７７７７部１１・・・支持
基板 １２・・・接着剤１３・・・アルミナ配
置ａ１４・・・ＬＯＣＯ３酸化膜１５・・・パッシベー
ション膜
１６・・・デバイス活性層裏面
１７・・・石英基板
１８・・・第１のＭＯＳＦＥＴ
１９・・・第２のＭＯＳＦＥＴ
２０・・・金属製真空チャック
２１・・・軟質性高分子フェルト
特許出願人 日本電気株式会社
代 理 人 弁理士 菅 野
中 と、： −ミ
；５
Ｊ（ぢ：ポン２゜
第１図
ｑ銭製稀肋荻
第３図
Ｉ
Ｃ４）
（Ｃ）
第４図
４３ ｏ 、、。
（０，）
？
シリコンＡ（びヒヒのイ装置 口Ｃ７Ｂ）（ｂ）
第５図FIG. 1 is a cross-sectional view showing the structure of a vacuum chuck for holding a semiconductor substrate of a polishing apparatus according to the present invention, and FIG. 2(a) is a cross-sectional view showing an example of a silicon substrate polishing process using the vacuum chuck according to the present invention. The process diagram, FIG. 2 [b) is a diagram showing the distribution of processing amount in the substrate plane, FIG. 3 is a sectional view showing an application example of the structure of the vacuum chuck according to the present invention, and FIG. 4 fa),
(b) and (c) are 5ol by device transfer method.
FIG. 5(a) is a cross-sectional view showing the structure of a vacuum chuck section for holding a semiconductor substrate of a conventional polishing apparatus, and FIG. FIG. 6, a diagram showing the characteristics, is a cross-sectional view showing a case where processing of a silicon substrate does not proceed unevenly in a selective polishing step. ■...Quartz glass vacuum chuck 2...Vacuum chunking surface 3...Vacuum chuck groove 4...Silicon substrate 5...Polishing surface plate 6...
Processing liquid 7... Processing liquid dripping tube 8... Polishing pad 9... Metal auxiliary plate 10... Quartz glass cha 7777 part 11... Support substrate 12... Adhesive 13... Alumina arrangement a14...LOCO3 oxide film 15...Passivation film 16...Device active layer back surface 17...Quartz substrate 18...First MOSFET 19...Second MOSFET 20...Metal Manufactured vacuum chuck 21... Soft polymer felt Patent applicant: NEC Corporation Representative Patent attorney: Sugano
Medium and: - Mi; 5 J (ぢ: Pon 2゜ Fig. 1 q Seni-made rare ribs Fig. 3 I C4) (C) Fig. 4 43 o,,. (0,)? Silicon A (Bibabo's device mouth C7B) (b) Figure 5
Claims (2)
って、 真空チャックは、研磨対象の半導体基板を真空吸着する
もので、硬質性非金属材料で形成され、かつその平滑な
チャッキング面に真空吸着用溝を有するものであること
を特徴とする半導体基板の研磨装置。(1) A semiconductor substrate polishing apparatus having a vacuum chuck, which vacuum-chucks the semiconductor substrate to be polished. 1. A semiconductor substrate polishing device, characterized in that it has a suction groove.
半導体基板の研磨方法であって、真空チャックは、硬質
性非金属材料で形成され、かつその平滑なチャッキング
面に真空吸着用溝を有するものであり、 半導体基板を真空吸着用溝により真空チャックのチャッ
キング面に保持し、真空チャックに保持された半導体基
板を、回転しているポリッシングパッドに押し当てるこ
とにより、半導体基板を研磨することを特徴とする半導
体基板の研磨方法。(2) A semiconductor substrate polishing method for polishing a semiconductor substrate held by a vacuum chuck, wherein the vacuum chuck is formed of a hard nonmetallic material and has a vacuum suction groove on its smooth chucking surface. A method of polishing a semiconductor substrate by holding the semiconductor substrate on the chucking surface of a vacuum chuck using a vacuum suction groove and pressing the semiconductor substrate held by the vacuum chuck against a rotating polishing pad. A method for polishing a semiconductor substrate, characterized by:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2324798A JP2841851B2 (en) | 1990-11-27 | 1990-11-27 | Polishing apparatus and polishing method for silicon substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2324798A JP2841851B2 (en) | 1990-11-27 | 1990-11-27 | Polishing apparatus and polishing method for silicon substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04192523A true JPH04192523A (en) | 1992-07-10 |
| JP2841851B2 JP2841851B2 (en) | 1998-12-24 |
Family
ID=18169803
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2324798A Expired - Lifetime JP2841851B2 (en) | 1990-11-27 | 1990-11-27 | Polishing apparatus and polishing method for silicon substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2841851B2 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61182738A (en) * | 1985-02-07 | 1986-08-15 | Shibayama Kikai Kk | Free size chucking mechanism for wafer |
| JPH01240224A (en) * | 1988-03-17 | 1989-09-25 | Toshiba Corp | Manufacture of suction chuck |
-
1990
- 1990-11-27 JP JP2324798A patent/JP2841851B2/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61182738A (en) * | 1985-02-07 | 1986-08-15 | Shibayama Kikai Kk | Free size chucking mechanism for wafer |
| JPH01240224A (en) * | 1988-03-17 | 1989-09-25 | Toshiba Corp | Manufacture of suction chuck |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2841851B2 (en) | 1998-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3859937B2 (en) | Electrostatic chuck | |
| AU732569B2 (en) | Substrate processing apparatus, substrate support apparatus, substrate processing method, and substrate fabrication method | |
| JP2933488B2 (en) | Polishing method and polishing apparatus | |
| US6534384B2 (en) | Method for manufacturing SOI wafer including heat treatment in an oxidizing atmosphere | |
| US5160560A (en) | Method of producing optically flat surfaces on processed silicon wafers | |
| JPH1022184A (en) | Substrate bonding device | |
| JPH09252100A (en) | Manufacture of bonded wafer and the wafer manufactured by the method | |
| KR100280557B1 (en) | Semiconductor Body Manufacturing Method | |
| JP4444843B2 (en) | Electrostatic chuck | |
| JP3496925B2 (en) | Semiconductor substrate and manufacturing method thereof | |
| JPS6015147B2 (en) | Method for holding and flattening a substrate wafer having both front and back outer surfaces | |
| US6787797B2 (en) | Semiconductor wafer and device for semiconductor device manufacturing process | |
| KR20070074398A (en) | Semiconductor wafer including contamination removal part | |
| JPH04192523A (en) | Semiconductor substrate grinding device and grinding method | |
| CN112372509B (en) | Method and apparatus for changing initial state of polishing pad to hydrophilicity | |
| JP2007142455A (en) | Device for process of fabricating semiconductor device | |
| JP3321827B2 (en) | Supporting device for forming bonded substrate and method for forming bonded substrate | |
| US7291055B2 (en) | Wafer polishing method and apparatus | |
| KR20050042971A (en) | Chemical mechanical polishing apparatus and polishing pad used in the apparatus | |
| JP3463345B2 (en) | Polishing apparatus, polishing method and bonding method | |
| JP3611029B2 (en) | Semiconductor substrate polishing holding plate | |
| JPH04206930A (en) | Chuck for polishing semiconductor wafer | |
| JP2001110765A (en) | Highly accurate wafer, and its manufacturing method | |
| JPH03173129A (en) | Polishing apparatus | |
| JPH07335513A (en) | Manufacture of semiconductor substrate |