JPH04188201A - ファジィ知識構築装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、ファジィ制御ルールに基づいて制御を行うフ
ァジィ制御装置のための、ファジィ知識ベースを構築す
るファジィ知！！構築装置に関し、特に最適化したＰＩ
Ｄ定数を元にファジィ制御ルールを構築し、構築したフ
ァジィ制御ルールのチューニングを行って最適なファジ
ィ制御ルールを構築するものに関する。

（ロ）従来の技術 ファジィ制御は、メンバシップ関数とファジィ制御ルー
ルからなるファジィ知識に基づいて、例えば制御（応答
）偏差やその差分情報から制御対象に応じた最適な操作
量を演算により求めて制御を行う。これにより、従来の
ＰＩＤ（比例、積分、微分）制御などでは得られない非
線形で且つ可変ゲインが容易に実現でき、高精度の制御
が可能である。このため、非常に多くの制御系への適用
がされている。

良好なファジィ制御を行うためには、制御対象に適した
ファジィ知識の構築が重要である。

そこで、例えば、　「自己調整ファジィ制御装置の設計
Ｊ　　（１９８９年、第５回ファジィシステムシンポジ
ウム講演論文集、第８９頁乃至第９４頁）では、前件部
変数として制御偏差、制御偏差の１階差分、制御偏差の
２階差分をとり、後件部変数として操作量の１階差分を
とり、３つの前件部変数を夫々Ｎ　（ｎｅｇａｔｉｖｅ
　：負）　、Ｚ　（ｚｅｒｏ：零）、Ｐ（ｐｏｓｉｔｉ
ｖｅ　：正）にファジィ分割した結果から得られるファ
ジィ制御ルールから構成されるファジィ制御装置におい
て、ファジィ制御装置の入出力値を規格化するスケーリ
ングファクタを学習により調整した後、制御動作中に制
御応答がサンプリングにより得られた時点で、ファジィ
制御ルールの結論部（後件部における操作量）を修正し
て目標の応答を得るようにファジィ制御ルールの自動チ
ューニングを行っている。

このように、−旦構築したファジィ知識（上述の例では
そのうちの７アジイ制御ルールに対して）の修正を行う
ことでファジィ知識の制御系に対する最適化が行われる
。

（ハ）発明が解決しようとする課題 しかしながら、ファジィ知識の修正をするためには、修
正する前の初期のファジィ知識を予め構築する必要があ
る。

従来は、初期のファジィ知識は、設計者が、入力変数に
対して適当なファジィ分割を与え、更にメンバシップ関
数とファジィルールの初期値を考えて、構築しなければ
ならない。しかし、ファジィ知識を何もない状態から構
築するのは容易ではなかった。

また、このとき、ファジィ知識に不適当な初期値（理想
応答波形とファジィ制御ルールに基づく制御応答波形と
の差が大きいようなルール）を設定すると、十分な収束
性が確保できず、良好な制御ができない虞があった。

更に、構築された初期のファジィ制御ルールに対するチ
ューニングを上述の方法で行う場合、上述の自動チュー
ニングでは、ファジィ制御ルールの結論部の基本的な修
正量を、サンプリング時における理想応答波形と制御応
答波形との差である応答偏差、及びそれ以前の応答偏差
との変化分について、夫々正か負かあるいは零かといっ
た情報のみによって決定しており（最終的な修正量は、
基本的な修正量に各ファジィ制御ルールの成立度を掛け
たもの）、応答偏差や応答偏差の変化分の大きさに応じ
たきめこまかなファジィ制御ルールの結論部の修正がで
きなかった。

本発明は、斯様な点に鑑みて成されたもので、良好な制
御が可能なファジィ知識を自動的に作成し、更には、生
成したファジィ知識を、できるだけ理想応答に近い制御
が可能なように、最適なものにチューニングするファジ
ィ知識構築装置を提供するものである。

（ニ）課題を解決するための手段 本発明は、ファジィ知識構築装置であって、ＰＩＤ制御
のためのＰＩＤ定数を少なくとも一つ格納するパラメー
タ格納手段と、該パラメータ格納手段に格納されたＰＩ
Ｄ定数に基づいて制御対象からの制御応答に応じて制御
対象の制御を行うＰＩＤ演算手段と、制御対象の制御応
答から評価のための特徴量を求め該特徴量と制御目標値
との差である制御目標偏差を出力する制御評価手段と、
制御目標偏差に応じてＰＩＤ定数のチューニングを行う
ためのファジィ知識を記憶したＰＩＤ定数チューニング
用ファジィ知識ベースと、該ＰＩＤ定数チューニング用
ファジィ知識ベースに記憶されたファジィ知識に基づき
制御評価手段から出力された制御目標偏差に応じてパラ
メータ格納手段に格納されたＰＩＤ定数の修正を行うチ
ューニング用ファジィ推論手段と、パラメータ格納手段
に格納されたＰＩＤ定数に基づいてメンバシップ関数と
ファジィ制御ルールからなる制御用ファジィ知識を生成
する変換手段と、該変換手段で生成された制御用ファジ
ィ知識を記憶する制御用ファジィ知識記憶手段と、該制
御用ファジィ知識記憶手段に記憶された制御用ファジィ
知識に基づいて制御対象からの制御応答に応じて制御対
象の制御を行うファジィ制御手段と、制御対象の理想的
な応答を記憶する理想応答記憶手段と、理想応答記憶手
段に記憶された理想的な応答を基準としてシンプレック
ス法により制御用ファジィ知識記憶手段に記憶されたフ
ァジィ制御ルールの修正を行うファジィ知識修正手段と
を備えるものである。

（ホ）作用 ＰＩＤ演算手段による制御対象の制御過程において、パ
ラメータ格納手段に格納されているＰＩＤ定数が、ＰＩ
Ｄ定数チューニング用ファジィ知識ベースに記憶された
ファジィ知識に基づいて、チューニング用ファジィ推論
手段により、制御評価手段で求められる制御応答の特徴
量及び制御目標値との差である制御目標偏差に応じて最
適なＰＩＤ制御がされるように修正される。

次に変換手段が、最適化されたＰＩＤ定数に基づいてメ
ンバシップ関数とファジィ制御ルールからなる制御用フ
ァジィ知識を生成し、制御用ファジィ知識記憶手段に記
憶する。

そして、生成されたファジィ制御ルールに対してファジ
ィ知識修正手段が、ファジィ制御手段での制御対象の制
御により、生成されたファジィ制御ルールの後件部の値
を基礎としてシンプレックス設定し、シンプレックスを
構成する項点のうち最悪点を理想応答記憶手段に記憶さ
れた理想的な応答を基準にして求め、更にその鏡映点を
求めていくシンプレックス法により、制御用ファジィ知
識記憶手段に記憶されたファジィ制御ルールの修正を行
う。

（へ）実施例 第１図は、本発明装置一実施例の概略構成図である。

（１）は制御対象、（２）はＰＩＤ定数Ｐ、　Ｔ、、Ｔ
Ｄを記憶保持するパラメータ格納手段としてのＰＩＤパ
ラメータメモリ、（３）は設定値ｒと現在のサンプル時
点Ｊにおける制御応答ｙ、との制御偏差ｅ、を入力し、
ＰＩＤパラメータメモリ（２）に記憶されたＰＩＤ定数
に基づいて操作量の１階差分ｄｕｌを演算出力するＰＩ
Ｄ演算回路である。

（４）はメンバシップ関数とファジィ制御ルールからな
る制御用ファジィ知識を記憶する制御用ファジィ知識記
憶手段としてのファジィ制御知識ベース、（５）は制御
偏差ｅ１及びその制御偏差の１階差分ｄｅｌ　を入力し
、ファジィ制御知識ベース（４）に記憶された制御用フ
ァジィ知識に基づいて推論を行い操作量の１階差分ｄｕ
ｌを出ヵするファジィ制御回路である。

ＰＩＤ演算回路（３）あるいはファジィ制御回路（５）
から出力された操作量の１階差分ｄｕ。

は、加算器（６）にて、 ｕＩ：ｕＩ−１＋ｄｕＩ の加算演算が行われて操作量Ｕ、が求められ、制御対象
（１）にこの操作量Ｕ、が加えられて制御対象（１）の
制御が行われる。

これらＰＩＤパラメータメモリ（２）、ＰＩＤ演算回路
（３）、ファジィ制御知識ベース（４）、ファジィ制御
回路（５）、加算＠（６）、及び制御対象（１）に対し
てＰＩＤ演算回路（３）あるいはファジィ制御回路（５
）を選択的に接続するスイッチ（７）（７）とから、制
御対象（１）を制御する制御装置（８）が構成される。

（９）は、ＰＩＤパラメータメモリ（２）に記憶された
ＰＩＤ定数に基づいてメンバシップ関数とファジィ制御
ルールからなる制御用ファジィ知識を生成する変換手段
としてのパラ−メータ・ファジィ知識変換回路で、該パ
ラ−メータ・ファジィ知識変換回路（９）で生成された
制御用のファジィ知識はファジィ制御知識ベース（４）
に記憶される。

（１０）は制御対象における理想的な制御応答ｙ１°を
波形あるいは離散的な値で記憶する理想応答設定回路で
、図示しない入力手段により適宜入力設定される。

（１１）は理想応答設定回路（１０）に記憶された理想
的な制御応答（波形）からオーバシュート量や振幅減衰
比（減衰率）、到達時間等の特徴量である制御目標値を
算出する制御目標値算出回路で、理想応答設定回路（１
０）を介して直接制御目標値が設定されるときには、そ
の制御目標値を選択することでこの制御目標値算出回路
（１１）による理想的な制御応答から制御目標値を算出
する必要はなくなる。

（１２）は、理想応答設定回路（１０）あるいは制御目
標値算出回路（１１）から出力された制御目標値と制御
対象（１）からの制御応答ｙ、とを入力して、制御応答
Ｙｉからそのその特徴量であるオーバシュート量、振幅
減衰比（減衰率）、到達時間を算出し、更に算出した夫
々の特徴量と対応する制御目標値との差である制御目標
偏差を出力する制御評価手段としての制御評価回路で、
該制御評価回路（１２）は、また、理想応答設定回路（
１０）に設定された理想応答の設定値ｒと制御応答との
差である偏差面積や整定時間を求めて出力する。

（１３）は、理想応答設定回路（１０）に設定された理
想応答を基準とする制御評価回路（１２）が求めた偏差
面積や整定時間で評価を行いながら、ファジィ制御知識
ベース（４）に記憶されたファジィ制御ルールの後件部
の値を基礎とする項点からなるシンプレ・ソクスを求め
、更にそのうちの最悪点の鏡映点を求めていくシンプレ
ックス法によりファジィ制御知識ベース（４）に記憶さ
れたファジィ制御ルールの後件部の値の修正を行うファ
ジィ知＠修正手段としてのファジィ制御ルール後件部パ
ラメータ修正回路である。

（１４）は、制御目標偏差夫々のメンバシップ関数と、
制御目標偏差に応じて制御目標偏差を解消するようにＰ
ＩＤ定数を修正するためのファジィルールからなるファ
ジィ知識が記憶されたＰＩＤ定数チューニング用ファジ
ィ知識ベースである。

（１５）は、ＰＩＤ定数チューニング用ファジィ知識ベ
ース（１４）に記憶されたファジィ知識に基づき制御評
価回路（１２）から出力された制御目標偏差に応じてＰ
ＩＤパラメータメモリ（２）に格納されたＰＩＤ定数の
修正を行う、チューニング用ファジィ推論手段としての
チューニング用ファジィ推論回路である （１６）は、制御対象（１）の制御をＰＩＤ演算回路（
３）にて行うかファジィ制御回路（５）にて行うか、図
示しない設定手段における設定に従って、スイッチ（７
）（７）を切り換える切換回路である。

まず、ＰＩＤ演算回路（３）による制御対象（１）の制
御過程におけるＰＩＤ定数の修正について説明する。こ
の場合、スイッチ（７）は切換回路（１６）によりａ側
に切換えられる。

さて、ＰＩＤ演算回路（３）は、ＰＩＤ定数の比例感度
Ｐ、積分時間Ｔ１、微分時間ＴＤが与えられた下で、設
定値ｒ（ｔ）と制御応答出力Ｙ（ｔ）で定義される制御
偏差 ｅ（ｔ）＝ｒ（ｔ）−ｙ（ｔ） に基づいて次式で示される操作量ｕ（ｔ）を演算して出
力する。

十Ｔ　Ｄ−） ｔ 制御対象（１）では、与えられた操作量ｕ（ｔ）による
制御が行われ、制御応答ｙ（ｔ）が出力される。

今、理想応答設定回路（１０）においてオーバシュート
量ｏ　ｖ　”、減衰率（振幅減衰比）ＤＰ”。

到達時間ＲＴ”からなる制御目標値が設定され、これら
制御目標値が制御評価回路（１２）に与えられていると
する。

この制御評価回路（１２）に与えられる制御目標値とし
ては、例えば目標値近傍の安定性（対外乱特性重視）や
プラント起動時の連応性や過渡特性などを考慮して、第
１０図に示す如く種々のものが考えられ、必要に応じて
一組の制御目標値が与えられる。

制御評価回路（１２）は、制御応答ｕ（ｔ）から制御応
答のオーバシュート量Ｏｖ、減衰率ＤＰ、到達時間ＲＴ
の特徴量を算出する。オーバシュート量は設定値ｒに対
して超過した割合、減衰率は設定値ｒに対する制御応答
の振幅の減衰する割合、到達時間は制御の開始から制御
応答が設定値ｒに達するまでの時間である。

第２図に示す制御応答ｕ（ｔ）を例に取ると、オーバシ
ュート量ＯＶ、減衰率ＤＰ、到達時間ＲＴの特徴量は次
の様に算出される。

０Ｖ＝１００ｘ　ｌｏ　ｖ　１　／　ｒ　ｌ　　　　（
％）ＤＰ＝１００Ｘｌｏｖ２１０ｖｌ　ｌ　　（％）Ｒ
Ｔ　　　　　　　　　　　　　　（ｓｅｃ）更にＰＩＤ
制御評価回路（１３）は求めた特徴量と理想応答設定回
路（１０）から入力されたＭ御目標値との差である制御
目標偏差をオーバシュート量、減衰率、到達時間の夫々
について求める。

夫々の制御目標偏差Ｅ。ｖ、　　ＥＤＰＩ　ＥＲＴは次
式により求められる。

Ｅｏｖ＝ＯＶ−ＯＶ” ＥＤ、＝ＤＰ−ＤＰ” Ｅｌｌ？＝　（ＲＴ−ＲＴ”）／ＲＴ”制御評価回路（
１２）で斯様にして求められた制御目標偏差Ｅ。Ｖ、　
　ＥＤＰＩ　　Ｅｌアは、チューニング用ファジィ推論
回路（Ｉ５）にファジィ推論の入力変数として入力され
る。

チューニング用ファジィ推論回路（１５）では、入力さ
れた制御目標偏差Ｅ。ｖ、　　Ｅｎｐ、　ＥＲアを前件
部変数とし、ＰＩＤ定数チューニングファジィ知識ベー
ス（１４）に記憶されたメンバシップ関数、及びファジ
ィルールに基づいて前件部変数（入力変数二制御目標偏
差）が解消（ゼロとなる）するようにファジィ推論を行
い、ＰＩＤ定数の修正係数に４、Ｋ１．ＫＤを出力する
。

第３図、第４図、第５図にチューニングのためのファジ
ィルールの前件部変数（入力変数）Ｅ。

Ｖ＋　　ＥＤＰＩ　　ＥＨアのメンバシップ関数の一例
を、第６図、第７図、第８図に後件部変数（出力変数：
修正係＆）　ＫＰ、Ｋ１、ＫＤのメンバシップ関数の一
例を示す。

この例においては、後件部変数は実数（シングルトン）
であるが、前件部変数ようにファジィ分割されメンバシ
ップ関数で表されるものであってもよい。

更に、チューニング用のファジィルールの一例を第９図
に示す。この図において、例えば最初のファジィルール
は、 ＩＦ　Ｅ　ｏｖ＝　Ｐ　Ｂ　ＡＮＤ　Ｅ　Ｄｐ＝　Ｐ　
ＢＴＨＥＮ　Ｋｐ＝Ｐ　Ｂ　ＡＮＤ　Ｋ＋＝Ｐ　Ｂ　Ａ
ＮＤ　Ｋｏ＝ＮＢを意味する。

制御評価回路（１２）からの制御目標偏差Ｅ。Ｖ。

Ｅ、Ｐ、Ｅ、７が与えられたとき、チューニング用ファ
ジィ推論回路（１５）は、後件部が実数であるこの例に
おいては、以下の式により修正係数に２、Ｋ１、Ｋｎを
算出する。

但し、ｎはファジィルールの総数、制御目標偏差ＥＯＶ
Ｉ　　ＥＤＰＩ　　ＥＩＴが与えられたときのｗ、は１
番めのファジィルールの成立度、ｈＰｌ、ｈｌｌ、ｈｏ
ｔは夫々ｊ番めのファジィルールの後件部におけるに１
、Ｋ１、ＫＤに関するラベル（実数値）である。尚、後
件部が実数値でなく、メンバシップ関数で表現されるよ
うな場合には、たとえばＭＩＮ／ＭＡＸ−重心法などの
推論アルゴリズムにより出力変数値（修正係数ＫＰ、　
Ｋ１．　ＫＤ）が計算される。

修正係数Ｋｐ、ＫＩ、Ｋｎが求められると、チューニン
グ用ファジィ推論回路（１５）は、その修正係数により
ＰＩＤ定数の修正を行う。

Ｎ回めの制御サイクルにおけるＰＩＤ定数をＰＮ、Ｔ♂
、Ｔ♂とじ、修正係数をに、Ｎ、に、Ｎ、に♂とすれば
、　（Ｎ＋１）回めの制御サイクルにおけるＰＩＤ定数
定数Ｎ＋１．７．１１４１、ＴＤＮ＋１は以下のように
計算され修正される。

Ｐ”’　＝ＫＰＮ−ＰＮ Ｔ　、”’＝に、ＮＩ　Ｔ、Ｎ ’ｒＤ”’＝ＫＤＮ−”ｒ♂ 修正されたＰＩＤ定数定数＋１．７　、Ｎｉｌ、ＴＤＮ
ｉｌはＰＩＤパラメータメモリ（２）に送られ、ＰＩＤ
パラメータメモリ（２）がらは、ＰＩＤ定数のチューニ
ングが終了していない（終了判定がされない）間は、そ
のまま、修正されたＰＩＤ定数ＰＭｉｌ、　Ｔ、Ｎｉｌ
、ＴＤＮｉｌがＰＩＤ演算回路（３）に送られる。

そして、ＰＩＤ演算回路（３）は、与えられたＰＩＤ定
数定数Ｎｉｌ、Ｔ、Ｎｌｌ、ＴＤＮｉｌを用いて（Ｎ＋
１）回目のＰＩＤ制御を実行する。

ＰＩＤ制御の結果、その制御応答Ｘは、上述の通り、制
御評価回路（１２）に入力されて制御目標偏差が求めら
れ、チューニング用ファジィ推論回路（１５）でＰＩＤ
定数の修正係数及び修正がされてチューニングが進めら
れる。

ＰＩＤ定数のチューニングサイクルは、終了判定定数ε
　（〉Ｏ）に対し、Ｎサイクル目の制御目標値偏差をＥ
　（＋ｖＮ、　Ｅ　ＤＰ’、　Ｅ　ＩＩＴＮとすると、
ｍａｘ　（ｌＥｏｖ’１．１ＥＤｐ’１．１０１００１
Ｅ”ｌ）　＜　ｔが満足されるまで（Ｅ　ｏｖＮｓ　Ｅ
　ＤＰＮ、１００ＥｘｒＮの絶対値のいずれかがεより
小さくなるまで）続行される。

そして、チューニングが終了した時点（上式が満足され
た時点）で、最初に与えられた制御目標値の組（ＯＶ’
、ＤＰ”、ＲＴ”）に対応した最適なＰＩＤ定数の組（
ｐ”、Ｔｌｏ、Ｔｏ”）が決定（チューニングが終了）
し、そのＰＩＤ定数Ｐ＠、Ｔ１０、ＴＤ＠がＰＩＤパラ
メータメモリ（２）に記憶される。第１１図に、チュー
ニングが終了したＰＩＤ定数Ｐ１、Ｔビ、ＴＤ′の記憶
形式の一例を示す。ここでは、制御偏差ｅの閾値δ１．
δ、に対する大小関係に対応して記憶されるが、少なく
ともＰＩＤ定数の組が記憶されればよい。

斯様にして制御対象（１）に対するＰＩＤ定数の最適化
が行われる。

尚、上述のように理想応答設定回路（１０）に直接制御
目標値が与えられない場合、理想応答設定回路（１０）
には理想的な制御応答波形が与えられる。制御応答波形
の入力は、例えば、図示しないデイスプレィ上に座標軸
と設定値を描き、図示しないキーボードから応答波形の
代表的な座標を入力して補間処理（例えばスプライン補
間）を行うものや、マウスあるいはライトベン等により
表示画面上に直接理想的な制御応答波形を描くもの、あ
るいは離散的な数値を入力するものにより行われる。

そして、設定された理想的な制御応答波形ｙ’（ｔ）か
ら、制御目標値算出回路（１１）にて、上述の制御評価
回路（１２）で制御応答から特徴量を算出するのと同じ
式により、理想的な制御応答波形から制御目標値（理想
的な制御応答波形の特徴量）ｏｖ”、ＤＰ”、ＲＴ”が
算出される。算出された制御目標値は、制御評価回路（
１２）に供給され、上述のとおり制御目標偏差が算出さ
れる。

次に、最適化されたＰＩＤ定数に基づいて、パラメータ
・ファジィ知識変換回路（９）での、ファジィ制御回路
（５）によるファジィ制御のためのファジィ制御ルール
とメンバシップ関数からなる制御用ファジィ知識の生成
について説明する。

第１２図は、パラメータ・ファジィ知識変換回路（９）
の概略構成図を示す。

（９１）はファジィルールの前件部変数となる入力変数
のファジィ分割数と、その範囲（例えば変数が取り得る
最大値及び最小値）を、各入力変数毎に格納する分割情
報格納手段としての分割情報レジスタで、この分割情報
レジスタ（９１）には、図示しないキーボード等の入力
手段の操作により夫々の値が入力格納される。

（９２）は、分割情報レジスタ（９１）に格納された入
力変数の分割情報に基づいて、各入力変数を設定された
分割数にファジィ分割し、標準的なメンバシップ関数を
生成する入力変数分割手段としての入力変数分割回路で
ある。

（９３）は、入力変数分割回路（９２）で分割された入
力変数の各ラベルの代表値（メンバシップ関数の成立度
が１の値）を入力し、ＰＩＤパラメータメモリ（２）に
格納されたＰＩＤ定数からファジィ制御ルールの後件部
とする出力値を計算してファジィ制御ルールを生成する
後件部決定手段としてのファジィルール生成回路で、超
平面フィードバック則生成部（９４）にＰＩＤ定数に基
づいて設定された超平面フィードバック則に従って後件
部の計算を行う。

さて、チューニング用ファジィ推論回路（１５）によっ
て最適化されたＰＩＤ定数Ｐ０、Ｔピ、ＴＤ６はＰＩＤ
パラメータメモリ（２）に記憶されており、このＰＩＤ
定数に基づくフィードバック則Ｐ　：　　（ｅ、ｄｅ、
ｄ’ｅ）−＋　ｄｕは、４次元直交空間［ｅ　ＸｄｅＸ
ｄ’ｅｘｄｕ］内の超平面 ｄｕ−Ｔ、”−ｅ　＋Ｐ”−ｄｅ　＋ＴＤ’・ｄ’ｅで
表現される。

パラメータ・ファジィ知識変換回路（９）によるＰＩＤ
定数に基づくファジィ制御知識の生成時には、図示しな
い入力手段からファジィ制御ルールの前件部変数となる
各入力変数の（ｅ、　ｄｅ、　ｄ２ｅの全部か一部）の
範囲（例えば各変数が取り得る値の最大値、最小値で定
義される）と、その分割数が分割情報レジスタ（９１）
に入力設定される。

分割情報レジスタ（９１）に各入力変数の分割情報が格
納されると、入力変数分割回路（９２）が各入力変数の
標準的な分割と分割に合わせてメンバシップ関数の作成
を行う。

例えば、ｅ、ｄｅ、ｄ”ｅに対して、夫々、範囲（最大
値、最小値）として（ｅ　ｓａｗ、　−６１１１１１１
）、（ｄｅ　ｓａ＋＋、ｄｅ　５ａｔ）、（ｄ”　ｅ　
ｍａｉｎ　　ｄ”　ｅ　ｓａｄが、分割数として全て７
が設定されたとすると、第１３図に示すように、範囲（
定義域）を入力変数の軸上で７等分する。そして、分割
した入力変数夫々に、分割した部分領域に分割数だけラ
ベルを付し、各入力変数軸を台集合として標準的なメン
バシップ関数を生成する。標準的なメンバシップ関数と
しては、例えば第１３図に示すような、分割された各入
力変数軸上の部分領域の中点を成立度１の項点とし、隣
接する２つの部分領域の中点（成立度Ｏの点）と項点を
結んだ二等辺三角形型のものを生成する。但し、部分領
域の最大と最小のメンバシップ関数は二等辺三角形とは
ならず台形型のものとなる。また、これに限らず、標準
型のメンバシップ関数として、部分領域の中点を成立度
１の項点とするような釣り鐘型のものでも良い。

更に、入力変数分割回路（９２）は、ファジィ制御ルー
ルの前件部変数となる入力変数毎に、生成したメンバシ
ップ関数の各ラベルの代表値、例えばメンバシップ関数
の成立度が１のときの値、即ち入力変数軸上での各部分
領域の中点の値を、入力変数（前件部変数）の分割数に
応じた標準型のファジィ制御ルールと共にファジィルー
ル生成回路（９３）に出力する。

標準型のファジィ制御ルールは、ＰＩＤ制御系では、第
１の前件部変数ｅをＬ個、第２の前件部変数ｄｅをＭ個
、第３の前件部変数ｄ”ｅをＮ個にファジィ分割した場
合、ファジィ制御ルールＲ８゜、は、 Ｒｉ　ｌ　＆　　’　　丁Ｆ　　ｅ＝ｅ：　　ＡＮＤｄ
ｅ＝ｄｅ。

ＡＮＤ　ｄ”ｅ　＝ｄ’ｅ　ｂ　ＴＨＥＮ　ｄｕ　＝ｄ
ｕ　、に１−１．・・・、Ｌ、ｊ＝１．・、　Ｍ、　ｋ
＝１．−、　Ｎ　（夫々ラベルに対応する） で与えられる。

尚、この場合は前件部変数がｅとｄｅとｄ”ｅの３つか
らなるＰＩＤ制御系であるが、ＰＩ制御系やＰＤ制御系
では、夫々、前件部変数がｅとｄｅ、ｄｅとｄ”ｅとな
り、ファジィ制御ルールＲ１１、Ｒ１には、 ＲｌＩ：ＩＦｅ＝ｅ１ＡＮＤｄｅ＝ｄｅ１ＴＨＥＮ　ｄ
ｕ　−ｄｕ　１） ｉ＝１．・−、Ｌ、ｊ＝ｔ、・・・１ＭＲｉｈ　：　Ｉ
Ｆ　ｄｅ　＝ｄｅ　、ＡＮＤ　ｄ”ｅ　＝ｄ”ｅ　ｋＴ
ＨＥＮ　ｄｕ　＝ｄｕ　＋ｈ ｌ＝１．・−、Ｍ、に犀１．・、Ｎ となる。

さて、超平面フィードバック則生成部（９４）では、Ｐ
’ｌＤパラメータメモリ（２）に格納されたＰＩＤ定数
Ｐ１、Ｔ１゜、ＴＤ″から、これら定数に基づくフィー
ドバック則 ｄｕ　＝Ｔ、”ｅ　＋Ｐ”ｄｅ　＋ＴＤ＠ｄ’ｅを生成
し保持しておく。

そして、ファジィルール生成回路（９３）に前件部変数
の各ラベルの代表値と標準型のファジィ制御ルールが入
力されると、ファジィルール生成回路（９３）は、各フ
ァジィ制御ルール毎（ｉ＝１．・・・。

Ｌ、ｊ＝ｌ、・・・、Ｍ、に＝１．・・・、Ｎ）に対応
する前件部変数の代表値をフィードバック則に代入して
ｄｕを算出し、算出したｄｕをそのファジィ制御ルール
における後件部の実数値とする。

即ち、各ファジィ制御ルールにおける後件部の実数値は
ｄｕは、上述のフィードバック則に従って、 ｄｕ　ｚｈ：　Ｔ　Ｉ”ｅ　（＋　Ｐ　”・ｄｅ　ｉ−
＋　Ｔｏ”・ｄ”ｅ　ｋｉ＝１．　＋、　ｔ、、　ｊ＝
１．・−、Ｍ、　ｋ＝１．〜・、Ｎで与えられる。

ファジィルール生成回路（５）は、後件部の実数値ｄｕ
を算出すると、標準型のファジィ制御ルールの前件部変
数の状態の部分（ｅｌ、ｄｅｌ、ｄ！ｅ、）を前件部変
数として代入した代表値のラベルに置き換え、後件部の
出力する値（ｄｕ　、１ｋ）を算出した実数値に置き換
えてファジィ制御ルールを生成する。

而して、生成されたファジィ制御ルールは、入力変数分
割回路（９２）で生成されたメンバシップ関数と共に、
ファジィ制御知識ベース（４）に記憶される。これによ
り、最適化されたＰＩＤ定数に基づく超平面フィードバ
ック則に極めて近似するファジィ制御知識ベースが自動
的に構築される。

尚、ＰＩＤ制御系でなく、ＰＩ制御系あるいはＰＤ制御
系では、夫々の前件部変数（入力変数）の代表値から後
件部の実数値ｄｕが算出される。

例えば、ＰＬ制御系では、 ｄｕ　、：　Ｔ　Ｉ”−ｅ　、＋　Ｐ　″・ｄｅ　）１
士１．−．　Ｉ、、　ｊ±１．・・・１Ｍ１で算出され
、ＰＤ制御系では ｄｕ　１ｈ＝　Ｐ　”ｄｅ　４＋　Ｔ　Ｄ”・ｄ”ｅ　
。

ｊ：１．・・、Ｍ、に＝１．・・・、Ｎで算出される。

次に、パラメータ・ファジィ知識変換回路（９）で生成
されファジィ制御知識ベース（４）に記憶されたファジ
ィ制御知識のチューニングについて説明する。この場合
、スイッチ（７）は切換回路（１６）によりｂ側に切換
えられる。

尚、ここでは、簡単のために、生成されたファジィ制御
知識のファジィ制御ルールは、後件部が実数値であるよ
うな簡易推論を用いるものとする。そして、ファジィ制
御ルールは、前件部変数に制御偏差ｅ１と制御偏差の１
階差分ｄｅｌをとり、後件部変数に操作量の１階差分ｄ
ｕｌをとる。

制御偏差ｅ、と制御偏差の１階差分ｄｅｌのファジィ分
割は任意であるが、ここでは制御偏差ｅ。

と制御偏差の１階差分ｄｅ、を、第１４図に示す様に、
いずれも７　ツ（Ｎ　Ｂ　：　ｎｅｇａｔｉｖｅ　ｂｉ
ｇ、　Ｎ　Ｍ　：ｎｅｇａｔｉｖｅ　　ｍｅｄｉｕｍ、
　　Ｎ　Ｓ　　：　ｎｅｇａｔｉｖｅ　　ｓｍａｌｌ、
　Ｚ　Ｏ：　ｚｅｒｏ＋Ｐ　Ｓ　：　ｐｏｓｉｔｉｖｅ
　　ｓｍａｌｌ、Ｐ　Ｍ　：　ｐｏｓｉｔｉｖｅｍｅｄ
ｉｕｍ、　　Ｐ　Ｂ　：　ｐｏｓｉｔｉｖｅ　ｂｉｇ）
に分割し、第１５図に示すような１３個のファジィ制御
ルールが設定されているとする。熱論、第１５図の空白
部分に更にルールが追加されていても構わない。

第１５図に示すファジィ制御ルールは次のように表され
る。

Ｒ１：ＩＦ　ｅｉ　ｉｓ　ＮＢ、ｄｅｎ　　ｉｓ　ＺＯ
，ＴＨＥＮ　ｄｕ４　ｉｓ　ＮＢＲ２：ｌＦｅ１　ｉｓ
　ＮＭ、ｄｅｌ　ｉｓ　ＺＯ，ＴＨＥＮ　ｄｕ４　ｉｓ
　ＮＭＲ３：ＩＦ　ｅｊ　ｉｓ　ＮＳ、ｄｅｌ　ｉｓ　
ＺＯ，ＴＨＥＮ　ｄ＋ｇ　ｉｓ　Ｎ５Ｒ４：ＩＦ　ｅｉ
　ｉｓ　ＺＯ，ｄｅＩｉｓ　ＮＢ、ＴＨＥＮ　ｄｕＩｉ
ｓ　ＮＢＲｌｌ：ＩＦ　ｅ、　ｉｓ　ＰＳ、ｄ＋、　　
ｉｓ　ＺＯ，ＴＨＥＮ　ｄｕ、　ｉｓ　ＰＳＲ１２：Ｉ
Ｆ　ｅｉ　ｉｓ　ＰＭ、ｄｅＩｉｓ　ＺＯ，ＴＨＥＮ　
ｄｕＩｉｓ　ＰＭＲ１３：ＩＦ　ｅｉ　ｉｓ　ＰＢ、ｄ
ｅｎ　　ｉｓ　ＺＯ，ＴＨＥＮ　ｄｕｅ　ｉｓ　ＰＢ但
し、最新（現在）のサンプル時点をｊとし、ｅ＋＝ｒ−
ｙ＋Ｔｄｅｌ＝ｅｉ−ｅＩ−’ｄｕ　Ｈ：ｕ　Ｉ−ｕ　
、−。

ｒ：設定値、ｙ、；制御応答、ｅｌ：制御偏差、ｄｅ、
二制御偏差の１階差分、ｄｕ　、：操作量ｕ、の１階差
分である。

前件部のメンバシップ関数は第１４図に示した通りであ
り、後件部のメンバシップ関数を第１６図に示す。本実
施例では、後件部のメンバシップ関数は、実数値り、（
ｉ＝１〜７）に置き換えたものである。

ファジィ制御回路（５）では、入力ｅｉ、ｄｅｉが与え
られたとき、出力ｄｕｊは次式で得られる。

但し、ｗｌは１番めのルールの、ｅ、、ｄｅｌに対する
ルール成立度である。

そして、斯様にして得られた操作量の１階差分ｄｕｌは
、上述の通り、加算！（６）にて、一つ前のサンプル時
点Ｊ−１における操作量ｕ　、−、どの和、 ｕ　、：　ｕ　１−＋＋ｄｕ　ｊ の加算演算が行われて操作量ｕｌが求められ、制御対象
（１）にこの操作量Ｕ、が加えられて制御対象（１）の
制御が行われる。

パラメータ・ファジィ知識変換回路（９）で生成されフ
ァジィ制御知識ベース（４）に記憶されたファジィ制御
知識のチューニングは、理想応答設定回路（１０）に記
憶されている理想応答ｙ、。に制御応答が一致するよう
に、ファジィ制御ルールの後件部の値をシンプレックス
法で修正することにより行われる。

ここで、シンプレックス法について説明する（志水清孝
著、コロナ社発行「システム最適化理論」第９２頁乃至
第１０１頁、システム制御情報学会「システムと制御情
報チュートリアル講座′８９」第１７９頁乃至第１８４
頁参照）。

シンプレックスとはｎ次元空間における（ｎ＋１）個以
上の点を項点とする幾何学図形で、このシンプレックス
の項点の中で目的関数値（ここでは理想応答に制御応答
を近づけるための評価基準となるもの、目的関数値が小
さいほど理想応答に近い制御がなされる）に対する最悪
点（最大点）の、残りの項点の中心に関する鏡映点は目
的関数値への改善がされるので、鏡映点を求めていくプ
ロセスを繰り返して最小解を思考探索して求めるのがシ
ンプレックス法である。

制約条件付きのｎ次元空間Ｘにおける、ｍ個の項点を有
するシンプレックスは次のように表される。

ｎ次元空間Ｘとその制約条件は、 Ｘ　＝　（ｘ　、、　ｘ　、、・・・、Ｘ、）Ｖｌ≦ｘ
、≦Ｚ　＋　（ｉ＝１．２．−、ｎ）但し、ｖ、、ｚ、
は定数 で表され、シンプレックスの各項点は、Ｘ　ｈ＝　（ｘ
　ｌ’＋　ｘ　ｔ’＋　・＝＊　ｘ　ｍｋ）ｋ＝１．２
．　＝−、ｎ＋１．−、ｍ で表される。また、各項点Ｘｋでの目的関数を次のよう
に表す（Ｑ、は目的関数値）。

Ｑｈ＝Ｑ　（ｘｈ） そして、シンプレックス法では、シンプレックスを構成
するｍ個の各項点の関数ｉｉＱ、、・・・、Ｑ。

の中で最大値（最悪点）をとる項点Ｘ、を求め、その最
大値の項点Ｘ、の残りの項点の中心に関する鏡映点Ｘ、
′を求める。鏡映点Ｘ、°は次式により求められる。

ｘ、’＝ｘ、十α　（Ｘ、−Ｘ、） 但し、αは鏡映点Ｘ、′を得るための重み係数であり、
ＸｌはＸ、を除く項点の中心である。

第１７図に、ｎ＝３．ｍ＝４とした場合のＸＷとＸ、゛
との関係を示す。Ｘ、は最悪点である項点Ｘ。

を除いた項点Ｘ１、Ｘ２、Ｘ、の中心点で、Ｘ、°はＸ
、に関してＸ、を０倍だけ反射させた点である。

即ち、項点ｘ＝’は線分Ｘ、Ｘ、を（１＋α）：αに外
分する点となる。探索操作は、上式によって設定した鏡
映点Ｘ、′での目的関数値が、Ｘ、での目的関数値より
も小さくなるように重み係数αの調整を繰り返すことで
行われる。例えば、項点Ｘ。

での目的関数値Ｑ、と鏡映点Ｘ、゛での目的関数値Ｑ、
′が、Ｑ　＝’＜　＜　Ｑ　、であれば、更に改善が期
待できるので重み係数αを大きくして新たな鏡映点を設
定し、その項点での目的関数値を得る。

また、結果がｎ次元空間Ｘの制約条件、ｖ、≦ｘ１≦２
１ を満足しない場合には、制約条件の境界の内側へ鏡映点
をリセットする。

そして最悪点を除き、その鏡映点を含めたｍ個の項点の
シンプレックスについて新たに最悪点を求めその鏡映点
を求めていくことを繰り返して行う。その結果、ｍ個の
項点すべてが最小値へ収束する。

第１８図にｎ＝２．ｍ＝３の場合のパラメータ収束状態
を示す。

探索の終了は、次のシンプレックスの各項点の評価値の
標準偏差がξ以下になったときとする。

ここで、（Ｑ、−Ｑ）は、一つの項点に対応する目的関
数値の各サンプル時の目的関数値の平均との差である。

本発明においては、ファジィ制御ルール後件部の値（パ
ラメータ）を、シンプレックス法を用いてファジィ制御
ルール後件部パラメータ修正回路（１３）で修正する。

ファジィ制御ルール後件部パラメータ修正回路（１３）
は、シンプレックスを構成する各項点の初期パラメータ
を以下のように定義する。

ｘ　ｙ＝　（ｄｕ　＋に、ｄｕ　ケ、　・’、ｄｕ　ｅ
’）ｋ＝１．２．　・・＋、　ｎｉｌ、　・・＋、　ｍ
ｄｕはファジィ制御ルール後件部のｉ（実数値）であり
、ｎはファジィ制御知識ベースを構成するファジィ制御
ルール後件部数（ファジィ制御ルール数）の数、ｍはシ
ンプレックスを構成する項点の数（但し、ｎ＋１個以上
）である。

例えば、第１５図のようにファジィ制御ルールが構成さ
れる場合、ｎの数は１３個であり、項点の数ｍは１４個
以上になる（本実施例では１４個とする）。

ファジィ制御ルール後件部パラメータ修正回路（１３）
は、後件部の値（パラメータ）の修正を実行する場合、
まず、シンプレックスを構成する項点の設定を行う。項
点の一つとして、ファジィ制御ルール後件部パラメータ
修正回路（１３）はパラメータ・ファジィ知識変換回路
（９）でＰＩＤ定数を変換して生成されたファジィ制御
ルールの後件部の値で決まる点（後件部の値を項点のパ
ラメータとする点）に設定する。更に、シンプレックス
を構成する他の項点のパラメータの値を、ファジィ制御
ルールの後件部の値で設定した点を基礎にして、その項
点のパラメータと図示しない乱数発生器から発生する乱
数とを用いて設定する。

例えば、パラメータ・ファジィ知識変換回路（９）で生
成されたファジィ制御ルールの後件部の値で設定された
シンプレックスの項点Ｘ、は、Ｘ　ｌ＝　（ｄｕ　＋’
、ｄｕ　！’＋　”’１（ｌｕ　１３’）であり、他の
項点はを構成するパラメータｄｕ　、　ｋは、次式で示
されるように、ｄｕ　、　ｌを中心として、制約条件Ｖ
、≦ｄｕ、≦ｚ　ａ　（＋＝ｌ、２．　＝−Ｉｎ）を越
えない範囲で設定される（ここでの制約条件Ｖ３，２．
は後件部の実数値の値の範囲となる）。

ｄ　ｕ　、　ｋ　＝ｄ　ｕ　、　ｌ＋θＸ　ｍ１ｎ（ｄ
ｕ　＠’−Ｖ　ｓ＋　Ｚ　＋＋−ｄｕ　％）ｋ＝２．−
．１４　ｎ＝１．＝・、１３、θは乱数ファジィ制御ル
ール後件部パラメータ修正回路（１３）は斯様にして設
定されたシンプレックスの各項点のパラメータを、各項
点毎に、ファジィ制御知識ベース（４）のファジィ制御
ルールの後件部の値として設定し、この制御用ファジィ
知識に従って、制御対象（１）の制御を行う。この実施
例ではシンプレックスの項点の数は１４個であるので、
夫々の項点のパラメータに従ったファジィ制御ルールで
１４回のファジィ制御を行う。そして、制御評価回路（
１２）において、各ファジィ制御の結果である制御応答
と理想応答設定回路（１０）に設定された理想応答との
比較が行われ、偏差面積あるいは整定時間等の目的関数
値（目的関数値は制御目的に応じた一つのものが設定さ
れる）が７アジイ制御ル一ル後件部パラメータ修正回路
（１３）に出力される。

ファジィ制御ルール後件部パラメータ修正回路（１３）
では、制御評価回路（１２）からの目的関数値に従って
、シンプレックスの１４個の項点の中で最悪点を判定し
、上式に基づいてその鏡映点を求める。そして、求めた
鏡映点のパラメータをファジィ制御ｍ知識ベース（４）
のファジィ制御ルールの後件部の値として設定し、設定
したファジィ知識に従って制御対象（１）のファジィ制
御を行う。

更に上述と同様に、ファジィ制御の結果の制御応答が制
御評価回路（１２）に与えられ、このときの目的関数値
がファジィ制御ルール後件部パラメータ修正回路（１３
）に出力される。

そして、ファジィ制御ルール後件部パラメータ修正回路
（１３）では、目的関数値に従って、先の最悪点を除い
た１３個の項点と鏡映点の中から新たに最悪点を判定す
る。更に最悪点の鏡映点を求め、求めた鏡映点のパラメ
ータをファジィ制御ルールの後件部に設定して再びファ
ジィ制御を行う。

このような鏡映点を求めその鏡映点のパラメータに設定
されるファジィ制御ルールによるファジィ制御は、鏡映
点を含んだ最新の１４個の各項点の評価値の標準偏差が
ξ以下になるまで（前述に式を参照）繰り返される。

而して、各項点の評価値の標準偏差がξ以下になるとそ
の時点で、ファジィ制御知識ベース（４）のファジィ制
御知識（ファジィ制御ルール）のチューニングが終了す
る。

（ト）尭明の効果 本発明は、以上の説明から明らかなように、ＰＩＤ定数
の修正を、制御応答から求められる特徴量と制御目標値
との差である制御目標偏差を入力変数とするファジィ推
論で行うことにより、異なる制御状況に応じた異なる制
御目標が与えられた場合でも、従来の様に夫々の制御目
標に対して予めチューニング用知識ベースを複数準備し
ておくことなく、１種類のＰＩＤ定数チューニング用フ
ァジィ知識ベースだけで、制御対象あるいはその特性プ
ロセスに合った任意の制御目標を達成するようにＰＩＤ
定数の最適化が行える。

そして、パラメータ・ファジィ知識変換回路により、任
意に設定される前件部変数の分割数と範囲に従って、最
適化されたＰＩＤ定数に基づくフィードバック則に極め
て近似した制御を行うファジィ制御ルールが自動的に生
成される。即ち、従来人手で行っていたファジィ制御ル
ールの構築が自動化される。また、このとき、最適化さ
れたＰＩＤ定数に基づくフィードバック則に極めて近似
した制御を行うファジィ制御ルールの構築がされるので
、少なくともＰＩＤ制御と同等の制御ができ、従来の制
御量の状態軌跡に沿って構築されたファジィ制御ルール
よりも良好な制御を行うことが可能になる。

更には、ファジィ制御ルールの後件部を制御対象の動作
結果（制御応答）に応じてシンプレックス法を用いてチ
ューニングを行うため、理想応答波形を与えるだけで柔
軟な自動チューニングがされる。

【図面の簡単な説明】

第１図は本発明装置一実施例の概略構成図、第２図は本
発明一実施例に係る制御出力の応答波形の−例と特徴量
を示す模式図、第３図乃至第５図は本発明一実施例に係
るＰＩＤ定数のチューニングのためのファジィ推論にお
ける入力変数のメンバシップ関数の一実施例を示す図、
第６図乃至第８図は本発明一実施例に係るＰＩＤ定数の
チューニングのためのファジィ推論における出力変数の
メンバシップ関数の一実施例を示す図、第９図は本発明
一実施例に係るＰＩＤ定数チューニング用ファジィルー
ルの一例を示す図、第１０図は本発明一実施例に係るＰ
ＩＤ定数のチューニングのためのファジィ推論における
制御偏差の大きさに対する制御目標値を示す図、第１１
図は本発明一実施例に係る制御偏差の大きさに対するＰ
ＩＤ定数を示す図、第１２図は本発明一実施例に係るパ
ラメータ・ファジィ知識変換回路の概略構成図、第１３
図は本発明一実施例に係るファジィ制御ルールの生成に
おける前件部変数のメンバシップ関数を示す図、第１４
図は本発明一実施例に係るファジィ制御ルールの前件部
のメンバシップ関数を示す図、第１５図は本発明一実施
例に係るファジィ制御ルールを示す図、第１６図は本発
明一実施例に係るファジィ制御ルールの後件部のメンバ
シップ関数（実数値）を示す図、第１７図は本発明に係
るシンプレックス法における鏡映点の説明図、第１８図
は本発明に係るシンプレックス法における項点の収束状
態を説明する図である。 （１）・・・制御対象、（２）・・・ＰＩＤパラメータ
メモリ（パラメータ格納手段）、（３）・・・ＰＩＤ演
算回路（ＰＩＤ演算手段）、（４）・・・ファジィ制御
知識ベース（制御用ファジィ知識記憶手段）、（５）・
・・ファジィ制御回路（ファジィ制御手段）、（９）・
・・パラメータ・ファジィ知識変換回路（変換手段）、
（１０）・・・理想応答設定回路（理想応答記憶手段）
、（１１）・・・・・・制御目標値算出回路（制御目標
値算出手段）、（１２）・・・制御評価回路（制御評価
手段）、（１３）・・・ファジィ制御ルール後件部パラ
メータ修正回路（ファジィ知識修正手段）、（１４）・
・・ＰＩＤ定数チューニング用ファジィ知識ベース、（
１５）・・・チューニング用ファジィ推論回路（チュー
ニング用ファジィ推論手段）、（１６）・・・切換回路
、（９１）・・・分割情報レジスタ（分割情報格納手段
）、（９２）・・・入力変数分割回路（入力変数分割手
段）、（９３）・・・ファジィルール生成回路（後件部
決定手段）、（９４）・・・超平面フィードバック則生
成部。

Claims (4)

【特許請求の範囲】
1. （１）ＰＩＤ制御のためのＰＩＤ定数を少なくとも一つ
   格納するパラメータ格納手段と、該パラメータ格納手段
   に格納されたＰＩＤ定数に基づいて制御対象からの制御
   応答に応じて制御対象の制御を行うＰＩＤ演算手段と、
   制御対象の制御応答から評価のための特徴量を求め該特
   徴量と制御目標値との差である制御目標偏差を出力する
   制御評価手段と、制御目標偏差に応じてＰＩＤ定数のチ
   ューニングを行うためのファジィ知識を記憶したＰＩＤ
   定数チューニング用ファジィ知識ベースと、該ＰＩＤ定
   数チューニング用ファジィ知識ベースに記憶されたファ
   ジィ知識に基づき制御評価手段から出力された制御目標
   偏差に応じてパラメータ格納手段に格納されたＰＩＤ定
   数の修正を行うチューニング用ファジィ推論手段と、パ
   ラメータ格納手段に格納されたＰＩＤ定数に基づいてメ
   ンバシップ関数とファジィ制御ルールからなる制御用フ
   ァジィ知識を生成する変換手段と、該変換手段で生成さ
   れた制御用ファジィ知識を記憶する制御用ファジィ知識
   記憶手段と、該制御用ファジィ知識記憶手段に記憶され
   た制御用ファジィ知識に基づいて制御対象からの制御応
   答に応じて制御対象の制御を行うファジィ制御手段と、
   制御対象の理想的な応答を記憶する理想応答記憶手段と
   、理想応答記憶手段に記憶された理想的な応答を基準と
   してシンプレックス法により制御用ファジィ知識記憶手
   段に記憶されたファジィ制御ルールの修正を行うファジ
   ィ知識修正手段とを備えることを特徴とするファジィ知
   識構築装置。
2. （２）前記変換手段は、前件部変数となる入力変数の分
   割数及び範囲を格納する分割情報格納手段と、該分割情
   報格納手段に格納された分割数及び範囲に応じて入力変
   数をファジィ分割しその入力変数のメンバシップ関数を
   生成する入力変数分割手段と、該入力変数分割手段で分
   割された入力変数の各分割部分の代表値と前記パラメー
   タ格納手段に格納されたパラメータの値に従ってファジ
   ィ制御ルールの後件部を計算しファジィ制御ルールを生
   成する後件部決定手段とを備えることを特徴とする請求
   項１記載のファジィ知識構築装置。
3. （３）前記理想応答記憶手段に記憶された理想的な応答
   から制御目標値を求めて前記制御評価手段に出力する制
   御目標値算出手段を備えることを特徴とする請求項１ま
   たは２記載のファジィ知識構築装置。
4. （４）前記ファジィ知識修正手段は、前記変換手段にて
   生成されたファジィ制御ルールの後件部の値でシンプレ
   ックスの一つの項点を設定し、ファジィ制御ルールの後
   件部の値で設定した点を基礎にして所定の範囲内でシン
   プレックスの他の項点を設定することを特徴とする請求
   項１、２または３記載のファジィ知識構築装置。