JPH04183148A - Terminal adapter - Google Patents

Terminal adapter

Info

Publication number
JPH04183148A
JPH04183148A JP2313144A JP31314490A JPH04183148A JP H04183148 A JPH04183148 A JP H04183148A JP 2313144 A JP2313144 A JP 2313144A JP 31314490 A JP31314490 A JP 31314490A JP H04183148 A JPH04183148 A JP H04183148A
Authority
JP
Japan
Prior art keywords
speed matching
matching method
standard
terminal adapter
communication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2313144A
Other languages
Japanese (ja)
Inventor
Hideki Hayakawa
英樹 早川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2313144A priority Critical patent/JPH04183148A/en
Publication of JPH04183148A publication Critical patent/JPH04183148A/en
Pending legal-status Critical Current

Links

Landscapes

  • Communication Control (AREA)

Abstract

PURPOSE:To obtain a terminal adapter that can realize the security of cipher when one wishes to open communication with a particular party by switching communication rate matching system from the standard system to its own system for data communication. CONSTITUTION:When carrying out ordinary communication, a control section 16 switches switch circuits 15a and 15b so as to select a format circuit section 14a that carries out the TTC standard rate matching. On the other hand, when communicating with a particular terminal, the control section 16 switches the switches 15a and 15b so as to select a format circuit section 14b that carries out communication rate matching using its own system that is different from the TTC standard rate matching. With this, a particular party can be specified easily securing cipher talking.

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) この発明は既存のデータ端末をディジタル網に接続する
ターミナルアダプタに関する。
DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Field of Industrial Application) This invention relates to a terminal adapter for connecting existing data terminals to a digital network.

(従来の技術) 既存のデータ端末をディジタル網、例えばl5DN(統
合ディジタルサービス網)に接続するために用いられる
ターミナルアダプタにおいては、l5DNと既存データ
端末との間のデータ通信の速度整合を行う。
(Prior Art) A terminal adapter used to connect an existing data terminal to a digital network, such as an I5DN (Integrated Digital Service Network), performs speed matching of data communication between the I5DN and the existing data terminal.

ところで、従来のターミナルアダプタは、このl5DN
と既存データ端末との間のデータ通信の速度整合をJT
−V、110等のTTC標準で行っている。このため、
TTC標準に準拠している端末すべてに接続でき非常に
便利である。
By the way, the conventional terminal adapter is this l5DN
JT will match the speed of data communication between
-V, 110, and other TTC standards. For this reason,
It is extremely convenient because it can be connected to all terminals that comply with the TTC standard.

ところか、あるデータ端末装置が特定のデータ端末装置
のみと通信したい場合、従来のターミナルアダプタでは
、相手端末装置を特定てきないという不具合があった。
However, when a certain data terminal device wishes to communicate only with a specific data terminal device, conventional terminal adapters have the problem of not being able to specify the other party's terminal device.

この不具合を解消する方法として、発信側の電話番号を
登録し、この電話番号により相手を識別する方法がある
。ところがこの方法の場合、発信側端末装置が電話番号
を表示しない設定になっていると、着信側で相手を識別
できず、このため着呼できないという不具合があった。
One way to solve this problem is to register the telephone number of the calling party and identify the other party using this telephone number. However, with this method, if the calling terminal device is set not to display the telephone number, the called party cannot identify the other party, and therefore the call cannot be received.

また、l5DNの特徴(こは、サブアドレスをt目手の
識別に利用する方法があるが、この場合は、発呼側、着
呼側の両方の端末で同しサブアドレスを設定しておく必
要がある。また、同じ宅内バス内の端末であれば、送信
はできないか、相手の信号をモニターする二とか可能で
あり、秘密かもれるという不具合があった。
Also, the characteristics of l5DN (here, there is a method of using the subaddress to identify the tth party, but in this case, it is necessary to set the same subaddress on both the calling and called terminals). There was also a problem that if the terminal was on the same bus, it would not be possible to transmit, or it would be possible to monitor the other party's signal, which could be confidential.

(発明か解決しようとする課題) 上+のθuく、従来のターミナルアダプタでは、特定の
相手とのみ通信を行なおうとすると、両側のターミナル
アダプタに同しアドレスおよびサブアドレスを設定する
必要かあり、不便であり、同じ宅内ハスではモニターさ
れるという不具合かあった。
(Problem to be solved by the invention) With conventional terminal adapters, when trying to communicate only with a specific party, it is necessary to set the same address and subaddress on both terminal adapters. It was inconvenient, and there was also the problem that people in the same house were being monitored.

そこで、この発明は、この問題点を除去し、秘密の保持
か手軽に実現できるターミナルアダプタを提供すること
を目的とする。
Therefore, an object of the present invention is to provide a terminal adapter that can eliminate this problem and easily maintain confidentiality.

〔発明の構成〕[Structure of the invention]

(課題を解決するための手段) この発明は、ディジタル網に接続する手段と、既存のデ
ータ端末装置と接続する手段と、デインタル網と既存デ
ータ端末装置との間で標準の速度整合方式で速度整合を
行い、データ通信を実現する手段と、ディジタル網と既
存データ端末装置との間て前記標準の速度整合手段とは
異なる独自の速度整合方式でデータ通信を実現する手段
と、通常は標準の速度整合方式でデータ通信を行い、特
定の相手と通信したい場合は、前記標準の速度整合方式
から独自の速度整合方式に切り換えてデータ通信を行う
制御手段とを具備して構成される。
(Means for Solving the Problems) The present invention provides a means for connecting to a digital network, a means for connecting to an existing data terminal device, and a speed matching method using a standard speed matching method between the digital network and the existing data terminal device. A means for realizing data communication by performing matching, a means for realizing data communication between the digital network and existing data terminal equipment using a unique speed matching method different from the standard speed matching method, and If data communication is to be performed using the speed matching method and it is desired to communicate with a specific partner, the system is configured to include a control means for switching from the standard speed matching method to a unique speed matching method and performing data communication.

(作用) 通常は標準の速度整合方式を用いて通信を行い、特定の
端末とのみに通信したいときは、標準の速度整合手段と
は異なる独自の速度整合方式に切り換えて通信を行う。
(Function) Normally, communication is performed using a standard speed matching method, and when it is desired to communicate only with a specific terminal, communication is performed by switching to a unique speed matching method that is different from the standard speed matching method.

これにより手軽に相手を特定しかつ秘密を保持すること
ができる。
This allows you to easily identify the other party and maintain confidentiality.

(実施例) 以下、図面を参照してこの発明の一実施例を説明する。(Example) Hereinafter, one embodiment of the present invention will be described with reference to the drawings.

第1図はこの発明のターミナルアダプタの一実施例の概
略構成を示したものである。第1図において、ターミナ
ルアダプタは、l5DNに接続されるl5DN加入者線
11とデータ端末装置(DTE)に接続されるデータ線
17との間に接続され、l5DNとのインタフェースを
なすl5DN回線インタフェース部12、データ端末装
置とのインタフェースをなすDTEインタフェース部1
3、TTC標準の速度整合を行うフォーマット回路部1
4a、TTC標準の速度整合とは異なる独自の方式で速
度整合を行うフォーマット回路部14b、TTC標準の
速度整合方式と独自の速度整合方式とを切り換えるスイ
ッチ回路15a、15b、スイッチ回路15a、15b
の9切替え動作を制御する制御部16から構成される。
FIG. 1 shows a schematic configuration of an embodiment of a terminal adapter of the present invention. In FIG. 1, the terminal adapter is an I5DN line interface section that is connected between an I5DN subscriber line 11 connected to an I5DN and a data line 17 connected to a data terminal equipment (DTE), and forms an interface with the I5DN. 12. DTE interface unit 1 that interfaces with the data terminal device
3. Format circuit section 1 that performs TTC standard speed matching
4a, a format circuit section 14b that performs speed matching using a unique method different from the TTC standard speed matching method, switch circuits 15a and 15b that switch between the TTC standard speed matching method and an original speed matching method, switch circuits 15a and 15b;
The control section 16 controls nine switching operations.

この実施例において、通常の通信の場合は、制御部16
はスイッチ回路15a、15bをTTC標準の速度整合
を行うフォーマット回路部14aを選択するように切替
え、特定の端末と通信する場合は、制御部16はスイッ
チ回路15a、15bをTTC標準の速度整合とは異な
る独自の方式で速度整合を行うフォーマット回路部14
bを選択するように切替える。
In this embodiment, in the case of normal communication, the control unit 16
The switch circuits 15a and 15b are switched to select the format circuit section 14a that performs TTC standard speed matching, and when communicating with a specific terminal, the control section 16 switches the switch circuits 15a and 15b to select the TTC standard speed matching. The format circuit section 14 performs speed matching using a different unique method.
Switch to select b.

第2図はこの実施例のターミナルアダプタの詳細構成を
示したちのである。第2図において、受倍回路20は、
l5DNから送られ、宅内バス21を伝送されるデイン
タル信号を受信する。フレーム同期回路22は、受信回
路20て受信されたディジタル信号からフレームを検出
してタイミング信号をフレーム分解回路23へ与える。
FIG. 2 shows the detailed configuration of the terminal adapter of this embodiment. In FIG. 2, the receiver circuit 20 is
The digital signal sent from the 15DN and transmitted through the home bus 21 is received. The frame synchronization circuit 22 detects a frame from the digital signal received by the reception circuit 20 and provides a timing signal to the frame decomposition circuit 23.

フレーム分解回路23は上記タイミンク信号に基づきデ
ィジタル信号のフレームをBチャネルとDチャネルとに
分解する。Dチャネル制御回路24は、受信時にはフレ
ーム分解回路23から入力されたDチャネル内の各デー
タ、フラグ、制御信号の検出を行う一方、送信時におい
ては送信すべき制御信号についてDチャネルの形成を行
う。フォーマット回路部25aは、TTC標準のJT−
V、110に従って本装置の外部に接続されるDTE2
6とl5DNのBチャネルとの間の速度整合を行う。
The frame decomposition circuit 23 decomposes the frame of the digital signal into a B channel and a D channel based on the timing signal. The D channel control circuit 24 detects each data, flag, and control signal in the D channel input from the frame decomposition circuit 23 during reception, and forms a D channel for the control signal to be transmitted during transmission. . The format circuit section 25a is a TTC standard JT-
DTE2 connected externally to the device according to V.110
6 and the B channel of the I5DN.

フォーマット回路部25bは、フォーマット回路部25
aとは異なる独自の速度整合を行う。スイッチ回路部2
7aおよび27bは、上記2つの速度整合を行うフォー
マット回路部25a、’25bを選択的に切り換える。
The format circuit section 25b is the format circuit section 25b.
Performs unique speed matching different from a. Switch circuit section 2
7a and 27b selectively switch the format circuit sections 25a and 25b that perform the above-mentioned two speed matching.

DTEインタフェース部28はDTE26と速度整合部
を接続し、DTEの制御を行う。フレーム組立回路29
は、スイッチ回路部27aから与えられたBチャネルと
Dチャネル制御回路24から人力されたDチャネルとを
フレームに組立てる。送信回路30は、フレーム組立回
路29から与えられる相手側端末へ送信すべき信号を宅
内バス21へ送出する。中央処理装置(CPU)31は
、装置全体を統轄制御するもので、第1図に示した制御
部16を具備して構成される。指示入力部32は、CP
U31iご対して各種動作に対応した指示を与えるため
のキー等によって構成されている。表示器33は、LC
D等からなる表示器で、所要の情報表示に用いられる。
The DTE interface section 28 connects the DTE 26 and the speed matching section, and controls the DTE. Frame assembly circuit 29
Assembles the B channel given from the switch circuit section 27a and the D channel manually inputted from the D channel control circuit 24 into a frame. The transmitting circuit 30 sends a signal given from the frame assembling circuit 29 to the home bus 21 to be transmitted to the other party's terminal. A central processing unit (CPU) 31 controls the entire device, and includes the control section 16 shown in FIG. 1. The instruction input unit 32
It is composed of keys and the like for giving instructions corresponding to various operations to the U31i. The display 33 is an LC
A display device consisting of D, etc., used to display required information.

メモリ34は、CPU31の動作プログラムを格納した
ROMやワーキングレジスタとして用いられるRAMか
ら構成される。
The memory 34 includes a ROM that stores an operating program for the CPU 31 and a RAM that is used as a working register.

以上のように構成されたターミナルアダプタにおいて、
CPU31は第3図、第4図に示すフローチャートのプ
ログラムを実行する。ここで、第3図、第4図に示され
るフローチャートはいずれも着側に設けられたターミナ
ルアダプタの動作を示している。
In the terminal adapter configured as above,
The CPU 31 executes the programs shown in the flowcharts shown in FIGS. 3 and 4. Here, the flowcharts shown in FIGS. 3 and 4 both show the operation of the terminal adapter provided on the destination side.

まず、第3Mに示されるフローチャートについて説明す
る。
First, the flowchart shown in No. 3M will be explained.

今、指示入力部32の設定スイッチまたは設定シーケン
スにより、速度整合の手順をTTC標準のJT−V、1
10から独自のフォーマットに切り換えたとする(ステ
ップ401)。
Now, by using the setting switch or setting sequence of the instruction input section 32, the speed matching procedure is set according to the TTC standard JT-V, 1.
10 to a unique format (step 401).

ここで、着呼があると(ステップ402)、Bchが接
続する。
Here, when there is an incoming call (step 402), Bch is connected.

例えば、速度接合を行うフレームが第5図のようなフレ
ームであったとすると、これと同じフレームが送信され
てきたならば(ステップ403)、フレーム同期を行い
(ステップ404)、データ通信を実現する(ステップ
405)。
For example, if the frame for which speed splicing is to be performed is a frame as shown in Figure 5, if the same frame is transmitted (step 403), frame synchronization is performed (step 404) to realize data communication. (Step 405).

もし、相手がTTC標準のV、110のフレームで送信
してきたならば、オクテツト5の1ビツト目が異なるの
で、フレーム同期が不可となり、切断される(ステップ
406)。
If the other party transmits the TTC standard V, 110 frame, the first bit of octet 5 is different, so frame synchronization becomes impossible and the transmission is disconnected (step 406).

したがって、TTC標準のフォーマットで伝送されでき
たフレームは切断され、独自のフォーマットで伝送され
てきた相手とのみ通信を行うことができる。
Therefore, frames that can be transmitted in the TTC standard format are cut off, and communication can only be performed with the other party that has been transmitted in the proprietary format.

上記の例では。RAIオクテツト5の1ビツト目のみ、
標準と異なる例を示したが、第6図(A)、(B)、(
C)に示すように64 k b psに変換する際のビ
ット位置を変更してもまったく同様に実施することがで
きる。
In the example above. Only the 1st bit of RAI octet 5,
Examples different from the standard are shown in Figure 6 (A), (B), (
Even if the bit position when converting to 64 kbps is changed as shown in C), it can be implemented in exactly the same way.

ターミナルアダプタの速度整合機能はTTC標準JT−
vtioにより標準化されており、太きく19.2kb
ps以下とそれ以上に分けられる。
The speed matching function of the terminal adapter is based on the TTC standard JT-
Standardized by vtio, thick 19.2kb
It is divided into below ps and above.

例として19.2kbps以下の場合を示す。As an example, a case of 19.2 kbps or less is shown.

第7図に示すように速度整合は機能ブロックRAO,R
AI、RA2の3段階で行なわれる。機能ブロックRA
Oは、非同期から同期機能への変換機能を持っており、
ストップビットの操作を行い、2  X600bl)s
(n−o 〜5)で規定するビット列を作る。機能ブロ
ックRAIは、ユーザ速度を2kx8kbps(k−0
,1,2)で表される次のより速い中間速度で呼ばれる
速度に整合する。例えばユーザ速度が9600 b p
sの場合の中間速度は16kbpsとなる。その変換の
方法は、第8図、第9図(A)〜(F)に示すフレーム
構造を組立てることにより行なう。
As shown in FIG.
This is done in three stages: AI and RA2. Function block RA
O has a conversion function from asynchronous to synchronous function,
Perform stop bit operation and set 2 x600bl)s
Create a bit string defined by (no ~ 5). The functional block RAI sets the user speed to 2kx8kbps (k-0
, 1, 2) called the next faster intermediate speed. For example, if the user speed is 9600 bp
The intermediate speed in the case of s is 16 kbps. The conversion is performed by assembling the frame structures shown in FIGS. 8 and 9 (A) to (F).

RA2は、さらに64kbpsに変換する機能かある。RA2 also has a function to convert to 64kbps.

その変換の方法が第10図に示される。The method of conversion is shown in FIG.

第8図のフレームにおいてオクテツト番号Oの“0”お
よびオクテツト1〜9番号ビット番号1の“1”はフレ
ーム同期パターンである。V、  110の速度整合を
行うフォーマット回路部25aはこのフレームパターン
を検知してフレーム同期を行う。
In the frame of FIG. 8, "0" in octet number O and "1" in bit number 1 of octets 1 to 9 are a frame synchronization pattern. The format circuit section 25a, which performs speed matching of V.V.110, detects this frame pattern and performs frame synchronization.

次に、第4図に示すフローチャートについて説明する。Next, the flowchart shown in FIG. 4 will be explained.

まず、着呼しくステップ411)、通常のV。First, incoming call step 411), normal V.

110のフレーム同期が行なわれたとする。ここで、第
11図に示すようにSl、S3.S6.S8が0N10
FFを例えば3フレーム繰り返しすパターンが切換要求
信号であったとする。上記パターンを互いに受信すると
(ステップ412)、V、110のフレームから独自の
フレームに切り換えられる(ステップ413)。
Assume that 110 frame synchronizations have been performed. Here, as shown in FIG. 11, Sl, S3. S6. S8 is 0N10
Assume that the switching request signal is a pattern in which the FF is repeated for three frames, for example. When the above patterns are mutually received (step 412), the frame of V, 110 is switched to a unique frame (step 413).

そして、独自のフレーム同期か成立すると(ステップ4
14)、データ通信か開始される(ステップ415)。
Then, when unique frame synchronization is established (step 4
14), data communication is started (step 415).

また、ステップ4]4でフレーム同期か成立しないと切
断される(ステップ416)。
Further, if frame synchronization is not established in step 4]4, the connection is disconnected (step 416).

なお、速度整合のフレームを切り換える要求信号は上記
の測具外にも、様々な形で実施することができる また、独自のフレームも切換信号により様々変形させれ
ば、よりいっそう秘密の保持が可能となる。
Note that the request signal for switching the speed matching frame can be implemented in various forms other than the above-mentioned measuring instruments, and if the unique frame is also modified in various ways by the switching signal, it is possible to maintain even more secrecy. becomes.

また、本実施例では、着呼側についてのみ示したが、発
呼側についてもまったく同様に実施できる。
Further, in this embodiment, only the called side is shown, but it can be implemented in exactly the same way for the calling side.

また、速度整合方式は、単にDTEから信号をサンプリ
ングしただけでも同様に実施することができる。
Additionally, the rate matching method can be similarly implemented by simply sampling the signal from the DTE.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、この発明によれば、TTC8lt
準の速度整合方式と独自の速度整合方式を具備し、通常
TTC標準の速度整合方式でデータ通信を行い、特定の
相手とは、独自の速度整合方式を行うように切り換える
ようにしているので、特定の相手と一般の相手との識別
が手軽に行うことができ、また、秘密も保持てきるとい
う利点がある。
As explained above, according to the present invention, TTC8lt
It is equipped with a standard speed matching method and a unique speed matching method, and data communication is normally performed using the TTC standard speed matching method, and when communicating with a specific partner, it is possible to switch to use the unique speed matching method. It has the advantage that it is easy to distinguish between a specific party and a general party, and it also maintains confidentiality.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、この発明の一実施例を示す概略ブロック図、
第2図はこの発明の一実施例を示すブロック図、第3図
、第4図はこの実施例の動作を説明するためのフローチ
ャート、第5図、第6図は独自の速度整合方式を説明す
るための図、第7図乃至第10図はTTC標準JT−V
、110の速度整合方式を説明するための図、第11図
は速度整合方式の切り換えを要求する制御信号の一例を
示す図である。 11・・・I SDN加入者線、12・・・l5DN回
線インタフェース部、13・・・DTEインタフェース
部、14a・・TTC標準の速度整合を行うフォーマッ
ト回路部、14b・・・独自の方式で速度整合を行うフ
ォーマット回路部、15a、15b・・・スインチ回路
、16・・制御部、17・・データ線、20・・・受信
回路、21・・・宅内バス、22・・・フレーム同期回
路、23・・フレーム分解回路、24・・Dチャネル制
御回路、25a、25b・・・フォーマット回路部、2
7a、27b・・・スイッチ回路部、28・・・DTE
インタフェース部、29・・・フレーム組立回路、30
・・・送信回路、31・・・CPU、32・・・指示人
力部、33・・・表示器、43・・メモリ第2図 第4図 64kbps V、110 7t−7,yト(9600bps)切屹ノ
#I之J二フォーマ、ト(9600bps)3股陪の淀
魔瞥會 第7図 JT−Vloo  7レ−A構滴 RAl         (CCITT V、  11
0)第9図 N=2文は4め吐 第9図 N=1.2叉1.t4の軒 第9図 RA2 (寮2ρマl!!介) BCh 64kbps 中間座、贅8kbρ苧 第10図 第11図
FIG. 1 is a schematic block diagram showing an embodiment of the present invention;
Figure 2 is a block diagram showing one embodiment of this invention, Figures 3 and 4 are flowcharts to explain the operation of this embodiment, and Figures 5 and 6 explain the unique speed matching method. The diagrams, Figures 7 to 10, are based on the TTC standard JT-V.
, 110, and FIG. 11 is a diagram showing an example of a control signal requesting switching of the speed matching method. 11...I SDN subscriber line, 12...15DN line interface unit, 13...DTE interface unit, 14a...format circuit unit that performs TTC standard speed matching, 14b...speed matching using original method Format circuit unit for matching, 15a, 15b...Sinch circuit, 16...Control unit, 17...Data line, 20...Reception circuit, 21...Internal bus, 22...Frame synchronization circuit, 23... Frame decomposition circuit, 24... D channel control circuit, 25a, 25b... Format circuit section, 2
7a, 27b...Switch circuit section, 28...DTE
Interface section, 29... Frame assembly circuit, 30
. . . Transmission circuit, 31 . Kiripano #I-J two-former, G (9600bps) 3-way yodomabetsukai Figure 7 JT-Vloo 7-A structure drop RAl (CCITT V, 11
0) Figure 9 N=2 sentence is 4th sentence Figure 9 N=1.2 or 1. t4 eaves, Figure 9, RA2 (Dormitory 2ρ Mar!! Intermediate) BCh 64kbps, middle seat, luxury 8kbps, Figure 10, Figure 11

Claims (4)

【特許請求の範囲】[Claims] (1)ディジタル網に接続する手段と、 データ端末装置と接続する手段と、 ディジタル網とデータ端末装置との間で標準の速度整合
方式で速度整合を行い、データ通信を実現する手段と、 ディジタル網とデータ端末装置との間で前記標準の速度
整合手段とは異なる独自の速度整合方式でデータ通信を
実現する手段と、 通常は標準の速度整合方式でデータ通信を行い、特定の
相手と通信したい場合は、前記標準の速度整合方式から
独自の速度整合方式に切り換えてデータ通信を行う制御
手段と を具備したことを特徴とするターミナルアダプタ。
(1) A means for connecting to a digital network, a means for connecting to a data terminal device, a means for performing speed matching using a standard speed matching method between the digital network and the data terminal device, and realizing data communication; A means for realizing data communication between a network and a data terminal device using a unique speed matching method different from the standard speed matching method mentioned above, and a method for communicating with a specific party by normally performing data communication using a standard speed matching method. A terminal adapter characterized in that it comprises a control means for switching data communication from the standard speed matching method to a unique speed matching method when desired.
(2)前記標準の速度整合方式は、TTC標準のJT−
V.110またはJT−X.30であることを特徴とす
る請求項(1)のターミナルアダプタ。
(2) The standard rate matching method is the TTC standard JT-
V. 110 or JT-X. 30. The terminal adapter according to claim 1, wherein the terminal adapter is 30.
(3)前記制御手段は、通信時または着呼時に特定の制
御信号を受け取った時に前記速度整合方式の切り換えを
行うことを特徴とする請求項(1)のターミナルアダプ
タ。
(3) The terminal adapter according to claim 1, wherein the control means switches the speed matching method when receiving a specific control signal during communication or incoming call.
(4)前記制御手段は、設定スイッチまたは設定シーケ
ンスによって前記速度整合方式の切り換えを指示する指
示手段を備えたことを特徴とする請求項(1)のターミ
ナルアダプタ。
(4) The terminal adapter according to claim 1, wherein the control means includes instruction means for instructing switching of the speed matching method by a setting switch or a setting sequence.
JP2313144A 1990-11-19 1990-11-19 Terminal adapter Pending JPH04183148A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2313144A JPH04183148A (en) 1990-11-19 1990-11-19 Terminal adapter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2313144A JPH04183148A (en) 1990-11-19 1990-11-19 Terminal adapter

Publications (1)

Publication Number Publication Date
JPH04183148A true JPH04183148A (en) 1992-06-30

Family

ID=18037635

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2313144A Pending JPH04183148A (en) 1990-11-19 1990-11-19 Terminal adapter

Country Status (1)

Country Link
JP (1) JPH04183148A (en)

Similar Documents

Publication Publication Date Title
JP2766382B2 (en) Modem pooling system
JPH0667019B2 (en) Switch control system
JP2766381B2 (en) Terminal adapter pooling system
CA2100702C (en) Option bus
US6700901B1 (en) System and method for digital telephones on H.323 networks
JPH04183148A (en) Terminal adapter
JP2654024B2 (en) Digital key telephone equipment
KR940005246B1 (en) Isdn telephone system and control method thereof
JP3563297B2 (en) Digital communication device, digital communication method, and recording medium therefor
JP2819230B2 (en) Key telephone equipment
JP2937777B2 (en) ISDN terminal equipment
JP3688900B2 (en) Exchange device, ISDN interface unit
KR920009341B1 (en) Isdn telefax terminal
JPH11177482A (en) Phs data multiplex communication system
Ohkoshi et al. A digital telephone set for ISDN
JPS63224455A (en) Key telephone system
JP2001119737A (en) Private branch exchange system, and its exchange and terminal
JPH01179544A (en) Protocol converter for line exchange
JPS6010843A (en) Communication speed variable line terminator
JPH0927849A (en) Communication terminal equipment
JPH05276148A (en) Communication equipment
KR20010068799A (en) Method for using v5.2 protocol of remote system
JPH10336340A (en) Terminal adaptor
JPH0818560A (en) Terminal adaptor
JPH04344762A (en) Terminal interface device