JPH041801A - Gain control device - Google Patents
Gain control deviceInfo
- Publication number
- JPH041801A JPH041801A JP10499190A JP10499190A JPH041801A JP H041801 A JPH041801 A JP H041801A JP 10499190 A JP10499190 A JP 10499190A JP 10499190 A JP10499190 A JP 10499190A JP H041801 A JPH041801 A JP H041801A
- Authority
- JP
- Japan
- Prior art keywords
- disturbance
- gain
- signal
- servo system
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001186 cumulative effect Effects 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 abstract description 2
- 238000005070 sampling Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Optical Recording Or Reproduction (AREA)
- Feedback Control In General (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明はゲイン調整装置、特に、フィードバックサーボ
系の開ループゲインを容易に調整できるゲイン調整装置
に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a gain adjustment device, and particularly to a gain adjustment device that can easily adjust the open loop gain of a feedback servo system.
従来の技術
近年、フィードバックサーボ技術の応用の機器が広く用
いられている。これらの中にはセンサおよびアクチュエ
ータなどを含むものもあり、そのバラツキも大きく生産
時のゲイン調整コストが問題となりつつある。BACKGROUND OF THE INVENTION In recent years, devices applying feedback servo technology have been widely used. Some of these include sensors, actuators, etc., and the variation in them is large, and the cost of gain adjustment during production is becoming a problem.
第5図は従来のゲイン調整装置の構成を示すブロック図
である。第5図において、可制御増幅器21、固定増幅
器22、さらに、外乱加算923で閉ループを構成して
いる。24は外乱信号を発生させるオシレータであり、
外乱加算器23と位相比較器25に入力される。26は
信号加算器であり、外乱加算器23の入力信号および出
力信号を所定の割合で加算してその出力は位相比較器2
5に入力される0位相比較器25は外乱信号と信号加算
926の出力との位相を比較し、その出力は減算器27
に接続され、基準電圧源28と減算される。減算器27
の出力が零となるように可制御増幅器21のゲインを制
御する。FIG. 5 is a block diagram showing the configuration of a conventional gain adjustment device. In FIG. 5, the controllable amplifier 21, the fixed amplifier 22, and the disturbance adder 923 constitute a closed loop. 24 is an oscillator that generates a disturbance signal;
The signal is input to a disturbance adder 23 and a phase comparator 25. 26 is a signal adder which adds the input signal and output signal of the disturbance adder 23 at a predetermined ratio, and the output is sent to the phase comparator 2.
The zero phase comparator 25 input to the input terminal 5 compares the phase of the disturbance signal with the output of the signal addition 926, and the output is sent to the subtracter 27.
is connected to and subtracted from the reference voltage source 28. Subtractor 27
The gain of the controllable amplifier 21 is controlled so that the output of the controllable amplifier 21 becomes zero.
これにより、所定周波数力I°ゲイン交点となるように
可制御増幅器21のゲインを自動的に制御することがで
きる。Thereby, the gain of the controllable amplifier 21 can be automatically controlled so as to reach the predetermined frequency power I° gain intersection.
発明が解決しようとする課題
しかしながら、近年のデジタル技術の発達に伴い、サー
ボ技術もいわゆるデジタルサーボ技術になってきており
、上記従来の構成では、位相比較器25の出力が、注入
された外乱信号に同期して正負に振られ、結果的に可制
御増幅器の制御電圧を発生する減算器27の出力も正負
に振られるため、開ループゲインが一定しない。また、
制御電圧を安定化させるため位相比較器25もしくは減
算器27の出力に平滑回路(たとえば抵抗、コンデンサ
による1次のローパスフィルタ)を設けたとしても制御
電圧が安定になるための時間が必要となり迅速なゲイン
制御ができなくなるなど、本発明の目的とするところの
デジタル信号を扱うフィードバックサーボ系にはそのま
ま用いることはできない。Problems to be Solved by the Invention However, with the development of digital technology in recent years, servo technology has also become so-called digital servo technology, and in the above conventional configuration, the output of the phase comparator 25 is As a result, the output of the subtracter 27 that generates the control voltage of the controllable amplifier also swings positive and negative, so the open loop gain is not constant. Also,
Even if a smoothing circuit (for example, a first-order low-pass filter using a resistor or capacitor) is provided at the output of the phase comparator 25 or the subtractor 27 to stabilize the control voltage, it will take time for the control voltage to become stable, so it will not work quickly. This method cannot be used as is in a feedback servo system that handles digital signals, which is the object of the present invention, because it becomes impossible to perform gain control.
本発明は上記従来の問題を解決するもので、デジタル信
号を扱うフィードバックサーボ系におけるゲイン調整を
容易に精度よく、短時間で行うことのできるゲイン調整
装置を提供することを目的とするものである。The present invention solves the above conventional problems, and aims to provide a gain adjustment device that can easily and accurately perform gain adjustment in a feedback servo system that handles digital signals in a short time. .
課題を解決するための手段
上記課題を解決するために本発明のゲイン調整装置は、
サーボエラー信号をデジタル信号として扱つフィードバ
ックサーボ系におけるゲイン調整装置であって、前記フ
ィードバックサーボ系に、デユーティ−がほぼ50%の
正弧波、三角波および矩形波のいずれかを用いた特定周
波数の外乱信号を印加する外乱印加手段と、前記外乱信
号の印加点前後の信号および前記外乱信号のうち任意の
2個の信号の和あるいは差をとる加算手段と、前記任意
の2個の信号の他の信号と前記加算手段の出力との乗算
により位相を比較する位相比較手段と、前記位相比較手
段の出力の累積値があらかじめ定められた時間において
ほぼゼロになるように、前記フィードバックサーボ系の
ゲインを調整するゲイン調整手段とを備えたものである
。Means for Solving the Problems In order to solve the above problems, the gain adjustment device of the present invention includes:
A gain adjustment device for a feedback servo system that handles a servo error signal as a digital signal, the feedback servo system having a specific frequency using one of a positive arc wave, a triangular wave, and a rectangular wave with a duty of approximately 50%. disturbance applying means for applying a disturbance signal; addition means for calculating the sum or difference of any two signals among the signals before and after the application point of the disturbance signal and the disturbance signal; and a gain of the feedback servo system so that the cumulative value of the output of the phase comparing means becomes approximately zero at a predetermined time. and gain adjustment means for adjusting.
作 用
上記構成により、位相比較手段からの出力の累積値がほ
ぼゼロになったときにフィードバックサーボ系のゲイン
交点が外乱信号の周波数と一致するため、非常に簡単に
精度よく短時間でゲインが検出され、したがって、デジ
タル信号を扱うフィードバックサーボ系に容易に用いら
れることになる。Effect With the above configuration, the gain intersection of the feedback servo system coincides with the frequency of the disturbance signal when the cumulative value of the output from the phase comparison means becomes almost zero, so the gain can be adjusted very easily and accurately in a short time. detected and therefore easily used in feedback servo systems that handle digital signals.
実施例
以下、本発明の一実施例について図面を参照しながら説
明する。EXAMPLE Hereinafter, an example of the present invention will be described with reference to the drawings.
第1図は本発明の一実施例を示すゲイン調整装置のブロ
ック図である。FIG. 1 is a block diagram of a gain adjustment device showing one embodiment of the present invention.
デジタル信号を扱うサーボ系においては、−船釣にアナ
ログのサーボエラー信号をサンプリング周波数Fsによ
り、あらかじめ決められたあるビット数のデジタル信号
に変換する。説明を容易にするためサンプリング周波数
Fs= 100KHz 、 所望のゲイン交点をI K
Hzとする。In a servo system that handles digital signals, an analog servo error signal is converted into a digital signal with a predetermined number of bits using a sampling frequency Fs. For ease of explanation, the sampling frequency Fs = 100 KHz and the desired gain intersection point IK
Let it be Hz.
第1図において、1は固定増幅器、2はゲイン調整用乗
算器であり、3は外乱加算器である。固定増幅器1の出
力は外乱加算器3およびゲイン調整用乗算器2を介して
再び自らの入力に帰っており閉ループを構成している。In FIG. 1, 1 is a fixed amplifier, 2 is a gain adjustment multiplier, and 3 is a disturbance adder. The output of the fixed amplifier 1 is returned to its own input via the disturbance adder 3 and the gain adjustment multiplier 2, forming a closed loop.
5は振幅一定でデユーティ−がほぼ50%の波形を圧力
する外乱発生器で、クロック発生器6の出力クロック6
Aを入力して、所望のゲイン交点の周波数IKHzと同
じ周波数の外乱信号Xを外乱加算器3と位相比較用乗算
器8へ供給している。クロック発生器6と外乱発生器5
と外乱加算器3により外乱印加手段を構成している。4
は信号加算器で、固定増幅器1の出力Y1と外乱加算器
3の出力Y2とを加算し、その出力Yを位相比較用乗算
器8へ供給する。位相比較用乗算器8は外乱信号Xと信
号加算器4の出力Yとの乗算を行い、その出力8Aを累
積加算器9へ供給する。5 is a disturbance generator that generates a waveform with a constant amplitude and a duty of approximately 50%; the output clock 6 of the clock generator 6;
A is input, and a disturbance signal X having the same frequency as the frequency IKHz of the desired gain intersection is supplied to the disturbance adder 3 and the phase comparison multiplier 8. Clock generator 6 and disturbance generator 5
The disturbance adder 3 constitutes a disturbance applying means. 4
is a signal adder that adds the output Y1 of the fixed amplifier 1 and the output Y2 of the disturbance adder 3, and supplies the output Y to the phase comparison multiplier 8. The phase comparison multiplier 8 multiplies the disturbance signal X by the output Y of the signal adder 4, and supplies the output 8A to the cumulative adder 9.
一方、クロック発生器6の出力6Aは分局器7でサンプ
リング周波数と同じ周波数の信号7Aに分周されて累積
加算器9へ供給される。累積加算器9では入力された
信号8Aをサンプリング周波数毎に信号7Aで累積加算
を行い、その累積値9Aを制御回路10へ出力する。制
御回路10ではクロック発生器6の出力6Aを入力して
、あらかじめ決められた外乱信号の波数毎にクリア信号
10Bを発生させて累積加算器9の出力9Aを取り込む
毎に累積加算値をクリアする。制御回路lOでは入力さ
れた累積値9Aの値により、ゲイン調整用乗算器2の乗
数10Aを制御する。On the other hand, the output 6A of the clock generator 6 is divided by the divider 7 into a signal 7A having the same frequency as the sampling frequency, and is supplied to the cumulative adder 9. The cumulative adder 9 cumulatively adds the input signal 8A to the signal 7A for each sampling frequency, and outputs the cumulative value 9A to the control circuit 10. The control circuit 10 inputs the output 6A of the clock generator 6, generates a clear signal 10B for each predetermined wave number of the disturbance signal, and clears the cumulative addition value every time the output 9A of the cumulative adder 9 is taken in. . The control circuit IO controls the multiplier 10A of the gain adjustment multiplier 2 based on the input cumulative value 9A.
第2図に累積加算器9の構成例を示す。位相比較用乗算
器8からの出力8Aを全加算器91へ入力してその出力
91Aを信号7Aで駆動されるラッチ部92へ入力し、
その出力9Aを全加算器91の他の一方の入力へ供給す
るとともに制御回路10に供給する。また、制御回路1
0からのクリア信号10Bによりラッチ部92をクリア
する。FIG. 2 shows an example of the configuration of the cumulative adder 9. The output 8A from the phase comparison multiplier 8 is input to the full adder 91, and the output 91A is input to the latch section 92 driven by the signal 7A.
The output 9A is supplied to the other input of the full adder 91 and also to the control circuit 10. In addition, the control circuit 1
The latch section 92 is cleared by the clear signal 10B from 0.
外乱加算器3および信号加算器4は全加算器により構成
できる。外乱発生器5はクロック発生器6の出力6Aを
駆動クロックとするアドレスカウンタとROM (リー
ド・オンリ・メモリ)により容易に構成できる。ゲイン
調整用乗算器2および位相比較用乗算器8は乗算器によ
り構成できる。制御回路10はマイクロプロセッサが適
している。The disturbance adder 3 and the signal adder 4 can be configured by full adders. The disturbance generator 5 can be easily constructed from an address counter and a ROM (read only memory) using the output 6A of the clock generator 6 as a driving clock. The gain adjustment multiplier 2 and the phase comparison multiplier 8 can be configured by multipliers. Control circuit 10 is suitably a microprocessor.
以上のように構成されたゲイン調整装置について以下、
その動作を説明する。The gain adjustment device configured as above is described below.
Let's explain its operation.
第1図において、閉ループを構成する固定増幅器1、外
乱加算Wj3、ゲイン調整用乗算器2の開ループゲイン
のゲイン交点が外乱信号Xの周波数と一致したときに、
信号加算器4の出力Yが外乱信号Xに対し位相が90度
進むことが知られている。In FIG. 1, when the gain intersection of the open loop gains of the fixed amplifier 1, disturbance addition Wj3, and gain adjustment multiplier 2 that constitute a closed loop matches the frequency of the disturbance signal X,
It is known that the output Y of the signal adder 4 leads the disturbance signal X in phase by 90 degrees.
このときの各信号のタイミングチャートを第3図に示す
。外乱信号Xとしては振幅が一定で周波数が1)CHz
の正弦波を外乱発生器5から供給する。A timing chart of each signal at this time is shown in FIG. The disturbance signal X has a constant amplitude and a frequency of 1) Hz.
A sine wave of is supplied from the disturbance generator 5.
開ループゲインが1にHzになったときには信号加算器
4の出力Yは外乱信号Xに対して位相が90度進むため
位相比較用乗算器8の出力8Aは周波数が2にHzの正
弦波となる。When the open loop gain becomes 1 Hz, the output Y of the signal adder 4 leads the disturbance signal X by 90 degrees in phase, so the output 8A of the phase comparison multiplier 8 becomes a sine wave with a frequency of 2 Hz. Become.
位相比較乗算器8の出力8Aは第2図で図示した構成の
累積加算119の全加算器91に入力される。The output 8A of the phase comparison multiplier 8 is input to the full adder 91 of the cumulative adder 119 having the configuration shown in FIG.
ここで、まず、クリア信号10Bが入力された時点でラ
ッチ部92がクリアされ出力9Aはゼロになる。Here, first, when the clear signal 10B is input, the latch section 92 is cleared and the output 9A becomes zero.
したがって、全加算器91の出力91Aは入力された信
号8Aがそのまま出力されてサンプリング周波数と同一
周波数の信号7Aによりラッチされ、出力9Aは、入力
された信号8Aと一致する。次のサンプリング周期で再
び信号8Aが入力されるとラッチ出力9Aと加算された
値が改めて信号7Aによりラッチされ出力9Aとなり累
積加算が行われる。Therefore, the output 91A of the full adder 91 is the input signal 8A, which is output as is, and is latched by the signal 7A having the same frequency as the sampling frequency, and the output 9A matches the input signal 8A. When the signal 8A is inputted again in the next sampling period, the value added to the latch output 9A is latched again by the signal 7A and becomes the output 9A, and cumulative addition is performed.
累積加算器9の出力9Aは、第3図に示すように、負の
値をとりながら周期的に変化し外乱l波毎に出力される
クリア信号10Bによりクリアされる。制御回路10で
はクリア信号10Bを発生する直前の累積値9Aを取り
込む。この場合、第3図のように、クリア信号10Bが
発生する直前の累積値9Aがほぼゼロであるのでゲイン
調整用乗算器2への乗数10Aは変化させずに前の状態
に保持しておけばよい。As shown in FIG. 3, the output 9A of the accumulative adder 9 is cleared by a clear signal 10B which periodically changes while taking a negative value and is output every l disturbance wave. The control circuit 10 takes in the cumulative value 9A immediately before generating the clear signal 10B. In this case, as shown in Fig. 3, the cumulative value 9A immediately before the clear signal 10B is generated is almost zero, so the multiplier 10A to the gain adjustment multiplier 2 can be kept unchanged and kept at the previous state. Bye.
また、ゲインが高すぎる場合は、第4図に示すように、
信号加算器4の出力Yが外乱信号Xに対して90度以上
位相が進む。この場合、第4図のように、累積値9Aは
クリア信号10Bが発生する直前で負の値をとる。した
がって、制御回路10の出力10Aを第3図の場合に比
べ小さくしてゲインを下げるようにする。これとは逆に
累積値9Aが正の値の場合は、出力10Aを大きくして
ゲインを上げる(図示せず)ようにしておけばゲインが
自動的に外乱信号Xの周波数と一致するように制御する
ことができる。Also, if the gain is too high, as shown in Figure 4,
The output Y of the signal adder 4 leads the disturbance signal X by 90 degrees or more in phase. In this case, as shown in FIG. 4, the cumulative value 9A takes a negative value just before the clear signal 10B is generated. Therefore, the output 10A of the control circuit 10 is made smaller than in the case of FIG. 3 to lower the gain. On the other hand, if the cumulative value 9A is a positive value, if you increase the output 10A and increase the gain (not shown), the gain will automatically match the frequency of the disturbance signal X. can be controlled.
なお、本実施例として外乱信号は振幅一定の正弦波とし
たが、ROM (リード・オンリ・メモリ)のコーディ
ングを変えれば三角波や矩形波も容易に発生することが
できる。特に、矩形波はROM(リード・オンリ・メモ
リ)を用いなくとも本実施例における外乱発生器5のア
ドレスカウンタの最上位ビットを用いれば容易に発生で
きることは明白である。In this embodiment, the disturbance signal is a sine wave with a constant amplitude, but triangular waves or rectangular waves can be easily generated by changing the coding of the ROM (read only memory). In particular, it is clear that the rectangular wave can be easily generated by using the most significant bit of the address counter of the disturbance generator 5 in this embodiment without using a ROM (read only memory).
また、所望の外乱周波数がハードウェア的に簡単に得ら
れないときは、得られる所望のゲイン交点に近い周波数
を外乱周波数として調整し最後にその差の分だけゲイン
をアップもしくはダウンして補正すればよい。さらに、
調整精度のバラツキやノイズなどによる調整精度の劣化
を考慮する場合には累積値を求めるときの外乱信号の波
数を増加させればよい。また、調整時間を問題にする場
合には得られた累積値の絶対値によりゲイン調整用の乗
数をステップ的に可変することにより時間短縮を図るこ
とができる。Also, if the desired disturbance frequency cannot be easily obtained in terms of hardware, adjust the frequency close to the desired gain intersection as the disturbance frequency, and then correct it by increasing or decreasing the gain by the difference. Bye. moreover,
When considering variations in adjustment accuracy and deterioration of adjustment accuracy due to noise, etc., it is sufficient to increase the wave number of the disturbance signal when calculating the cumulative value. Furthermore, when the adjustment time is an issue, the time can be shortened by varying the multiplier for gain adjustment in steps based on the absolute value of the obtained cumulative value.
発明の効果
以上のように本発明によれば、外乱信号波形としてデユ
ーティ−がほぼ50%の正弦波、三角波および矩形波の
うちのいずれかを用い、位相比較を各信号の乗算により
行い、その出力の累積値があらかじめ定められた時間に
おいてほぼゼロになるように、フィードバックサーボ系
のゲインを調整することにより、デジタル信号を扱うフ
ィードバックサーボ系に用いることができて、しかも、
自動的に所望のゲイン調整を容品に精度よく短時間で行
うことができるものである。Effects of the Invention As described above, according to the present invention, one of a sine wave, a triangular wave, and a rectangular wave with a duty of approximately 50% is used as the disturbance signal waveform, and phase comparison is performed by multiplying each signal. By adjusting the gain of the feedback servo system so that the cumulative value of the output becomes almost zero at a predetermined time, it can be used in a feedback servo system that handles digital signals, and
The desired gain adjustment can be automatically and precisely performed in a short time.
第1図は本発明の一実施例のゲイン調整装置の構成を示
すブロック図、@2図は第1図における累積加算器の構
成例を示すブロック図、第3図および第4図は第1図の
動作を説明するためのタイミングチャート、第5図は従
来のゲイン調整装置の構成を示すブロック図である。
1・−・固定増幅器、2・・・ゲイン調整用乗算器、3
・・・外乱加算器、4・・・信号加算器、5・・・外乱
発生器、6−・・クロック発生器、7・・・分局器、8
・・・位相比較用乗算蕾、9・・・累積加算器、10・
・・制卸回路。Fig. 1 is a block diagram showing the configuration of a gain adjustment device according to an embodiment of the present invention, Fig. 2 is a block diagram showing an example of the structure of the accumulative adder in Fig. 1, and Figs. FIG. 5 is a timing chart for explaining the operation shown in FIG. 5, and FIG. 5 is a block diagram showing the configuration of a conventional gain adjustment device. 1.--Fixed amplifier, 2.. Multiplier for gain adjustment, 3.
... Disturbance adder, 4... Signal adder, 5... Disturbance generator, 6-... Clock generator, 7... Branching unit, 8
... Multiplication bud for phase comparison, 9... Accumulation adder, 10.
...Control wholesale circuit.
Claims (1)
ドバックサーボ系におけるゲイン調整装置であって、前
記フィードバックサーボ系に、デューティがほぼ50%
の正弦波、三角波および矩形波のいずれかを用いた特定
周波数の外乱信号を印加する外乱印加手段と、前記外乱
信号の印加点前後の信号および前記外乱信号のうち任意
の2個の信号の和あるいは差をとる加算手段と、前記任
意の2個の信号の他の信号と前記加算手段の出力との乗
算により位相を比較する位相比較手段と、前記位相比較
手段の出力の累積値があらかじめ定められた時間におい
てほぼゼロになるように、前記フィードバックサーボ系
のゲインを調整するゲイン調整手段とを備えたゲイン調
整装置。1. A gain adjustment device for a feedback servo system that handles a servo error signal as a digital signal, the feedback servo system having a duty of approximately 50%.
disturbance applying means for applying a disturbance signal of a specific frequency using one of a sine wave, a triangular wave, and a rectangular wave, and a sum of signals before and after the application point of the disturbance signal and any two signals of the disturbance signal. Alternatively, an addition means for taking a difference, a phase comparison means for comparing the phases by multiplying another signal of the arbitrary two signals and the output of the addition means, and a cumulative value of the output of the phase comparison means is determined in advance. gain adjusting means for adjusting the gain of the feedback servo system so that the gain becomes approximately zero in a given time.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10499190A JPH041801A (en) | 1990-04-19 | 1990-04-19 | Gain control device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10499190A JPH041801A (en) | 1990-04-19 | 1990-04-19 | Gain control device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH041801A true JPH041801A (en) | 1992-01-07 |
Family
ID=14395566
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10499190A Pending JPH041801A (en) | 1990-04-19 | 1990-04-19 | Gain control device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH041801A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8227807B2 (en) | 2001-09-21 | 2012-07-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device, driving method of light emitting device and electronic device |
-
1990
- 1990-04-19 JP JP10499190A patent/JPH041801A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8227807B2 (en) | 2001-09-21 | 2012-07-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device, driving method of light emitting device and electronic device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI750482B (en) | Adaptive controller and adaptive rate controller, power generator and system having the same and method for power signal generation | |
US20080252351A1 (en) | Generating a Pulse Signal with a Modulated Duty Cycle | |
JPS59142603A (en) | Control system of high gain feedback | |
CA1224244A (en) | Method and device for rapidly determining a reference voltage synchronous with the network for a network controlled converter after a network disturbance | |
US5304957A (en) | Low jitter phase locked loop for single phase applications | |
Liu et al. | High-Order Generalized Integrator ESO-Based PLL Considering Time-Varying Disturbances | |
JPH041801A (en) | Gain control device | |
JP2929567B2 (en) | Digital modulation method | |
JP3354465B2 (en) | Power converter | |
JP3112589B2 (en) | Inverter control device | |
Mahdavi et al. | Application of neural networks and state space averaging to a DC/DC PWM converter in sliding mode operation | |
JPH081452B2 (en) | Switching type simulated load device | |
JP3500380B2 (en) | Power converter | |
RU2138903C1 (en) | Direct current electric drive | |
JPH0673912U (en) | Function Generator | |
JP2653485B2 (en) | Inverter control device | |
Wong et al. | Macromodelling series-resonant convertor circuits | |
JP2624761B2 (en) | AC motor control method | |
JP2006109635A (en) | Power conversion controller | |
JPH01117676A (en) | Rotation controller | |
JPH01283086A (en) | Current control amplifier for inverter | |
JPS62128301A (en) | Process controller | |
JP2850531B2 (en) | Servo compensator | |
CN109639154A (en) | A kind of the multifrequency passive control method and system of zero error high-order current transformer | |
JPS5947978A (en) | Inverter device |