JPH04171491A - Electronic musical instrument - Google Patents

Electronic musical instrument

Info

Publication number
JPH04171491A
JPH04171491A JP2297736A JP29773690A JPH04171491A JP H04171491 A JPH04171491 A JP H04171491A JP 2297736 A JP2297736 A JP 2297736A JP 29773690 A JP29773690 A JP 29773690A JP H04171491 A JPH04171491 A JP H04171491A
Authority
JP
Japan
Prior art keywords
prom
cpu
control
musical instrument
electronic musical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2297736A
Other languages
Japanese (ja)
Inventor
Teruhiko Nishino
西野 輝彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2297736A priority Critical patent/JPH04171491A/en
Publication of JPH04171491A publication Critical patent/JPH04171491A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrophonic Musical Instruments (AREA)

Abstract

PURPOSE:To prevent a control program from being erroneously rewritten by providing a function controlling CPU, a flash EEPROM as semiconductor device for receiving the control program of the CPU and a means for altering the control program in the flash EEPROM. CONSTITUTION:A controller 2 is composed of a CPU 2a, a PROM 2b of PROM (flash EEPROM) receiving a control program erasable electrically in a lump and a ROM 2a as an operational area of the CPU 2a. When the content of the PROM 2b is altered, a PROM controller 5 is mounted through an outside control terminal consisting of a system bus 4 of an electronic musical instrument set, HOLD, HLDA, Vpp, WE and OE. Thus, the program in the flash EEPROM 2b can be altered without removing a semiconductor device, so that such an accident of the controller in the set as erroneously rewriting its own control program can be prevented from occurring.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、制御用のCPUを備えた電子楽器に関するも
のである。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to an electronic musical instrument equipped with a CPU for control.

従来の技術 近年、電子楽器はCPUにより種々の制御が行われてお
り、制御用プログラムはUV−EPROM(紫外線によ
り一括消去可能なPROM)等に格納される。
BACKGROUND OF THE INVENTION In recent years, electronic musical instruments have been controlled in various ways by a CPU, and control programs are stored in UV-EPROMs (PROMs that can be erased all at once by ultraviolet light) or the like.

以下、図面を参照しながら従来の電子楽器について説明
する。
A conventional electronic musical instrument will be described below with reference to the drawings.

第7図に従来の電子楽器の構成を示す。この電子楽器は
、音色や楽音情報などを指定する入力装置71、制御を
行う制御装置72、楽音情報を生成したり、表示を行う
出力装置73、制御装置72が入力装置71から情報を
得たり出力装置73に情報を書き込むため等に使用する
アドレスバス。
FIG. 7 shows the configuration of a conventional electronic musical instrument. This electronic musical instrument includes an input device 71 that specifies timbre and musical tone information, a control device 72 that performs control, an output device 73 that generates and displays musical tone information, and a system in which the control device 72 obtains information from the input device 71. An address bus used for writing information to the output device 73, etc.

データバス、コントロールバスからなるシステムバス7
4からなっている。または制御装置72はCPU72a
、制御プログラムが格納されるEPROM72b、作業
エリアとしてのRAM72 cからなっている。
System bus 7 consisting of data bus and control bus
It consists of 4. Or the control device 72 is the CPU 72a
, an EPROM 72b in which control programs are stored, and a RAM 72c as a work area.

以上のように構成された電子楽器について、以下その動
作について説明する。
The operation of the electronic musical instrument configured as described above will be described below.

制御装置72は、入力装置71から音色情報。The control device 72 receives tone information from the input device 71.

音高情報、音量情報などを読み込み、読み込んだ情報の
処理を行い、制御信号を出力装置73に出力する。出力
装置73は、表示を行ったり、楽音情報を生成したりす
る。制御装置72の内部では、CPU72aがE P 
ROM72 bからプログラムを読み込み、これを実行
することにより制御が行われる。またRAM72cは一
時的に情報を格納する領域、またスタック領域としてC
PU72aが使用される。
It reads pitch information, volume information, etc., processes the read information, and outputs a control signal to the output device 73. The output device 73 performs display and generates musical tone information. Inside the control device 72, the CPU 72a
Control is performed by reading a program from the ROM 72b and executing it. In addition, the RAM 72c serves as an area for temporarily storing information and as a stack area.
PU72a is used.

発明が解決しようとする課題 しかしながら、上記従来の構成では、制御用プログラム
の内容を変更する場合、いくつかの手順を踏む必要があ
った。−船釣に、UV−EPROMに格納された制御プ
ログラムを変更するには、■UV−EPROMをセット
から取り外す作業、■取り外したUV−EPROMを消
去装置により消去する作業、■ROMプログラマーによ
りUV−EPROMに制御プログラムを書き込む作業、
■書き込みの終わったUV−EPROMをセットに取り
付ける作業、という4つの作業が必要であり、制御プロ
グラムの不具合によるセットの保守作業や、制御プログ
ラムによるセットの高機能化作業に多(の工数がかかる
という欠点を有していた。
Problems to be Solved by the Invention However, in the conventional configuration described above, it was necessary to take several steps when changing the contents of the control program. - To change the control program stored in the UV-EPROM for boat fishing, ■Remove the UV-EPROM from the set, ■Erasing the removed UV-EPROM with an eraser, ■Use the UV-EPROM with the ROM programmer. Writing the control program into EPROM,
■Four tasks are required: attaching the UV-EPROM that has been written to the set, and it takes a lot of man-hours to maintain the set due to defects in the control program and to improve the functionality of the set using the control program. It had the following drawback.

本発明は、上記従来の課題を解決するもので、制御プロ
グラムが格納されている半導体デバイスをセットから取
り外すことなく行う手段と、新たに発生する制御プログ
ラムが誤って書き換えられるという問題点を解決する手
段を提供することを目的とする。
The present invention solves the above-mentioned conventional problems, and provides means for performing this without removing the semiconductor device in which the control program is stored from the set, and solves the problem that a newly generated control program is erroneously rewritten. The purpose is to provide a means.

課題を解決するための手段 上記従来の課題を解決するために本発明の電子楽器は、
機能制御用のCPUと、CPUの制御プログラム格納用
半導体デバイスとしてフラッシュEEPROMと、フラ
ッシュEEPRoM内の制御プログラムを変更するため
の手段を有したものである。
Means for Solving the Problems In order to solve the above conventional problems, the electronic musical instrument of the present invention has the following features:
It has a CPU for controlling functions, a flash EEPROM as a semiconductor device for storing a control program for the CPU, and means for changing the control program in the flash EEPRoM.

また本発明の電子楽器は、フラッシュEEPROM内の
制御プログラムか誤って書き換えられないようにする手
段を有している。
Furthermore, the electronic musical instrument of the present invention has means for preventing the control program in the flash EEPROM from being erroneously rewritten.

作用 上記構成によりフラッシュEEPROM内のプログラム
を半導体デバイスを取り外すことなく変更することがで
き、フラッシュEEPROM内のプログラムが誤って書
き換えられることが無いようにすることができる。
Effect: With the above configuration, the program in the flash EEPROM can be changed without removing the semiconductor device, and the program in the flash EEPROM can be prevented from being erroneously rewritten.

実施例 以下、本発明の実施例について図面を参照しながら説明
する。
EXAMPLES Hereinafter, examples of the present invention will be described with reference to the drawings.

第1図は、本発明の第1の実施例における電子楽器の構
成を示すものである。
FIG. 1 shows the configuration of an electronic musical instrument according to a first embodiment of the present invention.

第1図に示される電子楽器は、音色や楽音情報などを指
定する入力装置1、制御を行う制御装置2、楽音情報を
生成したり、表示を行う出力装置3、制御装置2が入力
装置lから情報を得たり出力装置3に情報を書き込むた
め等に使用するアドレスバス、データバス、コントロー
ルバスからなるシステムバス4とから電子楽器セットが
構成される。また制御装置2はCPU2a、制御プログ
ラムが格納される電気的に一括消去可能なPROM(フ
ラッシュEEPRoM)であるPROM2b、CPU2
aの作業エリアとしてのRAM2cからなっている。ま
たPROM2bの内容を変更する場合はPROM劃−御
装置5が、電子楽器セットのシステムバス4.HOLD
、HLDA、Vpp。
The electronic musical instrument shown in FIG. 1 includes an input device 1 for specifying timbre and musical tone information, a control device 2 for controlling, an output device 3 for generating and displaying musical tone information, and an input device l for the control device 2. An electronic musical instrument set is comprised of a system bus 4 consisting of an address bus, a data bus, and a control bus, which are used for obtaining information from the computer and writing information to the output device 3. The control device 2 includes a CPU 2a, a PROM 2b which is an electrically erasable PROM (flash EEPRoM) in which a control program is stored, and a CPU 2a.
It consists of a RAM 2c as a work area. Furthermore, when changing the contents of the PROM 2b, the PROM control device 5 changes the contents of the electronic musical instrument set's system bus 4. HOLD
, HLDA, Vpp.

WE、OEからなる外部制御端子を通して取り付けられ
る。
It is attached through external control terminals consisting of WE and OE.

以上のように構成された電子楽器について、以下その動
作を説明する。
The operation of the electronic musical instrument configured as described above will be explained below.

通常状態では、PROM制御装置5は接続されているシ
ステムバス4を切り離した状態(ハイ・インピーダンス
)にあり、制御装置2は入力装置1から音色情報、音高
情報、音量情報などを読み込み、読み込んだ情報の処理
を行い、制御信号を出力装置3に出力する。出力装置3
は、表示を行ったり、楽音情報を生成したりする。制御
装置2の内部では、CPU2aがPROM2bからプロ
グラムを読み込み、これを実行することにより制御が行
われる。またRAM2cは一時的に情報を格納する領域
、またスタック領域としてCPU2aが使用する。
In the normal state, the PROM control device 5 is in a state where the connected system bus 4 is disconnected (high impedance), and the control device 2 reads tone information, pitch information, volume information, etc. from the input device 1. It processes the information and outputs a control signal to the output device 3. Output device 3
performs display and generates musical tone information. Inside the control device 2, control is performed by the CPU 2a reading a program from the PROM 2b and executing it. Further, the RAM 2c is used by the CPU 2a as an area for temporarily storing information and as a stack area.

PROM2b内のプログラムデータを変更する時、PR
OM制御装置5はCPU2aのホールドリクエスト人力
HOLDをイネーブルにし、CPU2aがシステムバス
を切り離した後にイネーブルにするホールド受は入れ信
号HLDAを監視する。PROM制御装置5はHLDA
がイネーブルになると、PROM2bのプログラムモー
ルド電圧入力Vppを規定の電圧にした後、チップイネ
ーブル入力CEをイネーブル、アウトプットイネーブル
人力OEをディスエーブルにしシステムバス4とライト
イネーブル入力WEを用いて、PROM2b内のデータ
を消去し、続いてPROM2bに新しいプログラムデー
タを書き込む。PROM2bへの書き込み作業を終えた
後は、PROM制御装置5を物理的に取り外し、システ
ムを再起動することにより、CPU2aはPROM2b
内の新しい制御プログラムを実行することにより全体の
制御がなされる。
When changing the program data in PROM2b, PR
The OM control device 5 enables the hold request manual HOLD of the CPU 2a, and monitors the hold request input signal HLDA, which is enabled after the CPU 2a disconnects the system bus. PROM control device 5 is HLDA
is enabled, after setting the program mold voltage input Vpp of PROM2b to the specified voltage, enabling the chip enable input CE and disabling the output enable manual OE, using the system bus 4 and write enable input WE, data is erased, and then new program data is written to PROM 2b. After completing the writing work to PROM 2b, the CPU 2a reads PROM 2b by physically removing the PROM control device 5 and restarting the system.
Overall control is achieved by executing a new control program within.

以下、本発明の第2の実施例について図面を参照しなが
ら説明する。
A second embodiment of the present invention will be described below with reference to the drawings.

第2図に示される電子楽器は、音色や楽音情報などを指
定する入力装置21、制御を行う制御装置22、楽音情
報を生成したり、表示を行う出力装置23、制御装置2
2が入力装置21から情報を得たり出力装置23に情報
を書き込むため等に使用するアドレスバス、データバス
、コントロールバスからなるシステムバス24、CLK
入力の立ち上がりエツジで入力データDINをラッチす
るラッチ25、ANDゲート26、押すことにより接点
が離れるタイプの5W27、補助記憶装置28からなっ
ている。また制御装置22はCPU22a、制御プログ
ラムが格納される電気的に一括消去可能なPROM(フ
ラッシュEEPRoM)であるPROM22b、CPU
22aの作業エリアとしてのRAM22 c 、補助記
憶装置の読み書き制御とPROM制御のためのプログラ
ムが格納されているBIO8ROM22dからなってい
る。補助記憶装置28はフロッピディスク装置やハード
ディスク装置等がこれに相当する。
The electronic musical instrument shown in FIG. 2 includes an input device 21 for specifying timbre and musical tone information, a control device 22 for controlling, an output device 23 for generating and displaying musical tone information, and a control device 2
A system bus 24 consisting of an address bus, a data bus, and a control bus used by 2 to obtain information from the input device 21 and write information to the output device 23, and CLK.
It consists of a latch 25 that latches the input data DIN at the rising edge of the input, an AND gate 26, a 5W 27 whose contacts are separated when pressed, and an auxiliary storage device 28. The control device 22 includes a CPU 22a, a PROM 22b which is an electrically erasable PROM (flash EEPRoM) in which a control program is stored, and a CPU.
It consists of a RAM 22c as a work area of 22a, and a BIO8ROM 22d in which programs for controlling reading and writing of the auxiliary storage device and controlling the PROM are stored. The auxiliary storage device 28 corresponds to a floppy disk device, a hard disk device, or the like.

またSNS信号の波形を第3図に示す。波形は横軸が時
間T、縦軸がSNS信号Vを示している。セットの電源
を入れた状態がT=Aである。
Further, the waveform of the SNS signal is shown in FIG. In the waveform, the horizontal axis represents time T, and the vertical axis represents SNS signal V. The state in which the power of the set is turned on is T=A.

セットの電源VccはT=Bで十分安定した状態になる
。SNS信号は、このT=BでLOWレベルからHlレ
ベルになり、その後すぐにT=Cで再度LOWレベルに
なるという時間経過を示す信号である。
The set power supply Vcc becomes sufficiently stable at T=B. The SNS signal is a signal that shows the passage of time, going from LOW level to Hl level at T=B, and then immediately going back to LOW level at T=C.

次に第2図に示す電子楽器の動作を第4図のフローチャ
ートを使用して説明する。
Next, the operation of the electronic musical instrument shown in FIG. 2 will be explained using the flowchart shown in FIG.

5W27を押さえながらセットの電源を入れると、ラッ
チ25はSNS信号の立ち上がりで、Hlレベルのデー
タをラッチする。その後入力装置21によりPROM2
2bのプログラムデータ変更の指示をされると、制御プ
ログラムは第4図に示すフローチャートのスタート位置
に来る。この処理では使用者がプログラムデータの書き
換えを本当に望んでいるかどうかをステップ41でラッ
チ内容を読み出すことにより判断する。すなわち、5W
27を押しながらセットの電源を入れたかどうかにより
この判断を行っている。この場合は、ラッチからの読み
だしデータはHIなので、使用者がプログラムデータの
変更を本当に望んでいると判断し、ステップ42に進む
。ここでは補助記憶装置にきちんとプログラムデータが
格納されたメディアがセットされているかをチエツクし
、チエツクがNGの場合は、ステップ44で使用者にメ
ディアのセットを促すための表示を行う。READYの
場合は、ステップ43のPROM書き換え処理に進む。
When the set is powered on while holding down 5W27, the latch 25 latches the H1 level data at the rise of the SNS signal. After that, the input device 21 inputs the PROM2
2b, the control program comes to the start position of the flowchart shown in FIG. 4. In this process, it is determined in step 41 whether the user really desires to rewrite the program data by reading the latch contents. That is, 5W
This judgment is made based on whether or not the set is turned on while pressing 27. In this case, since the data read from the latch is HI, it is determined that the user really wants to change the program data, and the process proceeds to step 42. Here, a check is made to see if a medium with program data properly stored in the auxiliary storage device is set. If the check is NG, a display is made in step 44 to prompt the user to set the medium. In the case of READY, the process advances to step 43, PROM rewriting processing.

ステップ43aではPROM22bの内容の消去処理を
行う。ステップ43bでは補助記憶装置28から新しい
プログラムデータを読み込み、PROM22bにプログ
ラムデータを書き込むという処理を行う。すべてのデー
タを書き込み終えた後にステップ43cでCPU22a
は自分自身をリセットする。するとセットは再起動し、
CPU22aはPROM22b内の新しい制御プログラ
ムを実行することにより全体の制御がなされる。この場
合PROM書き換え処理43は全てBIO3ROM22
dIO3ROM52d内で実行される。一方5W27を
押さえずにセットの電源を入れた場合はラッチ25はL
OWレベルをラッチするので、ステップ41のラッチ内
容チエツクの後はステップ45に進む。ここでは使用者
にプログラムデータを書き換えるためには5W27を押
しながら電源をONLなければならないことの表示を行
うことで、誤ってPROM22b内のデータを書き換え
るという危険を防ぐことが出来る。また、制御プログラ
ムの不具合等によりCPUが暴走した場合にでもAND
ゲート26の働きによりラッチ25の内容がHlレベル
の時以外はCPUのWE比出力PROM22bのWEに
伝わることは無いので、5W27を押さずにセットの電
源をONした場合はPROM22bの内容が書き換わる
危険性は全く生じない。また、SNS信号は電源ON付
近のみ変化し、後はLOWレベルの状態で安定するので
、セットの電源がON中に5W27のスイッチを押して
もラッチ25の内容は変化しない。
In step 43a, the contents of the PROM 22b are erased. In step 43b, new program data is read from the auxiliary storage device 28 and the program data is written to the PROM 22b. After writing all the data, in step 43c, the CPU 22a
resets itself. The set will then restart and
The CPU 22a performs overall control by executing a new control program in the PROM 22b. In this case, the PROM rewriting process 43 is performed entirely on the BIO3ROM22.
It is executed within the dIO3ROM 52d. On the other hand, if the set is turned on without pressing 5W27, latch 25 is L.
Since the OW level is latched, the process proceeds to step 45 after checking the latch contents in step 41. Here, the danger of accidentally rewriting the data in the PROM 22b can be prevented by displaying to the user that the power must be turned on while pressing 5W27 in order to rewrite the program data. In addition, even if the CPU goes out of control due to a malfunction in the control program, AND
Due to the action of the gate 26, the content of the latch 25 is not transmitted to the WE of the CPU's WE ratio output PROM 22b unless it is at Hl level, so if the set is powered on without pressing 5W27, the content of the PROM 22b will be rewritten. No danger arises. Further, since the SNS signal changes only around the time when the power is turned on, and then stabilizes at a LOW level, the contents of the latch 25 will not change even if the switch 5W27 is pressed while the power of the set is turned on.

以下本発明の第3の実施例について図面を参照しながら
説明する。
A third embodiment of the present invention will be described below with reference to the drawings.

第5図に示される電子楽器は、音色や楽音情報などを指
定する入力装置51、制御を行う制御装置52、楽音情
報を生成したり、表示を行う出力装置53、制御装置5
2が入力装置51から情報を得たり出力装置53に情報
を書き込むため等に使用するアドレスバス、データバス
、コントロールバスからなるシステムバス54、CLK
入力の立ち上がりエツジで入力データDINをラッチす
るラッチ55、ANDゲート56、押すことにより接点
が離れるタイプの5W57、シリアルインターフェイス
装置58からなっている。制御装置52はCPU52a
、制御プログラムが格納される電気的に一括消去可能な
PROM(フラッシュEEPROM)であるPROM5
2b、CPU52aの作業エリアとしてのRAM52c
、シリアルインターフェイス装置からのデータ送・受信
処理とPROM制御のためのプログラムが格納されてい
るB IO3ROM52dからなっている。PROM5
2bの記憶内容を変更する場合はデータ供給装置59が
電子楽器セット外部に、SINと5OUTから構成され
る外部制御端子を通して接続される。またSNS信号は
第2図のSNS信号と同一のものである。
The electronic musical instrument shown in FIG. 5 includes an input device 51 for specifying timbre and musical tone information, a control device 52 for controlling, an output device 53 for generating and displaying musical tone information, and a control device 5.
2, a system bus 54 consisting of an address bus, a data bus, and a control bus used for obtaining information from the input device 51 and writing information to the output device 53;
It consists of a latch 55 that latches input data DIN at the rising edge of the input, an AND gate 56, a 5W 57 whose contacts are separated when pressed, and a serial interface device 58. The control device 52 is a CPU 52a
, PROM5, which is an electrically erasable PROM (flash EEPROM) in which a control program is stored.
2b, RAM 52c as a work area for the CPU 52a
, a BIO3ROM 52d storing programs for data transmission/reception processing from the serial interface device and PROM control. PROM5
When changing the stored contents of 2b, the data supply device 59 is connected to the outside of the electronic musical instrument set through an external control terminal consisting of SIN and 5OUT. Further, the SNS signal is the same as the SNS signal in FIG.

次に第5図に示す電子楽器の動作を第6図のフローチャ
ートを使用して説明する。
Next, the operation of the electronic musical instrument shown in FIG. 5 will be explained using the flowchart shown in FIG.

5W57を押さえながらセットの電源を入れると、ラッ
チ55はSNS信号の立ち上がりで、Hlレヘルのデー
タをラッチする。その後入力装置51によりPROM5
2bのプログラムデータ変更の指示をされると、制御プ
ログラムは第6図に示すフローチャートのスタート位置
に来る。この処理では使用者がプログラムデータの書き
換えを本当に望んでいるかどうかをステップ61でラッ
チ内容を読み出すことにより判断する。すなわち、5W
57を押しながらセットの電源を入れたかどうかにより
この判断を行っている。この場合は、ラッチからの読み
だしデータはHlなので、使用者がプログラムデータの
変更を本当に望んでいると判断し、ステップ62に進む
。ここではデータ供給装置59にプログラムデータが準
備されているかどうかをチエツクし、チエツクがNGの
場合は、ステップ64でデータ供給装[59を、SIN
と5OUTから構成される外部制御端子に接続するよう
に使用者に対して表示を行う。READYの場合は、ス
テップ63のPROM書き換え処理に進む。ステップ6
3aではPROM52bの内容の消去処理を行う。ステ
ップ63bではシリアルインターフェイス装置58を通
してデータ供給装置59から新しいプログラムデータを
読み込み、PROM52bにプログラムデータを書き込
むという処理を行う。すべてのデータの書き込み終えた
後にステップ63cでCPU52aは自分自身をリセッ
トする。するとセットは再起動し、CPU52aはF 
ROM 52 b内の新しい制御プログラムを実行する
ことにより全体の制御がなされる。この場合PROM書
き換え処理63は全てBIO8ROM52d内部のプロ
グラムだけで実行される。一方5W57を押さえずにセ
ットの電源を入れた場合はラッチ55はLOWレベルを
ラッチするので、ステップ61のラッチ内容チエツクの
後はステップ65に進む。ここでは使用者にプログラム
データを書き換えるためには5W57を押しながら電源
をONLなければならないことの表示を行うことで、誤
ってPROM52b内のデータを書き換えるという危険
を防ぐことが出来る。
When the set is powered on while pressing 5W57, the latch 55 latches the H1 level data at the rising edge of the SNS signal. After that, the input device 51 inputs the PROM5.
2b, the control program comes to the start position of the flowchart shown in FIG. 6. In this process, it is determined in step 61 whether the user really desires to rewrite the program data by reading out the contents of the latch. That is, 5W
This judgment is made based on whether or not the set is turned on while pressing 57. In this case, since the data read from the latch is H1, it is determined that the user really wants to change the program data, and the process proceeds to step 62. Here, it is checked whether the program data is prepared in the data supply device 59. If the check is NG, in step 64 the data supply device [59 is
A message is displayed to the user to connect to the external control terminal consisting of and 5OUT. In the case of READY, the process advances to step 63, PROM rewriting processing. Step 6
In step 3a, the contents of the PROM 52b are erased. In step 63b, new program data is read from the data supply device 59 through the serial interface device 58, and the program data is written into the PROM 52b. After writing all data, the CPU 52a resets itself in step 63c. The set will then restart and the CPU 52a will be set to F.
Overall control is achieved by executing a new control program in ROM 52b. In this case, the PROM rewriting process 63 is executed only by the program inside the BIO8ROM 52d. On the other hand, if the set is powered on without pressing 5W57, the latch 55 latches the LOW level, so after checking the latch contents in step 61, the process advances to step 65. Here, the danger of accidentally rewriting the data in the PROM 52b can be prevented by displaying to the user that the power must be turned on while pressing 5W57 in order to rewrite the program data.

また、制御プログラムの不具合等によりCPUが暴走し
た場合にでもANDゲート56の働きによりラッチ55
の内容がHIレベルの時以外はCPUのWE出力はPR
OM52bのWEに伝わることは無いので、5W57を
押さずにセットの電源をONした場合はPROM52b
の内容が書き換わる危険性は全く生じない。また、SN
S信号は電源ON付近のみ変化し、後はLOWレヘルの
状態で安定するので、セットの電源がON中に5W57
のスイッチを押してもラッチ55の内容は変化しない。
In addition, even if the CPU goes out of control due to a malfunction in the control program, the latch 55
The WE output of the CPU is PR except when the content is at HI level.
There is no information transmitted to WE of OM52b, so if you turn on the power of the set without pressing 5W57, PROM52b
There is no risk of the contents being rewritten. Also, S.N.
The S signal changes only around the time the power is turned on, and then remains stable at LOW level.
Even if the switch is pressed, the contents of the latch 55 do not change.

発明の効果 以上の実施例から明らかなように、制御プログラム格納
のための半導体デバイスとしてフラッシュEEPROM
を用い、電子楽器セットに外部PROM制御 回路を付
加する方法でフラッシュEEPROM内の制御プログラ
ムの変更を行う場合、フラッシュEEPROMをセット
から取り外すことなく制御プログラムの変更ができるだ
けでなく、セット本体には特別な回路を設けることなく
外部PROM制御回路を付加するための外部制御端子を
設けるだけで良い。また、この場合、フラッシュEEP
ROMのライトイネーブル端子は外部PROM制御回路
にのみ接続されるので、原理上、セット内部の制御装置
により自身の制御プログラムを書き換えるという事故は
起こり得ない。
Effects of the Invention As is clear from the above embodiments, flash EEPROM is used as a semiconductor device for storing control programs.
When changing the control program in the flash EEPROM by adding an external PROM control circuit to the electronic musical instrument set using a It is only necessary to provide an external control terminal for adding an external PROM control circuit without providing any additional circuit. Also, in this case, flash EEP
Since the write enable terminal of the ROM is connected only to the external PROM control circuit, in principle, it is impossible for the set's internal control device to rewrite its own control program.

セット内部にプログラムデータを書き換える手段と、補
助記憶装置と、その制御プログラムとを内蔵する場合、
フラッシュEEPROMをセットから取り外すことなく
、制御プログラムの変更ができる。また、フラッシュE
EPROMのライトイネーブル入力と制御装置のライト
イネーブル出力の間に、使用者が意識的に制御プログラ
ムの変更が望んでいるかどうかを判定するためのハード
ウェアを設けることにより、セット内部の制御装置が誤
って自身の制御プログラムを書き換えるという事故を防
ぐことができる。
When the set includes a means for rewriting program data, an auxiliary storage device, and its control program,
The control program can be changed without removing the flash EEPROM from the set. Also, Flash E
By providing hardware between the write enable input of the EPROM and the write enable output of the control device to determine whether the user consciously desires to change the control program, the control device inside the set can be prevented from making mistakes. It is possible to prevent the accident of rewriting the own control program.

セット内部にプログラムデータを書き換える手段と、シ
リアルインターフェイス装置と、その制御プログラムと
を内蔵し、電子楽器セットの外部にデータ供給装置を外
部制御端子を通して接続する場合、フラッシュEEPR
OMをセットから取り外すことなく、また電子楽器セッ
トに補助記憶装置を内蔵しない場合でも外部から制御プ
ログラムの変更ができる。
When a means for rewriting program data, a serial interface device, and its control program are built into the set, and a data supply device is connected to the outside of the electronic musical instrument set through an external control terminal, a flash EEPR is used.
The control program can be changed externally without removing the OM from the set, and even if the electronic musical instrument set does not have an auxiliary storage device built-in.

【図面の簡単な説明】 第1図は本発明の第1の実施例における電子楽器の構成
を示すブロック図、第2図は本発明の第2の実施例にお
ける電子楽器の構成を示すブロック図、第3図は第2図
と第5図のSNS信号の時間による変化を示す波形図、
第4図は第2の実施例のフローチャート、第5図は本発
明の第3の実施例における電子楽器の構成を示すブロッ
ク図、第6図は第3の実施例のフローチャート、第7図
は従来の電子楽器の構成を示すブロック図である。 1・・・・・・入力装置、2・・・・・・制御装置、2
a・・・・・・CPU、2b・・・・・・PROM、2
 c −−RA M、3・・・・・・出力装置、5・・
・・・・PROM制御装置。 代理人の氏名 弁理士小蝦治明 ほか2名に 第3図 時間 9)  嘔  C1 第6図
[BRIEF DESCRIPTION OF THE DRAWINGS] FIG. 1 is a block diagram showing the configuration of an electronic musical instrument according to the first embodiment of the present invention, and FIG. 2 is a block diagram showing the configuration of the electronic musical instrument according to the second embodiment of the present invention. , FIG. 3 is a waveform diagram showing changes over time of the SNS signals in FIGS. 2 and 5,
FIG. 4 is a flowchart of the second embodiment, FIG. 5 is a block diagram showing the configuration of an electronic musical instrument in a third embodiment of the present invention, FIG. 6 is a flowchart of the third embodiment, and FIG. FIG. 1 is a block diagram showing the configuration of a conventional electronic musical instrument. 1...Input device, 2...Control device, 2
a...CPU, 2b...PROM, 2
c --RAM, 3... Output device, 5...
...PROM control device. Name of agent: Patent attorney Haruaki Koebi and two others Figure 3 Time 9) O C1 Figure 6

Claims (4)

【特許請求の範囲】[Claims] (1)楽器の機能制御用CPUと、 前記CPUの制御プログラムや制御データ格納用として
のフラッシュEEPROM(電気的に一括消去可能なP
ROM)と、 前記フラッシュEEPROMの記憶内容を変更するため
の手段とを備えた電子楽器。
(1) A CPU for controlling the functions of the musical instrument, and a flash EEPROM (electrically erasable programmable memory) for storing control programs and control data for the CPU.
ROM); and means for changing the memory contents of the flash EEPROM.
(2)フラッシュEEPROM内の制御プログラムが誤
って書き換えられないような手段を備えたことを特徴と
する請求項1記載の電子楽器。
(2) The electronic musical instrument according to claim 1, further comprising means for preventing the control program in the flash EEPROM from being erroneously rewritten.
(3)フラッシュEEPROM内の記憶内容を変更する
ための手段として、外部制御端子を有することを特徴と
する請求項1記載の電子楽器。
(3) The electronic musical instrument according to claim 1, further comprising an external control terminal as means for changing the contents stored in the flash EEPROM.
(4)電子楽器セットの電源投入時に特定の操作、ある
いは設定を行うことにより、フラッシュEEPROMの
記憶内容を自動的に変更する機能を有することを特徴と
する請求項1記載の電子楽器。
(4) The electronic musical instrument according to claim 1, further comprising a function of automatically changing the stored contents of the flash EEPROM by performing a specific operation or setting when the electronic musical instrument set is powered on.
JP2297736A 1990-11-02 1990-11-02 Electronic musical instrument Pending JPH04171491A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2297736A JPH04171491A (en) 1990-11-02 1990-11-02 Electronic musical instrument

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2297736A JPH04171491A (en) 1990-11-02 1990-11-02 Electronic musical instrument

Publications (1)

Publication Number Publication Date
JPH04171491A true JPH04171491A (en) 1992-06-18

Family

ID=17850516

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2297736A Pending JPH04171491A (en) 1990-11-02 1990-11-02 Electronic musical instrument

Country Status (1)

Country Link
JP (1) JPH04171491A (en)

Similar Documents

Publication Publication Date Title
JPH0315212B2 (en)
JPH0764770A (en) Microcontroller apparatus provided with remotely writable eprom and writing method
JP2007122627A (en) Information processor and memory initialization method
WO2002003182A2 (en) A method and apparatus for power management
KR100505076B1 (en) Programmable nonvolatile memory and microcomputer using the same
JP4910119B2 (en) Measuring device control method
JPH04171491A (en) Electronic musical instrument
KR19980054349A (en) Optional automatic setting circuit
JPH06139064A (en) Countermeasure device against bug for electronic equipment
JPH11328089A (en) Id information write circuit in device for pci bus interface
JP2002182939A (en) Memory writing method and memory writer
JP3405239B2 (en) Initial value setting change device
KR930002263Y1 (en) Resume processor
JP2000276347A (en) Portable electronic apparatus
JPS61163423A (en) Processing unit with backup power feeding for memory
JPH1011357A (en) Data writing device
JPH0548884B2 (en)
JPH11272642A (en) 1-chip microcomputer and start address setting method
JPH06180664A (en) Programming device for memory
JPH07287605A (en) Engine controller
JPH0612245A (en) Personal computer
JPH05217390A (en) Memory control circuit
JP2001209542A (en) Information processor
JPH11149407A (en) Memory system and using method for external non-volatile memory
JPS6378288A (en) Ic card