JPH04167802A - Electrode forming method for strip line filter - Google Patents
Electrode forming method for strip line filterInfo
- Publication number
- JPH04167802A JPH04167802A JP29564690A JP29564690A JPH04167802A JP H04167802 A JPH04167802 A JP H04167802A JP 29564690 A JP29564690 A JP 29564690A JP 29564690 A JP29564690 A JP 29564690A JP H04167802 A JPH04167802 A JP H04167802A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric substrate
- resist
- metal layer
- electrode pattern
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 238000005530 etching Methods 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims description 78
- 229910052751 metal Inorganic materials 0.000 claims description 30
- 239000002184 metal Substances 0.000 claims description 30
- 230000015572 biosynthetic process Effects 0.000 claims 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- 238000007772 electroless plating Methods 0.000 description 4
- 238000007650 screen-printing Methods 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000001035 drying Methods 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000002791 soaking Methods 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
Abstract
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明はストリップ線路フィルタの電極形成方法に関す
るものである。DETAILED DESCRIPTION OF THE INVENTION (a) Industrial Application Field The present invention relates to a method for forming electrodes of a strip line filter.
（ロ）従来の技術
ストリップ線路フィルタは、第９図に示すように、誘電
体基板（１）の各表面に電極（２）を形成して構成され
る。(b) Conventional technology As shown in FIG. 9, a strip line filter is constructed by forming electrodes (2) on each surface of a dielectric substrate (1).
−・般に、ストリップ線路フィルタの電極パターンは、
スクリーン印刷により形成される。その電極形成工程に
ついて、以下に簡単に説明する。−・Generally, the electrode pattern of a strip line filter is
Formed by screen printing. The electrode forming process will be briefly explained below.
まず、誘電体基板の主表面に共振電極パターンを銀ペー
スト等でスクリーン印刷し、乾燥させる。次に、反転さ
せ裏面に接地用電極を印刷し乾燥させる。さらに、残り
の、４側面についても同様に印刷、乾燥する。First, a resonant electrode pattern is screen printed with silver paste or the like on the main surface of a dielectric substrate and dried. Next, it is turned over, a grounding electrode is printed on the back side, and it is dried. Furthermore, the remaining four sides are printed and dried in the same manner.
このように、スクリーン印刷による電極形成は、誘電体
基板の６面について、夫々、印刷、乾燥の工程を行うの
である。このため、生産性が悪く、また、自動化が困難
である。In this way, when forming electrodes by screen printing, printing and drying steps are performed on each of the six sides of the dielectric substrate. For this reason, productivity is poor and automation is difficult.
更に、スクリーン印刷では、電極パターンに対応したス
クリーンを用いるのであるが、何回も使用するうちにス
クリーンが目づまりする。このため、所定の電極パター
ンが誘電体基板上に形成されない。このように、電極パ
ターン形状の精度が悪くなるという問題がある。Furthermore, in screen printing, a screen corresponding to the electrode pattern is used, but the screen becomes clogged after repeated use. Therefore, a predetermined electrode pattern is not formed on the dielectric substrate. As described above, there is a problem in that the accuracy of the electrode pattern shape deteriorates.
他の電極形成方法としては、誘電体基板の表面全体に金
属層を形成し、その後、不要部分をエツチングにより除
去して電極パターンを形成する方法がある。Another method for forming electrodes is to form a metal layer over the entire surface of a dielectric substrate, and then remove unnecessary portions by etching to form an electrode pattern.
この方法について第８図および第９図を参照して説明す
る。This method will be explained with reference to FIGS. 8 and 9.
まず、誘電体基板（１）の全面に無電界メツキにより、
銅、銀等の金属層（３）を形成する。次に、金属層（３
）の」二にフォトレジスト（以下レジストと称す）層（
４）を形成する。この状態の誘電体基板（１）に、第８
図ａ（正面図）及びｂ（側断面図）に示すような所定の
電極パターンが構成された金属フィルム等からなるマス
ク（５）を被せて、除去すべき部分のレジスト層（４）
を露光させる。その後、マスク（５）を外して、露光さ
せた部分のレジスト層（４）を除去する。最後に、レジ
スト層（４）が除去された部分の金属層（３）をエツチ
ングにより除去する。こうして、誘電体基板（１）上に
第９図ａ（正面図）及びｂ（側断面図）に示すような電
極パターン（２）が得られる。First, by electroless plating on the entire surface of the dielectric substrate (1),
A metal layer (3) of copper, silver, etc. is formed. Next, the metal layer (3
), the second photoresist (hereinafter referred to as resist) layer (
4) Form. On the dielectric substrate (1) in this state, the eighth
A mask (5) made of a metal film or the like having a predetermined electrode pattern as shown in Figures a (front view) and b (side sectional view) is placed over the resist layer (4) in the portion to be removed.
expose to light. Thereafter, the mask (5) is removed and the exposed portions of the resist layer (4) are removed. Finally, the portions of the metal layer (3) where the resist layer (4) has been removed are removed by etching. In this way, an electrode pattern (2) as shown in FIGS. 9a (front view) and 9b (side sectional view) is obtained on the dielectric substrate (1).
このような電極形成方法では、第８図に示すようにレジ
スト層（４）を誘電体基板（１）の全表面に形成する必
要がある。全表面にレジスト層（４）を形成する方法と
しては、■印刷■スピナー■スプレー■デイツプによる
方法がある。これら方法につき簡単に説明する。In such an electrode forming method, as shown in FIG. 8, it is necessary to form a resist layer (4) on the entire surface of the dielectric substrate (1). Methods for forming the resist layer (4) on the entire surface include: (1) printing, (2) spinner, (2) spraying, and (4) dipping. These methods will be briefly explained.
■印刷によりレジスト層を形成する場合は誘電体基板の
６面について印刷する必要があり、工数が多くかかる。(2) When forming a resist layer by printing, it is necessary to print on six sides of the dielectric substrate, which requires a large number of man-hours.
■スピナーによる方法は、ある程度広い面積にレジスト
層を均一に形成するには有効である。(2) The method using a spinner is effective for uniformly forming a resist layer over a relatively wide area.
従って、誘電体基板の主表面に対しては有効であるが、
側面にレジスト層を形成するのには不向きである。Therefore, although it is effective for the main surface of the dielectric substrate,
It is not suitable for forming a resist layer on the side surfaces.
■■スプレー及びデイツプによる方法は、塗布の際に誘
電体基板を保持する部分が塗布されないので、先に誘電
体基板半分に塗布し、乾燥させた後に、残りの半分に塗
布する。つまり、２回の工程を要する。また、誘電体基
板の平面部分に厚みの均一なレジスト膜を塗布するため
には、レジストの粘度を低くしなければならない。粘度
が低いと誘電体基板の端縁部分で塗布量が不足する。反
対に、誘電体基板の端縁部分に充分な量塗布されるよう
に粘度を高くすると誘電体基板の平面部分のレジストの
厚みにむらが生じる。厚みにむらが生じるとマスクとの
密着が悪くなり形成パターンの寸法精度が悪くなる。■■ In the spray and dip methods, since the parts that hold the dielectric substrate are not coated during coating, half of the dielectric substrate is coated first, and after drying, the remaining half is coated. In other words, two steps are required. Furthermore, in order to apply a resist film of uniform thickness to the flat portion of the dielectric substrate, the viscosity of the resist must be lowered. If the viscosity is low, the coating amount will be insufficient at the edge portions of the dielectric substrate. On the other hand, if the viscosity is increased so that a sufficient amount is applied to the edge portions of the dielectric substrate, the thickness of the resist on the planar portions of the dielectric substrate becomes uneven. If the thickness is uneven, the adhesion with the mask will be poor and the dimensional accuracy of the formed pattern will be poor.
（ハ）発明が解決しようとする課題
そこで、本発明はレジストを塗布する工程を簡略化して
、エツチングによる電極パターン形成が行えると共に、
作業性および量産性が良く、また自動化が容易なストリ
ップ線路フィルタの電極形成方法を提供することを目的
とするものである。(c) Problems to be Solved by the Invention Therefore, the present invention simplifies the process of applying a resist, and enables electrode pattern formation by etching.
It is an object of the present invention to provide a method for forming electrodes of a strip line filter that has good workability and mass productivity, and is easy to automate.
（ニ）課題を解決するための手段
本発明のストリップ線路フィルタの電極形成方法におい
ては、まず、誘電体基板の表面全てに金属層を形成する
。次に、基板収納体に設けられた一方が開口した凹穴内
に、共振電極パターンが形成される主表面を上にして誘
電体基板を収納する。この状態で誘電体基板の主表面に
共振電極パターンに対応するレジストパターンを形成す
る。(d) Means for Solving the Problems In the method for forming electrodes of a strip line filter of the present invention, first, a metal layer is formed on the entire surface of a dielectric substrate. Next, the dielectric substrate is stored in a recessed hole provided in the substrate storage body with one side open, with the main surface on which the resonant electrode pattern is formed facing upward. In this state, a resist pattern corresponding to the resonant electrode pattern is formed on the main surface of the dielectric substrate.
その後、エツチングにより不要な金属層を除去すること
を特徴とする。The method is characterized in that unnecessary metal layers are then removed by etching.
（ホ）作用
金属層が形成された誘電体基板の主表面以外の表面は基
板収納体の凹穴内にあり、これらの而においては金属層
はエツチング液に触れないので、エツチングされない。(e) The surfaces other than the main surface of the dielectric substrate on which the working metal layer is formed are within the recessed hole of the substrate storage body, and in these areas the metal layer does not come into contact with the etching solution and is therefore not etched.
よって、誘電体基板の主表面のみにレジストパターンを
形成すればよいので、レジスト層形成の工程が簡略化さ
れる。Therefore, since it is only necessary to form a resist pattern on the main surface of the dielectric substrate, the process of forming a resist layer is simplified.
（へ）実施例 本発明の一実施例を図面に基づき説明する。(f) Example An embodiment of the present invention will be described based on the drawings.
第１図は本発明で使用する基板収納体を示す斜視図であ
る。基板収納体（６）はエツチング液及びレジスト剥離
液の両方に侵されない材質、例えばテフロンからなる。FIG. 1 is a perspective view showing a substrate storage body used in the present invention. The substrate storage body (6) is made of a material that is not attacked by both etching solution and resist stripping solution, such as Teflon.
（７）は凹穴であり、金属層（３）が塗布された誘電体
基板（１）がちょうど隙間なく収納される寸法に形成さ
れている。(7) is a recessed hole, which is formed in a size that allows the dielectric substrate (1) coated with the metal layer (3) to be accommodated therein without leaving any space.
次に本発明の電極形成方法について説明する。Next, the electrode forming method of the present invention will be explained.
まず、無電界メツキにより誘電体基板（１）の表面全体
に銅、銀等の金属層を形成する。この金属層を形成した
誘電体基板（１）を基板収納体（６）の凹穴（７）内に
収納する。この時、誘電体基板（１）の主表面（１ａ）
の金属層（３）と基板収納体（７）の表面（６ａ）が路
面−となる。First, a metal layer of copper, silver, etc. is formed on the entire surface of the dielectric substrate (1) by electroless plating. The dielectric substrate (1) on which this metal layer is formed is housed in the recessed hole (7) of the substrate housing (6). At this time, the main surface (1a) of the dielectric substrate (1)
The metal layer (3) and the surface (6a) of the substrate storage body (7) become the road surface.
次に、第２図に示すようにレジスト層（８）を誘重体基
板（１）の主表面（１ａ）にスクリーンを用いて共振電
極パターン形状に印刷する。その後、レジスト（８）を
加熱乾燥させる。Next, as shown in FIG. 2, a resist layer (8) is printed on the main surface (1a) of the dielectric substrate (1) in the shape of a resonant electrode pattern using a screen. Thereafter, the resist (8) is dried by heating.
そして、第３図に示すように基板収納体（６）ごとエツ
チング液に浸し、不要な金属層（３）を除去する。そし
て、レジスト層（８）を剥離して基板収納体（６）から
取り出す。こうして、誘電体基板（１）の主表面（１ａ
）上に所定の電極パターンが形成される。他の５面には
全面に金属層が形成されたままである。誘電体基板（１
）の側面（１ｂ）は、研摩により不要部分の金属層（３
）を除去する。こうして、第９図に示されるような電極
パターン（２）が誘電体基板（１）の各表面に形成され
る。Then, as shown in FIG. 3, the substrate storage body (6) is immersed in an etching solution to remove unnecessary metal layers (3). Then, the resist layer (8) is peeled off and taken out from the substrate storage body (6). In this way, the main surface (1a) of the dielectric substrate (1)
) on which a predetermined electrode pattern is formed. The metal layer remains formed on the entire surface of the other five surfaces. Dielectric substrate (1
) side surface (1b) is polished to remove unnecessary portions of the metal layer (3).
) to remove. In this way, electrode patterns (2) as shown in FIG. 9 are formed on each surface of the dielectric substrate (1).
次に他の実施例について第４図〜第７図に基づき説明す
る。Next, other embodiments will be described based on FIGS. 4 to 7.
第４図は基板収納体（６°）の凹穴（７゛）部分の断面
図である。この凹穴（７°）は誘電体基板（１）の出し
入れが容易にできるように、開口部（６ｂ’）が誘電体
基板（１）の外形よりも大きく形成されている。FIG. 4 is a sectional view of the concave hole (7°) of the substrate storage body (6°). This recessed hole (7°) has an opening (6b') larger than the outer shape of the dielectric substrate (1) so that the dielectric substrate (1) can be taken in and out easily.
この基板収納体（６′）を用いた電極形成方法について
以下説明する。A method of forming electrodes using this substrate storage body (6') will be described below.
まず、無電界メツキにより誘電体基板（１）の表面全体
に銅、銀等の金属層を形成する。そして、基板収納体（
６゛）の凹穴（７′）内にレジスト（９）を塗布または
誘電体基板（１）の主表面（１ａ）を除く金属層（３）
の上にレジスト（９）を塗布する。次いで、凹穴（７゛
）内に誘電体基板（１）を収納する。First, a metal layer of copper, silver, etc. is formed on the entire surface of the dielectric substrate (1) by electroless plating. And the board storage body (
Apply a resist (9) to the recessed hole (7') of the dielectric substrate (1) or apply a metal layer (3) to the main surface (1a) of the dielectric substrate (1).
A resist (9) is applied on top of the resist (9). Next, the dielectric substrate (1) is housed in the recessed hole (7').
レジスト（９）の塗布量は誘電体基板（１）を入れたと
き、凹穴（７゛）と誘電体基板（１）との隙間（６ｃ’
）に全て充たされるようになるように決める。The amount of resist (9) applied is the gap (6c') between the concave hole (7゛) and the dielectric substrate (1) when the dielectric substrate (1) is inserted.
) so that all of them are satisfied.
即ち、第５図に示すようにレジスト（９）の一部が基板
収納体（６′）表面にはみ出す程度にすればよい。That is, as shown in FIG. 5, it is sufficient that a portion of the resist (9) protrudes onto the surface of the substrate storage body (6').
次に、はみ出したレジスト（９ａ）を拭き取り、レジス
ト（９）を加熱乾燥させる。その後、第６図に示すよう
に、誘電体基板（１）の主表面（１ａ）にレジスト層（
８）を共振電極パターン形状にスクリーン印刷する。そ
して、レジスト層（８）を加熱乾燥させた後、基板収納
体（６゛）ごとエノチング液に浸し、不要の金属層（３
）を除去する（第７図参照）。その後、剥離液に浸して
レジスト（８）（９）を取り除き、基板収納体（６′）
より取り出す。そして、誘電体基板（１）の側面（１ｂ
）の不要な金属層（３）を研摩により除去する。Next, the protruding resist (9a) is wiped off, and the resist (9) is heated and dried. Thereafter, as shown in FIG. 6, a resist layer (
8) is screen printed in the shape of a resonant electrode pattern. After heating and drying the resist layer (8), the substrate storage body (6゛) is immersed in an etching solution, and the unnecessary metal layer (3
) (see Figure 7). After that, the resists (8) and (9) are removed by soaking in a stripping solution, and the substrate storage body (6') is removed.
Take it out. Then, the side surface (1b) of the dielectric substrate (1)
) The unnecessary metal layer (3) is removed by polishing.
尚、上述の実施例では簡単のために基板収納体（６）（
６’）の凹穴（７）（７°）は１個だけの例で説明した
が、実際には複数の凹穴（７）（７’）を設けた基板収
納体（６）（６’）にて上述のような作業を行えば同時
に複数の誘電体基板（１）について主表面（１ａ）に電
極パターン（２）が形成できる。また、誘電体基板（１
）の表面全てに金属層（３）を形成するのも無電界メツ
キを用いれば同時に複数個行える。従って、この方法は
量産性に優れると共に、自動化も容易になる。In addition, in the above-mentioned embodiment, for simplicity, the board storage body (6) (
Although the explanation was given using an example in which there is only one recessed hole (7) (7°) in the board storage body (6) (6'), there is actually a plurality of recessed holes (7) (7'). ), electrode patterns (2) can be formed on the main surfaces (1a) of a plurality of dielectric substrates (1) at the same time. In addition, a dielectric substrate (1
) can be formed on multiple metal layers (3) at the same time by using electroless plating. Therefore, this method is excellent in mass production and can be easily automated.
ところで、スクリーン印刷でレジストパターンを形成す
る場合にも上述したような形成パターンの精度が悪くな
るという問題がある。これは、誘電体基板（１）の主表
面全体（１ａ）にレジスト層を形成し、電極パターンを
有するマスクを用いて露光させ、露光部分を除去して所
定のパターンを得るようにすれば、パターンの形成精度
は向上する。By the way, when forming a resist pattern by screen printing, there is also the problem that the accuracy of the formed pattern deteriorates as described above. This can be done by forming a resist layer on the entire main surface (1a) of the dielectric substrate (1), exposing it to light using a mask having an electrode pattern, and removing the exposed portion to obtain a predetermined pattern. Pattern formation accuracy is improved.
（ト）発明の詳細
な説明したように、本発明の電極パターンの形成方法に
よれば、基板収納体に誘電体基板を収納し、主表面にレ
ジストパターンを形成した状態でエツチングするので、
レジスト形成工程が簡略化され、生産性が向上すると共
に量産性に優れ、且つ自動化が容易となる。(G) As described in detail, according to the method for forming an electrode pattern of the present invention, a dielectric substrate is housed in a substrate housing and etching is performed with a resist pattern formed on the main surface.
The resist forming process is simplified, productivity is improved, mass production is excellent, and automation is easy.
第１図は本発明に使用する基板収納体を示す斜視図、第
２図及び第３図は、本発明の電極形成方法の実施例にお
ける各工程での状態を示す側断面図、第４図乃至第７図
は、本発明の電極形成方法の他の実施例における各工程
での状態をを示す側断面図、第８図（ａ）（ｂ）は従来
の電極形成方法を説明するための図、第９図（ａ）（ｂ
）はストリップ線路フィルタを示す斜視図及び側断面図
である。
（１）・・・誘電体基板、
（３）・・・金属層、
（６）（６’）・・・基板収納体、
（７）（７’）・・・凹穴、
（８）（９）・・・レジスト。FIG. 1 is a perspective view showing a substrate storage body used in the present invention, FIGS. 2 and 3 are side sectional views showing states at each step in an embodiment of the electrode forming method of the present invention, and FIG. 7 to 7 are side sectional views showing the states at each step in other embodiments of the electrode forming method of the present invention, and FIGS. 8(a) and 8(b) are side sectional views for explaining the conventional electrode forming method. Figures 9(a)(b)
) are a perspective view and a side sectional view showing a stripline filter. (1)...Dielectric substrate, (3)...Metal layer, (6)(6')...Substrate storage body, (7)(7')...Concave hole, (8)( 9)...Resist.
Claims (3)
、 基板収納体に設けられた一方が開口した凹穴内に共振電
極パターンが形成される主表面を上にして前記誘電体基
板を収納する工程と、 前記誘電体基板の主表面に前記共振電極パターンに対応
するレジストパターンを形成する工程と、 前記凹穴内に前記誘電体基板が収納された状態で、エッ
チング液に前記基板収納体を浸すことにより不要な金属
層を除去する工程と、 よりなることを特徴とするストリップ線路フィルタの電
極形成方法。(1) A step of forming a metal layer on the entire surface of the dielectric substrate, and placing the dielectric substrate with the main surface on which the resonant electrode pattern will be formed facing up in a recessed hole provided in the substrate storage body with one side open. a step of housing the dielectric substrate; a step of forming a resist pattern corresponding to the resonant electrode pattern on the main surface of the dielectric substrate; A method for forming electrodes of a strip line filter, comprising: a step of removing an unnecessary metal layer by immersing in a metal layer;
、 基板収納体に設けられた一方が開口した凹穴内にレジス
トを塗布する工程と、 前記凹穴内に共振電極パターンが形成される主表面を上
にして前記誘電体基板を収納する工程と、 前記誘電体基板の主表面に前記共振電極パターンに対応
するレジストパターンを形成する工程と、 前記凹穴内に前記誘電体基板が収納された状態で、エッ
チング液に前記基板収納体を浸すことにより不要な金属
層を除去する工程と、 よりなることを特徴とするストリップ線路フィルタの電
極形成方法。(2) A step of forming a metal layer on the entire surface of the dielectric substrate, a step of applying a resist in a recessed hole provided in the substrate storage body with one side open, and a resonant electrode pattern is formed in the recessed hole. storing the dielectric substrate with its main surface facing up; forming a resist pattern corresponding to the resonant electrode pattern on the main surface of the dielectric substrate; and storing the dielectric substrate in the recessed hole. A method for forming electrodes of a strip line filter, comprising the step of: removing an unnecessary metal layer by immersing the substrate storage body in an etching solution in the same state.
、 前記誘電体基板の共振電極パターンが形成される主表面
以外の表面の前記金属層上にレジストを塗布する工程と
、 基板収納体に設けられた一方が開口した凹穴内に前記主
表面を上にして前記誘電体基板を収納する工程と、 前記誘電体基板の主表面に前記共振電極パターンに対応
するレジストパターンを形成する工程と、 前記凹穴内に前記誘電体基板が収納された状態で、エッ
チング液に前記基板収納体を浸すことにより不要な金属
層を除去する工程と、 よりなることを特徴とするストリップ線路フィルタの電
極形成方法。(3) forming a metal layer on the entire surface of the dielectric substrate; applying a resist on the metal layer on the surface of the dielectric substrate other than the main surface on which the resonant electrode pattern is formed; and storing the substrate. a step of storing the dielectric substrate with the main surface facing up in a recessed hole provided in the body with one side open; and a step of forming a resist pattern corresponding to the resonant electrode pattern on the main surface of the dielectric substrate. and a step of removing an unnecessary metal layer by immersing the substrate storage body in an etching solution while the dielectric substrate is housed in the recessed hole. Formation method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29564690A JPH04167802A (en) | 1990-10-31 | 1990-10-31 | Electrode forming method for strip line filter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29564690A JPH04167802A (en) | 1990-10-31 | 1990-10-31 | Electrode forming method for strip line filter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04167802A true JPH04167802A (en) | 1992-06-15 |
Family
ID=17823344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29564690A Pending JPH04167802A (en) | 1990-10-31 | 1990-10-31 | Electrode forming method for strip line filter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04167802A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008093459A1 (en) * | 2007-02-01 | 2008-08-07 | Murata Manufacturing Co., Ltd. | Resonance element and method for manufacturing the same |
| CN114142196A (en) * | 2021-11-29 | 2022-03-04 | 中国电子科技集团公司第四十三研究所 | Resistance type attenuator |
-
1990
- 1990-10-31 JP JP29564690A patent/JPH04167802A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008093459A1 (en) * | 2007-02-01 | 2008-08-07 | Murata Manufacturing Co., Ltd. | Resonance element and method for manufacturing the same |
| CN114142196A (en) * | 2021-11-29 | 2022-03-04 | 中国电子科技集团公司第四十三研究所 | Resistance type attenuator |
| CN114142196B (en) * | 2021-11-29 | 2023-06-16 | 中国电子科技集团公司第四十三研究所 | Resistance type attenuator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US2166366A (en) | Means and method of producing metallic screens | |
| US5168624A (en) | Method of manufacturing printed wiring board | |
| US4289384A (en) | Electrode structures and interconnecting system | |
| US3208921A (en) | Method for making printed circuit boards | |
| JPH04167802A (en) | Electrode forming method for strip line filter | |
| KR100269101B1 (en) | Metal mask and method for manufacturing the same | |
| JPH08130170A (en) | Method of forming terminal electrode of electronic component | |
| JPH0233908A (en) | Component having plural terminal electrodes and its manufacture | |
| JPH08267769A (en) | Manufacture of ink jet printer head | |
| JPS6313338A (en) | Manufacture of fine structure for semiconductor contact | |
| WO1998037459A1 (en) | Method of manufacturing a metal plate for a screen printing | |
| JPS58305Y2 (en) | Substrate for printed wiring board with metal core | |
| JPH02106091A (en) | Formation of double-sided pattern | |
| JPH07254534A (en) | External electrode forming method for electronic component | |
| JPH05270161A (en) | Screen printing plate | |
| JPH0317294A (en) | Production of metal mold for molding resin for circuit board | |
| US6713833B2 (en) | Thermopile on an electrical insulating substrate | |
| KR100206385B1 (en) | Method for making thin film capacitor | |
| JPS61235591A (en) | Matrix for electroforming for manufacturing porous metallic sheet and its manufacture | |
| JPH0261601A (en) | Manufacture of color filter | |
| JP2829345B2 (en) | Manufacturing method of thin film substrate | |
| JPH02287354A (en) | Conductor pattern forming method | |
| JPS6054800B2 (en) | Printed board manufacturing method | |
| JPS5951157B2 (en) | Manufacturing method of thin film pattern | |
| JPH01243495A (en) | Manufacture of circuit board |